KR101920769B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101920769B1
KR101920769B1 KR1020160143976A KR20160143976A KR101920769B1 KR 101920769 B1 KR101920769 B1 KR 101920769B1 KR 1020160143976 A KR1020160143976 A KR 1020160143976A KR 20160143976 A KR20160143976 A KR 20160143976A KR 101920769 B1 KR101920769 B1 KR 101920769B1
Authority
KR
South Korea
Prior art keywords
buffer layer
supply line
voltage supply
organic
forming
Prior art date
Application number
KR1020160143976A
Other languages
English (en)
Other versions
KR20180047600A (ko
Inventor
김정오
백정선
이종원
이동규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160143976A priority Critical patent/KR101920769B1/ko
Priority to US15/798,517 priority patent/US10276643B2/en
Priority to CN201711045356.7A priority patent/CN108022957B/zh
Publication of KR20180047600A publication Critical patent/KR20180047600A/ko
Application granted granted Critical
Publication of KR101920769B1 publication Critical patent/KR101920769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H01L27/3265—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L51/5256—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 고해상도 구현이 가능한 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명에 따른 유기 발광 표시 장치 및 그 제조 방법은 기판 상에 배치되는 스토리지 커패시터와, 발광 소자와 접속되는 다수의 트랜지스터가 유기 버퍼층을 포함하는 적어도 한 층의 버퍼층을 사이에 두고 중첩됨으로써 공정 마진을 충분히 확보할 수 있어 고해상도 구현 및 수율이 향상된다.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 특히 고해상도 구현이 가능한 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 발광 표시 장치 등이 각광받고 있다. 이 유기 발광 표시 장치(OLED)는 자발광 소자로서, 소비전력이 낮고, 고속의 응답 속도, 높은 발광 효율, 높은 휘도 및 광시야각을 가진다.
이러한 유기 발광 표시장치는 매트릭스 형태로 배열된 다수의 서브 화소들을 통해 영상을 구현한다. 이러한 다수의 서브 화소들 각각은 발광 소자와, 그 발광 소자를 독립적으로 구동하는 다수의 트랜지스터로 이루어진 화소 회로를 구비한다.
이 때, 발광 소자는 화소 회로에 포함된 다수의 트랜지스터 상에 다수의 트랜지스터와 별도의 마스크 공정으로 형성된다. 이에 따라, 발광 소자가 배치되는 발광 영역(EA)은 도 1에 도시된 바와 같이 다수의 트랜지스터가 배치된 트랜지스터 영역(TA)과 수직하게 중첩된다. 그러나, 화소 회로에 포함되는 스토리지 커패시터는 다수의 트랜지스터와 동일 평면 상에서 동일 마스크 공정으로 형성된다. 이에 따라, 스토리지 커패시터가 배치되는 커패시터 영역(CA)은 트랜지스터 영역(TA)과 중첩되지 못하고 트랜지스터 영역(TA)과 수평방향으로 이격되게 배치된다. 또한, 다수의 트랜지스터와 접속되는 신호 라인, 예를 들어 데이터 라인(DL), 고전압(VDD) 공급 라인(VL1) 및 저전압(VSS) 공급 라인(VL2)은 기생 커패시터의 영향을 고려하여 수평 방향으로 이격되게 배치된다. 이와 같이, 다수의 신호 라인(DL,VL1,VL2), 트랜지스터 영역(TA) 및 커패시터 영역(CA)은 기판 상에서 수평 방향으로 이격되게 배치되어야 하므로 공정 마진(margin) 부족으로 인해 고해상도 구현이 어려우며 수율이 저하되는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 고해상도 구현이 가능한 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치는 기판 상에 배치되는 스토리지 커패시터와, 발광 소자와 접속되는 다수의 트랜지스터가 유기 버퍼층을 포함하는 적어도 한 층의 버퍼층을 사이에 두고 중첩됨으로써 공정 마진을 충분히 확보할 수 있어 고해상도 구현 및 수율이 향상된다.
본 발명에 따른 유기 발광 표시 장치는 유기 버퍼층을 포함하는 적어도 한 층의 버퍼층을 사이에 두고 스위칭 트랜지스터, 구동 트랜지스터 및 데이터 라인 중 적어도 어느 하나와, 스토리지 커패시터, 저전압 공급 라인 및 고전압 공급 라인 중 적어도 어느 하나가 수직하게 중첩된다. 이에 따라, 본원 발명은 스토리지 커패시터가 배치되는 커패시터 영역, 발광 영역 및 트랜지스터 영역과 수직하게 중첩되고, 신호 라인들이 수직하게 중첩됨으로써 공정 마진을 충분히 확보할 수 있어 고해상도 구현 및 수율이 향상된다.
도 1은 종래 유기 발광 표시 장치의 트랜지스터 영역, 커패시터 영역, 발광 영역의 배치 관계를 설명하기 위한 평면도이다.
도 2는 본 발명에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 3은 본 발명에 따른 유기 발광 표시 장치의 트랜지스터 영역, 커패시터 영역, 발광 영역의 배치 관계를 설명하기 위한 평면도이다.
도 4a 내지 도 4k는 도 2에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 유기 발광 표시 장치의 단면도이다.
도 2에 도시된 유기 발광 표시 장치는 액티브 영역(AA)과 패드 영역(PA)을 구비한다.
패드 영역(PA)에는 액티브 영역(AA)에 배치된 스캔 라인, 데이터 라인, 고전압(VDD) 공급 라인 및 저전압(VSS) 공급 라인(160) 각각에 구동 신호를 공급하는 다수의 패드(150)들이 형성된다.
다수의 패드(150)들 각각은 패드 전극(152) 및 패드 커버 전극(154)을 구비한다.
패드 전극(152)은 그 패드 전극(152)과 동일 형상의 게이트 절연 패턴(112) 상에 게이트 전극(206,106)과 동일 재질로 형성된다.
패드 커버 전극(154)은 층간 절연막(116)을 관통하는 패드 컨택홀(156)을 통해 노출된 패드 전극(152)과 전기적으로 접속된다. 이 패드 커버 전극(154)은 소스 및 드레인 전극(108,208,110,210)과 동일층인 층간 절연막(116) 상에서 소스 및 드레인 전극(108,208,110,210)과 동일 재질로 형성된다.
액티브 영역(AA)은 다수의 서브 화소들이 매트릭스 형태로 배열되어 영상이 표시되는 영역이다. 이러한 액티브 영역(AA)에 배치된 각 서브 화소는 화소 구동 회로와, 화소 구동 회로와 접속되는 발광 소자(130)를 구비한다.
화소 구동 회로는 스위칭 트랜지스터(TS), 구동 트랜지스터(TD) 및 스토리지 커패시터(Cst)를 구비한다.
스위칭 트랜지스터(TS)는 스캔 라인에 스캔 펄스가 공급되면 턴-온되어 데이터 라인에 공급된 데이터 신호를 스토리지 캐패시터(Cst) 및 구동 트랜지스터(TD)의 게이트 전극(106)으로 공급한다.
구동 트랜지스터(TD)는 그 구동 트랜지스터(TD)의 게이트 전극에 공급되는 데이터 신호에 응답하여 고전압 공급 라인으로부터 발광 소자(130)로 공급되는 전류(I)을 제어함으로써 발광 소자(130)의 발광량을 조절하게 된다. 그리고, 스위칭 트랜지스터(TS)가 턴-오프되더라도 스토리지 캐패시터(Cst)에 충전된 전압에 의해 구동 트랜지스터(TD)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 발광 소자(130)가 발광을 유지하게 한다.
이러한 스위칭 트랜지스터(TS) 및 구동 트랜지스터(TD) 각각은 게이트 전극(206,106), 소스 전극(208,108), 드레인 전극(210,110) 및 액티브층(214,114)을 구비한다,
게이트 전극(206,106)은 그 게이트 전극(206,106)과 동일 패턴의 게이트 절연 패턴(112) 상에 형성된다. 이 게이트 전극(206,106)은 게이트 절연 패턴(112)을 사이에 두고, 액티브층(214,114)의 채널 영역과 중첩된다. 이러한 게이트 전극(206,106)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
소스 전극(208,108)은 층간 절연막(116)을 관통하는 소스 컨택홀(224S,124S)을 통해 액티브층(214,114)의 소스 영역과 접속된다. 또한, 스위칭 트랜지스터의 소스 전극(208)과 접속된 데이터 라인은 소스 전극(208)과 동일 재질로 동시에 형성된다. 이 데이터 라인(DL)은 도 3에 도시된 바와 같이 기판(101) 상에 배치되는 저전압 공급 라인(VL2; 160) 및 고전압 공급 라인(VL1)과 나란하게 배치된다. 이러한 데이터 라인(DL)은 저전압 공급 라인(VL2; 160), 고전압 공급 라인(VL1) 및 스토리지 커패시터(Cst) 중 적어도 어느 하나와, 유기 버퍼층(174)을 포함하는 적어도 한 층의 버퍼층을 사이에 두고 수직하게 중첩된다.
드레인 전극(210,110)은 층간 절연막(116)을 관통하는 드레인 컨택홀(224D,124D)을 통해 액티브층(214,114)의 드레인 영역과 접속된다. 또한, 스위칭 트랜지스터(TS)의 드레인 전극(210)은 층간 절연막(116)을 관통하도록 형성된 제3 오픈홀(158c) 및 제2 스토리지 컨택홀(178b)을 통해 노출된 스토리지 상부 전극(144)과 접속된다. 구동 트랜지스터(TD)의 드레인 전극(110)은 보호막(118)을 관통하도록 형성된 화소 컨택홀(120)을 통해 노출되어 애노드 전극(132)과 접속된다. 그리고, 구동 트랜지스터(TD)의 드레인 전극(110)은 제1 스토리지 컨택홀(178a)을 통해 노출된 스토리지 하부 전극(142)과 접속된다.
이러한 소스 전극(208,108) 및 드레인 전극(210,110)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다.
액티브층(214,114)은 채널 영역을 사이에 두고 마주보는 소스 영역 및 드레인 영역을 구비한다. 채널 영역은 게이트 절연 패턴(112)을 사이에 두고 게이트 전극(206,106)과 중첩된다. 소스 영역은 소스 컨택홀(224S,124S)을 통해 소스 전극(208,108)과 접속되며, 드레인 영역은 드레인 컨택홀(224D,124D)을 통해 드레인 전극(210,110)과 접속된다. 이 소스 영역 및 드레인 영역 각각은 n형 또는 p형 불순물이 주입된 반도체 물질로 형성되며, 채널 영역은 n형 또는 p형 불순물이 주입되지 않은 반도체 물질로 형성된다.
액티브층(214,114)과 기판(101) 사이에는 제1 무기 버퍼층(172), 유기 버퍼층(174) 및 제2 무기 버퍼층(176)이 순차적으로 적층된다.
제1 무기 버퍼층(172)은 저전압 공급 라인(160) 및 스토리지 하부 전극(142)이 형성된 기판(101) 상에 배치된다. 이 제1 무기 버퍼층(172)은 저전압 공급 라인(160) 및 스토리지 하부 전극(142) 각각과 유기 버퍼층(174) 사이에서 SiOx, SiNx 또는 SiON과 같은 무기 절연 재질로 형성된다. 이러한 제1 무기 버퍼층(172)은 기판(101)에서 발생하는 수분 또는 불순물이 스위칭 및 구동 트랜지스터(TS,TD)로 확산되는 것을 방지한다.
유기 버퍼층(174)은 제1 및 제2 무기 버퍼층(172,176)에 비해 유전율이 낮고 고내열 특성을 가지는 절연 재질로 제1 무기 버퍼층(172) 상에 형성된다. 예를 들어, 유기 버퍼층(174)은 아크릴 수지 또는 에폭시 수지와 같은 유기 재질로 형성된다. 유기 버퍼층(174)은 스위칭 및 구동 박막트랜지스터(TS,TD)의 액티브층(214,114) 각각과; 스캔 라인, 데이터 라인, 고전압 공급 라인 및 저전압 공급 라인(160) 중 적어도 어느 하나의 신호 라인 사이에 형성된다. 또한, 유기 버퍼층(174)은 제1 보조 연결 전극(162)과 저전압 공급 라인(160) 사이에 형성된다. 이에 따라, 기판 상에 배치되는 스캔 라인, 데이터 라인, 고전압 공급 라인 및 저전압 공급 라인(160) 중 적어도 어느 하나의 신호 라인 각각과, 스위칭 및 구동 박막트랜지스터(TS,TD)의 구성요소 및 보조 연결 전극(162) 각각 사이에 형성되는 기생 커패시터의 용량값은 유기 버퍼층(174)의 유전율에 비례하고 유기 버퍼층(174)의 두께에 반비례하여 감소된다. 이에 따라, 스위칭 및 구동 박막트랜지스터(TS,TD)의 구성요소 및 보조 연결 전극(162) 각각과, 기판(101) 상에 배치되는 신호 라인(DL,VL1,VL2)이 중첩되더라도 이들 간의 신호 간섭을 최소화할 수 있다.
또한, 유기 버퍼층(174)은 제1 내지 제3 오픈홀(158a,158b,158c)을 가지도록 형성된다. 제1 오픈홀(158a)은 제1 보조 컨택홀(168a)보다 넓은 폭으로 유기 버퍼층(174) 및 제2 무기 버퍼층(176)을 관통하도록 형성된다. 이에 따라, 제1 오픈홀(158a) 내에서 제1 무기 버퍼층(172) 및 층간 절연막(116)을 관통하도록 형성되는 제1 보조 컨택홀(168a)의 형성이 용이해진다. 제2 오픈홀(158b)은 제1 스토리지 컨택홀(178a)보다 넓은 폭으로 유기 버퍼층(174) 및 제2 무기 버퍼층(176)을 관통하도록 형성된다. 이에 따라, 제2 오픈홀(158b) 내에서 제1 무기 버퍼층(172) 및 층간 절연막(116)을 관통하도록 형성되는 제1 스토리지 컨택홀(178a)의 형성이 용이해진다. 제3 오픈홀(158c)은 제2 스토리지 컨택홀(178b)보다 넓은 폭으로 유기 버퍼층(174) 및 제2 무기 버퍼층(176)을 관통하도록 형성된다. 이에 따라, 제3 오픈홀(158c) 내에서 층간 절연막(116)을 관통하도록 형성되는 제2 스토리지 컨택홀(178b)의 형성이 용이해진다.
제2 무기 버퍼층(176)은 제1 무기 버퍼층(172)과 마찬가지로 SiNx, SiOx 또는 SiON로 형성된다. 이 제2 무기 버퍼층(176)은 유기 버퍼층(174)과 동일 선폭으로 유기 버퍼층(174) 상에 형성되어 유기막 재질의 유기 버퍼층(174)의 상부면에서 발생하는 가스(fume)를 차단한다. 한편, 층간 절연막(116)은 제1 내지 제3 오픈홀(158a,158b,158c)에 의해 노출된 유기 버퍼층(174)의 측면 상에 SiNx, SiOx 또는 SiON로 형성되므로, 층간 절연막(116)은 유기 버퍼층(174)의 측면에서 발생하는 가스를 차단한다. 이에 따라, 유기 버퍼층(174)의 상부면 및 측면에서 발생되는 가스에 의해 스위칭 및 구동 트랜지스터(TS,TD)가 열화되는 것을 방지할 수 있다.
스토리지 커패시터(Cst)는 제1 무기 버퍼층(172)을 사이에 두고 스토리지 하부 전극(142) 및 스토리지 상부 전극(144)이 중첩됨으로써 형성된다. 이 때, 스토리지 하부 전극(142)은 저전압 공급 라인(160)과 동일층에 동일 재질로 형성되며, 제1 스토리지 컨택홀(178a)을 통해 노출되어 구동 트랜지스터(TD)의 드레인 전극(110)과 접속된다. 그리고, 스토리지 상부 전극(144)은 제2 스토리지 컨택홀(178b)을 통해 노출되어 스위칭 트랜지스터(TS)의 드레인 전극(210)과 접속된다. 이러한 스토리지 캐패시터(Cst)에 충전된 전압에 의해 스위칭 트랜지스터(TS)가 턴-오프되더라도 구동 트랜지스터(TD)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 발광 소자(130)의 발광을 유지하게 한다.
또한, 스토리지 하부 전극(142) 및 저전압 공급 라인(160)은 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로, 스위칭 및 구동 트랜지스터(TS,TD)의 액티브층(214,114)과 중첩되도록 형성된다. 이에 따라, 스토리지 하부 전극(142) 및 저전압 공급 라인(160)은 외부로부터 입사되는 광을 흡수하거나 반사하므로, 스위칭 및 구동 트랜지스터(TS,TD)의 액티브층(214,114)의 채널 영역으로 외부광이 입사되는 것을 차단할 수 있다.
발광 소자(130)는 구동 트랜지스터(TD)의 드레인 전극(110)과 접속된 애노드 전극(132)과, 애노드 전극(132) 상에 형성되는 적어도 하나의 발광 스택(134)과, 발광 스택(134) 위에 형성된 캐소드 전극(136)을 구비한다.
애노드 전극(132)은 평탄화층(118) 상에 배치되며, 뱅크(138)에 의해 노출된다. 이 애노드 전극(132)은 화소 컨택홀(120)을 통해 노출된 구동 트랜지스터(TD)의 드레인 전극(110)과 전기적으로 접속된다. 이러한 애노드 전극(132)은 보조 연결 전극(168)과 마찬가지로 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성된다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수 값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어진다. 예를 들어, 애노드 전극(132)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성되거나, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로 형성된다.
발광 스택(134)은 애노드 전극(132) 상에 정공 관련층, 유기 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다. 이외에도 발광 스택(134)은 전하 생성층을 사이에 두고 대향하는 제1 및 제2 발광 스택들을 구비할 수도 있다. 이 경우, 제1 및 제2 발광 스택 중 어느 하나의 유기 발광층은 청색광을 생성하고, 제1 및 제2 발광 스택 중 나머지 하나의 유기 발광층은 노란색-녹색광을 생성함으로써 제1 및 제2 발광 스택을 통해 백색광이 생성된다.
뱅크(138)는 애노드 전극(132) 및 제2 보조 연결 전극(164)을 노출시키도록 형성된다. 이러한 뱅크(138)는 인접한 서브 화소 간 광 간섭을 방지하도록 불투명 재질(예를 들어, 블랙)로 형성될 수도 있다. 이 경우, 뱅크(138)는 칼라 안료, 유기 블랙 및 카본 중 적어도 어느 하나로 이루어진 차광재질을 포함한다.
격벽(166)은 서로 다른 색을 구현하는 인접한 서브 화소에 배치되는 발광 스택(134)들을 분리한다. 이를 위해, 격벽(166)은 제2 보조 연결 전극(168) 상에 배치된 뱅크(138) 상에서 역테이퍼 형상으로 형성된다. 즉, 역테이퍼 형상의 격벽(166)은 하부면에서 상부면으로 갈수록 폭이 점차적으로 증가한다.
이러한 역테이퍼 형상의 격벽(166)과 중첩되는 제2 보조 연결 전극(164) 상에는 직진성을 가지고 성막되는 발광 스택(134)이 형성되지 않으므로, 격벽(166)에 의해 서로 다른 색을 구현하는 인접한 서브 화소의 발광 스택(134)들은 제2 보조 연결 전극(164) 상에서 분리된다. 이 경우, 발광 스택(134)은 뱅크(138)에 의해 노출된 애노드 전극(132)의 상부면, 격벽(166)의 상부면 및 뱅크(138)의 상부면 및 측면 상에만 형성된다. 반면에, 발광 스택(134)보다 스텝 커버리지가 좋은 캐소드 전극(136)은 격벽(166)의 상부면 및 측면과, 그 격벽(166) 하부에 배치되는 뱅크(138)의 측면에도 형성되므로 제2 보조 연결 전극(164)과의 접촉이 용이해진다.
캐소드 전극(136)은 발광 스택(134)을 사이에 두고 애노드 전극(132)과 대향하도록 발광 스택(134) 및 뱅크(138)의 상부면 및 측면 상에 형성된다. 이러한 캐소드 전극(136)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전막으로 이루어진다.
캐소드 전극(135)은 제1 및 제2 보조 연결 전극(162,164)을 통해 저전압 공급 라인(160)과 접속된다.
저전압 공급 라인(160)은 제1 무기 버퍼층(172), 유기 버퍼층(174) 및 제2 무기 버퍼층(176)을 사이에 두고 구동 트랜지스터(TD)와 중첩된다. 이 저전압 공급 라인(160)은 스토리지 하부 전극(142)과 동일 재질로 기판(101) 상에 형성된다.
제1 보조 연결 전극(162)은 층간 절연막(116)을 관통하는 제1 보조 컨택홀(168a)을 통해 노출된 저전압 공급 라인(160)과 전기적으로 접속된다. 이 제1 보조 연결 전극(162)은 소스 및 드레인 전극(208,108,210,110)과 동일 재질로, 이들과 동일 평면인 층간 절연막(116) 상에 형성된다.
제2 보조 연결 전극(164)은 평탄화층(118)을 관통하는 제2 보조 컨택홀(168b)을 통해 노출된 제1 보조 연결 전극(162)과 전기적으로 접속된다. 이 제2 보조 연결 전극(164)은 애노드 전극(132)과 동일 재질로, 애노드 전극(132)과 동일 평면인 평탄화층(118) 상에 형성된다.
이러한 저전위 공급 라인(160), 제1 및 제2 보조 연결 전극(162,164)은 캐소드 전극(136)보다 도전성이 좋은 금속으로 형성되므로 투명 도전막인 ITO 또는 IZO로 형성되는 캐소드 전극(136)의 높은 저항 성분을 보상할 수도 있다.
이와 같이, 본 발명에 따른 스위칭 트랜지스터(TS)는 도 2에 도시된 바와 같이 유기 버퍼층(174)을 포함하는 적어도 한 층의 버퍼층 사이에 두고 저전압 공급 라인(160) 및 스토리지 커패시터(Cst) 중 어느 하나와 수직하게 중첩되며,상기 구동 트랜지스터(TD)는 적어도 한 층의 버퍼층(172,174,176)을 사이에 두고, 상기 저전압 공급 라인(160) 및 상기 스토리지 커패시터(Cst) 중 나머지 하나와 중첩된다. 이에 따라, 스토리지 커패시터(Cst)가 배치되는 커패시터 영역(CA)은 도 3에 도시된 바와 같이 발광 영역(EA) 및 트랜지스터 영역(TA)과 중첩됨으로써 공정 마진을 충분히 확보할 수 있어 고해상도 구현 및 수율이 향상된다. 또한, 데이터 라인(DL)은 도 3에 도시된 바와 같이 유기 버퍼층(174)을 포함하는 적어도 한 층의 버퍼층 사이에 두고 고전압 공급 라인(VL1) 및 저전압 공급 라인(VL2; 160) 중 적어도 어느 하나와 수직하게 중첩된다. 이에 따라, 본원 발명은 공정 마진을 충분히 확보할 수 있어 고해상도 구현 및 수율이 향상된다.
도 4a 내지 도 4k는 도 2에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 기판(101) 상에 스토리지 하부 전극(142) 및 저전압 공급 라인(160)이 형성된다.
구체적으로, 기판(101) 상에 제1 도전층이 전면 증착된 후, 포토리소그래피 공정과 식각 공정을 통해 제1 도전층이 패터닝됨으로써 스토리지 하부 전극(142) 및 저전압 공급 라인(160)이 형성된다.
도 4b를 참조하면, 스토리지 하부 전극(142) 및 저전압 공급 라인(160)이 형성된 기판(101) 상에 제1 무기 버퍼층(172)이 형성되고, 제1 무기 버퍼층(172) 상에 스토리지 상부 전극(144)이 형성된다.
구체적으로, 스토리지 하부 전극(142) 및 저전압 공급 라인(160)이 형성된 기판(101) 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 전면 증착됨으로써 제1 무기 버퍼층(172)이 형성된다. 그런 다음, 제1 무기 버퍼층(172)이 형성된 기판 상에 제2 도전층이 전면 증착된 후, 포토리소그래피 공정과 식각 공정을 통해 제2 도전층이 패터닝됨으로써 스토리지 상부 전극(144)이 형성된다.
도 4c를 참조하면, 스토리지 상부 전극(144)이 형성된 기판(101) 상에 제1 내지 제3 오픈홀(158a,158b,158c)을 가지는 유기 버퍼층(174) 및 제2 무기 버퍼층(176)이 형성된다.
구체적으로, 스토리지 상부 전극(144)이 형성된 기판(101) 상에 아크릴 수지와 같은 유기 절연 물질이 전면 도포됨으로써 유기 버퍼층(174)이 형성되고, 유기 버퍼층(174) 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 전면 증착됨으로써 제2 무기 버퍼층(176)이 형성된다. 그런 다음, 유기 버퍼층(174) 및 제2 무기 버퍼층(176)이 포토리소그래피 공정과 식각 공정을 통해 패터닝됨으로써 제1 내지 제3 오픈홀(158a,158b,158c)이 형성된다. 제1 및 제2 오픈홀(158a,158b,158c) 각각은 저전압 공급 라인(160) 및 스토리지 하부 전극(142) 각각의 상부에 배치되는 유기 버퍼층(174) 및 제2 무기 버퍼층(176)을 관통하도록 형성되어 저전압 공급 라인(160) 및 스토리지 하부 전극(142) 각각 상에 위치하는 제1 무기 버퍼층(172)을 노출시킨다. 그리고, 제3 오픈홀(158c)은 스토리지 상부 전극(144) 상에 배치되는 유기 버퍼층(174) 및 제2 무기 버퍼층(176)을 관통하도록 형성되어 스토리지 상부 전극(144)을 노출시킨다.
도 4d를 참조하면, 제1 내지 제3 오픈홀(158a,158b,158c)을 가지는 유기 버퍼층(174) 및 제2 무기 버퍼층(176)이 형성된 기판(101) 상에 스위칭 및 구동 트랜지스터(TS,TD)의 액티브층(214,114)이 형성된다.
구체적으로, 유기 버퍼층(174) 및 제2 무기 버퍼층(176)이 형성된 기판(101) 상에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 통해 아몰퍼스 실리콘 박막이 형성된다. 그런 다음, 아몰퍼스 실리콘 박막을 결정화함으로써 폴리 실리콘 박막으로 형성된다. 그리고, 폴리 실리콘 박막을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 액티브층(214,114)이 형성된다.
도 4e를 참조하면, 액티브층(214,114)이 형성된 기판(101) 상에 게이트 절연 패턴(112)과, 그 게이트 절연 패턴(112) 상에 스위칭 및 구동 트랜지스터(TS,TD)의 게이트 전극(206,106)과 패드 전극(152)이 형성된다.
구체적으로, 제1 및 제2 액티브층(214,114)이 형성된 기판(101) 상에 게이트 절연막이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 제3 도전층이 형성된다. 게이트 절연막으로는 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 이용된다. 제3 도전층으로는 Mo, Ti, Cu, AlNd, Al 또는 Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 제3 도전층 및 게이트 절연막을 동시에 패터닝함으로써 스위칭 및 구동 트랜지스터(TS,TD)의 게이트 전극(206,106) 및 패드 전극(152) 각각과, 그들 각각의 하부에 게이트 절연 패턴(112)이 동일 패턴으로 형성된다. 그리고, 게이트 전극(206,106)을 마스크로 이용하여 액티브층(214,114)에 n+형 또는 p+형 불순물을 주입함으로써 액티브층(214,114)의 소스 영역 및 드레인 영역이 형성된다.
도 4f를 참조하면, 스위칭 및 구동 트랜지스터(TS,TD)의 게이트 전극(206,106) 및 패드 전극(152)이 형성된 기판(101) 상에 소스 및 드레인 컨택홀(224S,124S,224D124D), 패드 컨택홀(156), 제1 및 제2 스토리지 컨택홀(178a,178b) 및 제1 보조 컨택홀(168a)을 가지는 층간 절연막(116)이 형성된다.
구체적으로, 게이트 전극(206,106) 및 패드 전극(152)이 형성된 기판(101) 상에 PECVD 등의 증착 방법으로 층간 절연막(116)이 형성된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 층간 절연막(116) 및 제1 무기 버퍼층(126)이 패터닝됨으로써 소스 및 드레인 컨택홀(224S,124S,224D124D), 패드 컨택홀(156), 제1 및 제2 스토리지 컨택홀(178a,178b) 및 제1 보조 컨택홀(168a)이 형성된다. 여기서, 소스 및 드레인 컨택홀(224S,124S,224D124D), 패드 컨택홀(156) 및 제2 스토리지 컨택홀(178b) 각각은 층간 절연막(116)을 관통하도록 형성되며, 제1 보조 컨택홀(168a) 및 제1 스토리지 컨택홀(178a)은 층간 절연막(116) 및 제1 무기 버퍼층(172)을 관통하도록 형성된다.
도 4g를 참조하면, 소스 및 드레인 컨택홀(224S,124S,224D124D), 패드 컨택홀(156), 제1 및 제2 스토리지 컨택홀(178a,178b) 및 제1 보조 컨택홀(168a)을 가지는 층간 절연막(116) 상에 데이터 라인(DL), 스위칭 및 구동 트랜지스터(TS,TD)의 소스 전극(208,108), 스위칭 및 구동 트랜지스터(TS,TD)의 드레인 전극(210,110), 제1 보조 연결 전극(162) 및 패드 커버 전극(154)이 형성된다.
구체적으로, 소스 및 드레인 컨택홀(224S,124S,224D124D), 패드 컨택홀(156), 제1 및 제2 스토리지 컨택홀(178a,178b) 및 제1 보조 컨택홀(168a)을 가지는 층간 절연막(116) 상에 스퍼터링 등의 증착 방법으로 제4 도전층이 형성된다. 제4 도전층으로는 Mo, Ti, Cu, AlNd, Al 또는 Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 제4 도전층이 패터닝됨으로써 데이터 라인(DL), 소스 전극(208,108), 드레인 전극(210,110), 제1 보조 연결 전극(162) 및 패드 커버 전극(154)이 형성된다.
도 4h를 참조하면, 소스 전극(208,108), 드레인 전극(210,110), 제1 보조 연결 전극(162) 및 패드 커버 전극(154)이 형성된 기판(101) 상에 제2 보조 컨택홀(168b) 및 화소 컨택홀(120)을 가지는 평탄화층(118)이 형성된다.
구체적으로, 소스 전극(208,108), 드레인 전극(210,110), 제1 보조 연결 전극(162) 및 패드 커버 전극(154)이 형성된 층간 절연막(116) 상에 코팅공정을 통해 평탄화층(118)이 형성된다. 평탄화층(118)으로는 포토아크릴 등과 같은 유기 절연 물질이 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 평탄화층(118)이 패터닝됨으로써 화소 컨택홀(120) 및 제2 보조 컨택홀(168b)이 형성된다. 화소 컨택홀(120)은 평탄화층(118)을 관통하도록 형성되어 구동 트랜지스터(TD)의 드레인 전극(110)을 노출시키며, 제2 보조 컨택홀(168b)은 평탄화층(118)을 관통하도록 형성되어 제1 보조 연결 전극(162)을 노출시킨다. 그리고, 패드 커버 전극(154) 상에 배치된 평탄화층(118)은 제거되어 패드 커버 전극(154)이 외부로 노출된다.
도 4i를 참조하면, 화소 컨택홀(120) 및 제2 보조 컨택홀(168b)을 가지는 평탄화층(118)이 형성된 기판(101) 상에 애노드 전극(132) 및 제2 보조 연결 전극(164)이 형성된다.
구체적으로, 평탄화층(118)이 형성된 기판(101) 상에 감광막이 전면 도포된 다음, 포토리소그래피 공정을 통해 감광막이 패터닝됨으로써 패드부를 덮도록 감광 보호막(도시하지 않음)이 형성된다. 그런 다음, 감광 보호막이 형성된 기판(101) 상에 제5 도전층이 전면 도포된 후, 그 제5 도전층이 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 애노드 전극(132) 및 제2 보조 연결 전극(164)이 형성된다. 한편, 감광 보호막은 제5 도전층 패터닝시 이용된 감광막과 함께 스트립 공정을 통해 제거된다.
도 4j를 참조하면, 애노드 전극(132) 및 제2 보조 연결 전극(164)이 형성된 기판(101) 상에 뱅크(138)가 형성된다.
구체적으로, 애노드 전극(132) 및 제2 보조 연결 전극(164)이 형성된 기판(101) 상에 뱅크용 감광막이 전면 도포된 다음, 포토리소그래피 공정을 통해 패터닝됨으로써 뱅크(138)가 형성된다.
도 4k를 참조하면, 뱅크(138)가 형성된 기판(101) 상에 격벽(166), 발광 스택(134) 및 캐소드 전극(136)이 순차적으로 형성된다.
구체적으로, 뱅크(138)가 형성된 기판(101) 상에 격벽용 감광막이 도포된 다음, 포토리소그래피공정을 통해 패터닝됨으로써 역테이퍼 형상의 격벽(166)이 형성된다. 그런 다음, 새도우마스크를 이용한 증착 공정을 통해 패드 영역(PA)을 제외한 액티브 영역(AA)에 유기 발광 스택(134) 및 제6 도전층을 이용한 캐소드 전극(136)이 순차적으로 형성된다.
한편, 본 발명은 유기 발광 표시 장치를 예로 들어 설명하였지만, 이외에도 스토리지 커패시터 및 트랜지스터를 구비하는 모든 표시 장치에 적용가능하다. 예를 들어, 액정 표시 장치의 스토리지 커패시터 및 박막트랜지스터는 유기 버퍼층을 포함하는 적어도 한 층의 버퍼층을 사이에 두고 수직 중첩될 수 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
132 : 애노드 전극 134 : 발광 스택
136 : 캐소드 전극 138 : 뱅크
162,164 : 보조 연결 전극 172,176 : 무기 버퍼층
174 : 유기 버퍼층

Claims (13)

  1. 기판 상에 배치되는 스토리지 커패시터와;
    상기 스토리지 커패시터 상에 배치되는 적어도 한 층의 버퍼층과;
    상기 적어도 한 층의 버퍼층을 사이에 두고 스토리지 커패시터와 중첩되는 다수의 트랜지스터와;
    상기 트랜지스터와 접속되는 발광 소자와;
    상기 발광 소자와 접속되며 상기 스토리지 커패시터의 스토리지 하부 전극과 동일층 상에 배치되는 저전압 공급 라인과;
    상기 저전압 공급 라인과 나란하게 배치되는 고전압 공급 라인 및 데이터 라인을 추가로 구비하며,
    상기 저전압 공급 라인 및 고전압 공급 라인 중 적어도 어느 하나는 상기 적어도 한 층의 버퍼층을 사이에 두고 상기 데이터 라인과 중첩되는 유기 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 적어도 한 층의 버퍼층은 유기 절연 재질로 이루어진 유기 버퍼층을 구비하는 유기 발광 표시 장치.
  3. 제 1 항에 있어서,
    상기 적어도 한 층의 버퍼층은
    상기 기판 상에 배치되는 제1 무기 버퍼층과;
    상기 제1 무기 버퍼층 상에 유기 절연 재질로 이루어진 유기 버퍼층과;
    상기 유기 버퍼층 상에 유기 버퍼층과 동일 선폭을 가지도록 배치되는 제2 무기 버퍼층을 구비하는 유기 발광 표시 장치.
  4. 제 3 항에 있어서,
    상기 스토리지 커패시터는
    상기 기판과 상기 제1 무기 버퍼층 사이에 배치되는 상기 스토리지 하부 전극과;
    상기 제1 무기 버퍼층 상에 배치되는 스토리지 상부 전극을 구비하는 유기 발광 표시 장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 다수의 트랜지스터는
    상기 발광 소자와 접속되는 구동 트랜지스터와;
    상기 구동 트랜지스터와 접속되는 스위칭 트랜지스터를 구비하며,
    상기 스위칭 트랜지스터는 상기 적어도 한 층의 버퍼층을 사이에 두고, 상기 저전압 공급 라인 및 상기 스토리지 커패시터 중 어느 하나와 중첩되며,
    상기 구동 트랜지스터는 상기 적어도 한 층의 버퍼층을 사이에 두고, 상기 저전압 공급 라인 및 상기 스토리지 커패시터 중 나머지 하나와 중첩되는 유기 발광 표시 장치.
  7. 기판 상에 배치되는 스토리지 커패시터를 형성하는 단계와;
    상기 스토리지 커패시터 상에 적어도 한 층의 버퍼층을 형성하는 단계와;
    상기 적어도 한 층의 버퍼층을 사이에 두고 스토리지 커패시터와 중첩되는 다수의 트랜지스터를 형성하는 단계와;
    상기 트랜지스터와 접속되는 발광 소자를 형성하는 단계를 포함하며,
    상기 스토리지 커패시터를 형성하는 단계는
    상기 스토리지 커패시터의 스토리지 하부 전극과 함께 저전압 공급 라인 및 고전압 공급 라인을 형성하는 단계를 포함하며,
    상기 저전압 공급 라인 및 고전압 공급 라인 중 적어도 어느 하나는
    상기 저전압 공급 라인 및 고전압 공급 라인 중 적어도 어느 하나와 나란하게 배치된 데이터 라인과 상기 적어도 한 층의 버퍼층을 사이에 두고 중첩되는 유기 발광 표시 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 적어도 한 층의 버퍼층을 형성하는 단계는
    상기 기판 상에 유기 절연 재질로 이루어진 유기 버퍼층을 형성하는 단계인 유기 발광 표시 장치의 제조 방법.
  9. 제 7 항에 있어서,
    상기 적어도 한 층의 버퍼층을 형성하는 단계는
    상기 기판 상에 배치되는 제1 무기 버퍼층을 형성하는 단계와;
    상기 제1 무기 버퍼층 상에 유기 절연 재질로 이루어진 유기 버퍼층을 형성하는 단계와;
    상기 유기 버퍼층 상에 유기 버퍼층과 동일 선폭을 가지도록 배치되는 제2 무기 버퍼층을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 스토리지 커패시터를 형성하는 단계는
    상기 기판 상에 스토리지 하부 전극을 형성하는 단계와;
    상기 제1 무기 버퍼층 상에 스토리지 상부 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  11. 삭제
  12. 제 7 항에 있어서,
    상기 다수의 트랜지스터를 형성하는 단계는 상기 발광 소자와 접속되는 구동 트랜지스터와, 상기 구동 트랜지스터와 접속되는 스위칭 트랜지스터를 형성하는 단계이며,
    상기 스위칭 트랜지스터는 상기 적어도 한 층의 버퍼층을 사이에 두고, 상기 저전압 공급 라인 및 상기 스토리지 커패시터 중 어느 하나와 중첩되며,
    상기 구동 트랜지스터는 상기 적어도 한 층의 버퍼층을 사이에 두고, 상기 저전압 공급 라인 및 상기 스토리지 커패시터 중 나머지 하나와 중첩되는 유기 발광 표시 장치의 제조 방법.
  13. 제 1 항에 있어서,
    상기 적어도 한 층의 버퍼층은
    상기 기판 상에 배치되는 제1 무기 버퍼층과;
    상기 제1 무기 버퍼층 상에 유기 절연 재질로 이루어진 유기 버퍼층과;
    상기 유기 버퍼층 상에서 상기 유기 버퍼층의 측면을 노출시키도록 배치되는 제2 무기 버퍼층을 구비하는 유기 발광 표시 장치.
KR1020160143976A 2016-10-31 2016-10-31 유기 발광 표시 장치 및 그 제조 방법 KR101920769B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160143976A KR101920769B1 (ko) 2016-10-31 2016-10-31 유기 발광 표시 장치 및 그 제조 방법
US15/798,517 US10276643B2 (en) 2016-10-31 2017-10-31 Organic light emitting display device and method of manufacturing the same
CN201711045356.7A CN108022957B (zh) 2016-10-31 2017-10-31 有机发光显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160143976A KR101920769B1 (ko) 2016-10-31 2016-10-31 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180047600A KR20180047600A (ko) 2018-05-10
KR101920769B1 true KR101920769B1 (ko) 2018-11-22

Family

ID=62021750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160143976A KR101920769B1 (ko) 2016-10-31 2016-10-31 유기 발광 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10276643B2 (ko)
KR (1) KR101920769B1 (ko)
CN (1) CN108022957B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563077B2 (en) 2020-05-14 2023-01-24 Samsung Display Co., Ltd. Display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102636147B1 (ko) * 2015-12-31 2024-02-08 엘지디스플레이 주식회사 투명표시장치
KR20180068634A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180075056A (ko) 2016-12-26 2018-07-04 엘지디스플레이 주식회사 표시 장치
KR102390447B1 (ko) * 2017-07-28 2022-04-26 삼성디스플레이 주식회사 표시장치용 기판, 유기발광표시장치 및 유기발광표시장치의 제조방법
CN112166465B (zh) * 2018-05-31 2022-07-12 株式会社日本显示器 显示装置以及阵列基板
KR102632118B1 (ko) * 2018-12-17 2024-01-31 엘지디스플레이 주식회사 베젤이 감소된 표시장치
KR102638207B1 (ko) * 2018-12-21 2024-02-16 엘지디스플레이 주식회사 표시장치
KR20200110554A (ko) * 2019-03-14 2020-09-24 삼성디스플레이 주식회사 표시 장치
US11205690B2 (en) * 2019-04-09 2021-12-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and electronic device
KR20200130616A (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 전자 장치 및 전자 장치 제조 방법
KR20220000444A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
KR20220005180A (ko) 2020-07-06 2022-01-13 엘지디스플레이 주식회사 표시 장치
KR20220015827A (ko) * 2020-07-31 2022-02-08 엘지디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN113345923B (zh) * 2021-06-01 2024-04-16 武汉天马微电子有限公司 一种显示面板及显示装置
EP4170718A3 (en) 2021-09-03 2023-08-23 LG Display Co., Ltd. Display panel and electronic device including same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152086A (ja) * 2001-11-15 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013214319A1 (de) * 2013-07-22 2015-01-22 E.G.O. Elektro-Gerätebau GmbH Verfahren zum Betrieb eines Gasbackofens und Gasbackofen
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
KR102407521B1 (ko) 2015-01-28 2022-06-10 엘지디스플레이 주식회사 유기전계발광 표시소자
DE102015111577A1 (de) * 2015-07-16 2017-01-19 Ewab International Ag Elektrische Weicheneinrichtung für automatische Fördervorrichtungen
CN105304676A (zh) * 2015-09-22 2016-02-03 深圳市华星光电技术有限公司 柔性有机电致发光器件的封装结构、柔性显示装置
KR102504129B1 (ko) * 2016-03-31 2023-02-28 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152086A (ja) * 2001-11-15 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563077B2 (en) 2020-05-14 2023-01-24 Samsung Display Co., Ltd. Display device
US11818931B2 (en) 2020-05-14 2023-11-14 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN108022957B (zh) 2021-11-02
US20180122886A1 (en) 2018-05-03
KR20180047600A (ko) 2018-05-10
CN108022957A (zh) 2018-05-11
US10276643B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
KR101920769B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN108242457B (zh) 显示装置
CN108231830B (zh) 有机发光显示装置
JP7140874B2 (ja) 表示装置
KR101849590B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP7105847B2 (ja) 表示装置
JP6709274B2 (ja) 表示装置
CN108122944A (zh) 有机发光显示装置及其制造方法
KR101992917B1 (ko) 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
JP2022191220A (ja) 表示装置
KR20150073611A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20190064004A (ko) 유기 발광 표시 장치
KR20180047607A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102642017B1 (ko) 유기 발광 표시 장치
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102656234B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102612736B1 (ko) 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20200020327A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
KR20180075055A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20190062853A (ko) 유기 발광 표시 장치
KR20100093677A (ko) 유기전계발광 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right