CN106684093B - 显示基板及其制造方法、以及显示装置 - Google Patents

显示基板及其制造方法、以及显示装置 Download PDF

Info

Publication number
CN106684093B
CN106684093B CN201610571821.XA CN201610571821A CN106684093B CN 106684093 B CN106684093 B CN 106684093B CN 201610571821 A CN201610571821 A CN 201610571821A CN 106684093 B CN106684093 B CN 106684093B
Authority
CN
China
Prior art keywords
dummy electrode
signal line
base plate
signal wire
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610571821.XA
Other languages
English (en)
Other versions
CN106684093A (zh
Inventor
董宜萍
张磊
郭海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610571821.XA priority Critical patent/CN106684093B/zh
Publication of CN106684093A publication Critical patent/CN106684093A/zh
Priority to US15/647,734 priority patent/US10325925B2/en
Application granted granted Critical
Publication of CN106684093B publication Critical patent/CN106684093B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Abstract

本发明的实施例涉及显示基板及其制造方法、以及显示装置。该显示基板包括显示区域和环绕显示区域的非显示区域，所述非显示区域包括：位于衬底基板上的第一信号线、绝缘层和多条平行设置的第二信号线，所述第一信号线和所述第二信号线在所述衬底基板上的投影相互交叉，所述绝缘层使所述第一信号线与所述第二信号线彼此绝缘，其中，相邻两条平行设置的第二信号线之间包括与所述第二信号线同层且平行设置的虚设电极，并且所述虚设电极与所述绝缘层之间设置有半导体层，所述虚设电极在所述衬底基板上的投影位于所述半导体层在所述衬底基板上的投影内。

Description

显示基板及其制造方法、以及显示装置
技术领域
本发明的实施例一般地涉及显示技术领域，特别涉及一种显示基板及其制造方法以及显示装置。
背景技术
在当前显示基板的设计过程中，在显示基板的环绕显示区域的非显示区域中，位于不同层中的由导电材料形成的第一信号线与第二信号线可能相互交叉。为了使第一信号线与第二信号线保持绝缘，在第一信号线与第二信号线之间设置有绝缘层。然而，在显示基板的制造、运输或者使用的过程中，第一信号线或第二信号线上会产生静电荷。
发明内容
本发明的实施例提供一种新型的显示基板及其制造方法、以及显示装置，能够有效地释放静电，在节省设计空间的同时保持第一信号线与第二信号线之间的绝缘，防止发生因静电击穿导致的故障。
根据本发明实施例的第一方面，提供一种显示基板，其包括显示区域和环绕显示区域的非显示区域，所述非显示区域包括：
位于衬底基板上的第一信号线、绝缘层和多条平行设置的第二信号线，所述第一信号线和所述第二信号线在所述衬底基板上的投影相互交叉，所述绝缘层使所述第一信号线与所述第二信号线彼此绝缘，
其中，相邻两条平行设置的第二信号线之间包括与所述第二信号线同层且平行设置的虚设电极，并且所述虚设电极与所述绝缘层之间设置有半导体层，所述虚设电极在所述衬底基板上的投影位于所述半导体层在所述衬底基板上的投影内。
根据该方面，在相邻两条平行设置的第二信号线之间包括与第二信号线同层且平行设置的虚设电极，并且在虚设电极与绝缘层之间设置半导体层，虚设电极在衬底基板上的投影位于半导体层在衬底基板上的投影内。相比于位于虚设电极相反两侧的第二信号线与第一信号线之间仅具有绝缘层的结构，虚设电极与第一信号线之间除了绝缘层之外还添加有半导体层的结构更容易将静电荷吸引过来，在虚设电极和半导体层所在的位置处的绝缘层发生静电击穿而使虚设电极与第一信号线连接。由于虚设电极和半导体层的叠层与其两侧的第二信号线平行设置，即使虚设电极和半导体层的叠层与第一信号线之间的绝缘层被击穿，也不影响其两侧的第二信号线与第一信号线之间的绝缘。因此，可以在不使用静电环的情况下有效地释放静电，这样既节省了设计空间又能够保持第一信号线与第二信号线之间的绝缘，防止发生因第一信号线与第二信号线之间的绝缘层的静电击穿而导致的故障。
根据本发明的示例性实施例，所述半导体层由硅、锗、硅锗合金、硅碳合金、硅锗碳合金、碳基半导体、II-VI族化合物半导体材料、III-V族化合物半导体材料、氧化物半导体材料、有机半导体材料中的至少一种材料形成。根据该实施例，这些半导体材料具有优良的半导电特性，易于吸引静电荷而抑制其两侧的第二信号线与第一信号线之间的绝缘层上的电荷积累，保护第二信号线。
根据本发明的示例性实施例，所述半导体层由非晶硅、多晶硅、单晶硅中的至少一种材料形成。根据该实施例，作为半导体层的构成材料，非晶硅、多晶硅、单晶硅因容易制备而降低显示基板的成本，且因静电荷吸引特性优良而能够进一步提高显示基板的静电释放能力。
根据本发明的示例性实施例，所述第一信号线与栅线同层设置且材料相同，所述虚设电极与源/漏电极同层设置且材料相同。根据该示例性实施例，可以方便灵活地与栅线一起形成第一信号线且与源/漏电极一起形成虚设电极，不需要为第一信号线和虚设电极单独设计掩模版和额外的制造工艺，从而可以降低显示基板的成本。
根据本发明的另一示例性实施例，所述第一信号线与源/漏电极同层设置且材料相同，所述虚设电极与栅线同层设置且材料相同。根据该示例性实施例，可以方便灵活地与源/漏电极一起形成第一信号线且与栅线一起形成虚设电极，不需要为第一信号线和虚设电极单独设计掩模版和额外的制造工艺，从而可以降低显示基板的成本。
根据本发明的示例性实施例，所述虚设电极和所述半导体层位于所述非显示区域的至少一侧。根据该示例性实施例，能够在非显示区域的至少一侧提供静电释放保护，并节省空间。
根据本发明实施例的第二方面，提供一种显示装置，其包括根据上述第一方面的显示基板。
根据该方面，由于上述显示基板具有静电释放单元，可以使得包括上述显示基板的显示装置在不使用静电环的情况下有效地释放静电，既节省了设计空间又能够保持第一信号线与第二信号线之间的绝缘，防止发生因第一信号线与第二信号线之间的绝缘层的静电击穿而导致的故障。
根据本发明实施例的第三方面，提供一种显示基板的制造方法，所述显示基板包括显示区域和环绕显示区域的非显示区域，该制造方法包括：
在所述非显示区域中，在衬底基板上通过构图工艺形成第一信号线的图形；
在所述第一信号线上方形成绝缘层；
在所述绝缘层上方通过构图工艺形成多条平行的第二信号线的图形、以及位于相邻两条平行的第二信号线之间且与所述第二信号线平行的虚设电极的图形，所述第一信号线和所述第二信号线在所述衬底基板上的投影相互交叉，
其中，所述制造方法还包括在形成所述绝缘层之后且在形成所述第二信号线的图形和所述虚设电极的图形之前：在所述绝缘层上方与所述虚设电极对应的区域中，通过构图工艺形成半导体层的图形，所述虚设电极在所述衬底基板上的投影位于所述半导体层在所述衬底基板上的投影内。
这样，在相邻两条平行设置的第二信号线之间形成与第二信号线同层且平行的虚设电极，并且在虚设电极与绝缘层之间形成半导体层，虚设电极在衬底基板上的投影位于半导体层在衬底基板上的投影内。虚设电极与第一信号线之间除了绝缘层之外半导体层的存在使得静电荷更容易被吸引过来，在虚设电极和半导体层所在的位置处的绝缘层发生静电击穿而使虚设电极与第一信号线连接。由于虚设电极和半导体层的叠层与其两侧的第二信号线平行设置，即使虚设电极和半导体层的叠层与第一信号线之间的绝缘层被击穿，也不影响其两侧的第二信号线与第一信号线之间的绝缘。因此，可以制造出具有静电释放单元的显示基板，该显示基板在不使用静电环的情况下有效地释放静电，这样既节省了设计空间又能够保持第一信号线与第二信号线之间的绝缘，防止发生因第一信号线与第二信号线之间的绝缘层的静电击穿而导致的故障。
根据本发明的示例性实施例，所述第一信号线与栅线同层制作，所述虚设电极与源/漏电极同层制作。根据该实施例，显示基板的制造工艺方便灵活，且被简化，从而可以降低显示基板的制造成本。
根据本发明的另一示例性实施例，所述第一信号线与源/漏电极同层制作，所述虚设电极与栅线同层制作。根据该实施例，显示基板的制造工艺方便灵活，且被简化，从而可以降低显示基板的制造成本。
由上述技术方案可知，本发明实施例所实现的显示基板和显示装置能够有效地释放静电，在节省设计空间的同时保持第一信号线与第二信号线之间的绝缘，防止发生因静电击穿导致的故障。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出显示基板的非显示区域的局部的俯视图；
图2示意性示出根据本发明的示例性实施例的显示基板的非显示区域的局部的俯视图；
图3示意性示出图2所示的显示基板的非显示区域的沿A-A线截取的截面图；以及
图4是示出根据本发明的示例性实施制造显示基板的方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在显示基板的非显示区域，当第一信号线和第二信号线上的静电荷积累过多时，在相互交叉的第一信号线与第二信号线的交叉处会发生静电释放，从而击穿第一信号线与第二信号线之间的绝缘层，使得本该绝缘的第一信号线与第二信号线导通，导致故障的发生。如图1所示，从显示基板的非显示区域的局部的俯视图看出，在第一信号线10与第二信号线30的交叠位置处，会发生静电聚集而击穿第一信号线10与第二信号线30之间的绝缘层20，导致第一信号线10与第二信号线30导通而使得在包括该显示基板的显示装置中发生诸如X-线和/或Y-线不良等故障。
根据本发明的示例性实施例，提供一种显示基板。该显示基板包括显示区域和环绕显示区域的非显示区域。图2示意性示出根据示例性实施例的显示基板的非显示区域的局部的俯视图，图3示意性示出图2所示的显示基板的非显示区域的沿A-A线截取的截面图。如图2和图3所示，该非显示区域包括位于衬底基板(未示出)上的第一信号线10、绝缘层20和多条平行设置的第二信号线30。第一信号线10和第二信号线30在衬底基板上的投影相互交叉，并且绝缘层20使第一信号线10与第二信号线30彼此绝缘。图2中，通过以实线边框示出第二信号线30且以虚线边框示出第一信号线10，来表明第二信号线30与第一信号线10分别位于绝缘层20的相反两侧而通过绝缘层20被彼此绝缘。
如图2和图3所示，相邻两条平行设置的第二信号线30之间包括与第二信号线30同层且平行设置的虚设电极40，并且该虚设电极40与绝缘层20之间设置有半导体层50。此外，虚设电极40在衬底基板上的投影位于半导体层50在衬底基板上的投影内。
在衬底基板上通过在相邻两条平行设置的第二信号线30之间同层且平行设置虚设电极40，并且在虚设电极40与绝缘层20之间设置半导体层50，虚设电极40在衬底基板上的投影位于半导体层50在衬底基板上的投影内，可以将显示基板中的静电荷吸引到虚设电极40和半导体层50所在的区域，从而保护第一信号线和第二信号线。在静电荷积累到一定程度时，在该位置处的绝缘层发生静电击穿而使虚设电极40与第一信号线10连接。由于虚设电极40和半导体层50的叠层与其两侧的第二信号线30平行设置，即使虚设电极40和半导体层50的叠层与第一信号线10之间的绝缘层被击穿，也不影响其两侧的第二信号线30与第一信号线10之间的绝缘。因此，可以在不使用静电环的情况下有效地释放静电，这样既节省了设计空间又能够保持第一信号线与第二信号线之间的绝缘，防止发生因第一信号线与第二信号线之间的绝缘层的静电击穿而导致的显示基板以及包括该显示基板的显示装置的故障。
图2中，第一信号线10和第二信号线30在衬底基板上的投影基本垂直。然而，可以理解，本公开不限于此，只要第一信号线10和第二信号线30之间存在交叠区域，即，第一信号线10和第二信号线30在衬底基板上的投影相互交叉，第一信号线10和第二信号线30在衬底基板上的投影所成的角度是任意的。
图2中，虚设电极40和半导体层50被设置为与第二信号线30基本平行。然而，可以理解，本公开不限于此，只要虚设电极40和半导体层50的叠层与第二信号线30分隔开而使得由半导体层50吸引的静电荷积累导致的静电击穿仅发生在虚设电极40和半导体层50所在的区域，虚设电极40和半导体层50可以与第二信号线30成任何角度。图2和图3中，第一信号线10位于绝缘层20下方且虚设电极40和半导体层50的叠层以及第二信号线30位于绝缘层20上方。然而，可以理解，本公开不限于此，第一信号线10位于绝缘层20上方且虚设电极40和半导体层50的叠层以及第二信号线30位于绝缘层20下方的情况也在本公开的范围之内。
图2和图3中，半导体层50的宽度被示例为大于虚设电极40的宽度。然而，可以理解，只要虚设电极40在衬底基板上的投影位于半导体层50在衬底基板上的投影内，半导体层50的宽度可以大于或等于虚设电极40的宽度。
对绝缘层20的材料没有特别的限制，只要其可以起到使第一信号线10与第二信号线30绝缘的作用即可。
对第一信号线10、第二信号线30和虚设电极40的材料没有特别的限制，只要其能够导电即可。例如，第一信号线10、第二信号线30和虚设电极40可以由金属或金属合金形成。
在示例性实施例中，半导体层50可以由硅、锗、硅锗合金、硅碳合金、硅锗碳合金、诸如碳纳米管、碳纳米线或石墨烯等的碳基半导体、II-VI族化合物半导体材料、III-V族化合物半导体材料、诸如Cu2O、ZnO、SnO2、Fe2O3、Cr2O3、TiO2、ZrO2、CoO、WO3、In2O3、Al2O3、Fe3O4等的氧化物半导体材料、有机半导体材料中的至少一种材料形成。
对半导体层50的材料的晶态形式没有特别的限制，其可以是非晶、多晶或单晶的形式。例如，半导体层50可以由非晶硅、多晶硅、单晶硅中的至少一种材料形成。
对半导体层50的材料的掺杂类型没有特别的限制。半导体层50可以为n型、p型或未掺杂的。
在一个示例性实施例中，第一信号线10与栅线同层设置且材料相同，虚设电极40与源/漏电极同层设置且材料相同。在另一个示例性实施例中，第一信号线10与源/漏电极同层设置且材料相同，虚设电极40与栅线同层设置且材料相同。从而，不需要为第一信号线10和虚设电极40单独设计掩模版和额外的制造工艺。然而，本公开不限于此，第一信号线10和虚设电极40也可以被分别单独地制作。
在示例性实施例中，虚设电极40和半导体层50可以位于非显示区域的至少一侧，从而可以在非显示区域的至少一侧提供静电保护。所述非显示区域的至少一侧可以包括一个或多个非IC侧、一个或多个IC侧、或者IC侧与非IC侧的任意组合，甚至整个非显示区域。
本发明的实施例还提供一种包括上述显示基板的显示装置。
此外，本发明的实施例还提供一种显示基板的制造方法，该显示基板包括显示区域和环绕显示区域的非显示区域。
如图4所示，并参考图2和图3，该显示基板的制造方法包括：
在非显示区域中，在衬底基板(未示出)上通过构图工艺形成第一信号线10的图形(步骤S10)；
在第一信号线10上方形成绝缘层20(步骤S20)；
在绝缘层20上方通过构图工艺形成多条平行的第二信号线30的图形、以及位于相邻两条平行的第二信号线30之间且与第二信号线30平行的虚设电极40的图形，第一信号线10和第二信号线30在衬底基板上的投影相互交叉(步骤S30)，
该制造方法还包括在形成绝缘层20之后且在形成第二信号线30的图形和虚设电极40的图形之前：在绝缘层20上方与虚设电极40对应的区域中，通过构图工艺形成半导体层50的图形，虚设电极40在衬底基板上的投影位于半导体层50在衬底基板上的投影内(步骤S25)。
在该制造方法中，可以使用硅、锗、硅锗合金、硅碳合金、硅锗碳合金、诸如碳纳米管、碳纳米线或石墨烯等的碳基半导体、II-VI族化合物半导体材料、III-V族化合物半导体材料、诸如Cu2O、ZnO、SnO2、Fe2O3、Cr2O3、TiO2、ZrO2、CoO、WO3、In2O3、Al2O3、Fe3O4等的氧化物半导体材料、有机半导体材料中的至少一种材料来形成半导体层50。例如，半导体层50可以由非晶硅、多晶硅、单晶硅中的至少一种材料形成。
在一个示例性实施例中，第一信号线10第一信号线与栅线同层制作，虚设电极40与源/漏电极同层制作。在另一个示例性实施例中，第一信号线10与源/漏电极同层制作，虚设电极40与栅线同层制作。从而，不需要为第一信号线10和虚设电极40单独设计掩模版和额外的制造工艺。然而，本公开不限于此，第一信号线10和虚设电极40也可以被分别单独地制作。
在示例性实施例中，可以将虚设电极40和半导体层50形成在非显示区域的至少一侧，从而可以在非显示区域的该至少一侧设置静电保护结构。例如，可以将虚设电极40和半导体层50设置在非显示区域的一个或多个IC侧、一个或多个IC侧、或者IC侧与非IC侧的任意组合，甚至整个非显示区域中。
如上所述，本发明实施例所实现的显示基板和显示装置能够在不使用静电环的情况下有效地释放静电，在节省设计空间的同时保持第一信号线与第二信号线之间的绝缘，防止发生因静电击穿导致的故障。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (10)

1.一种显示基板，包括显示区域和环绕显示区域的非显示区域，其特征在于，所述非显示区域包括：
位于衬底基板上的第一信号线、绝缘层和多条平行设置的第二信号线，所述第一信号线和所述第二信号线在所述衬底基板上的投影相互交叉，所述绝缘层使所述第一信号线与所述第二信号线彼此绝缘，
其中，相邻两条平行设置的第二信号线之间包括与所述第二信号线同层且与所述第二信号线平行设置的虚设电极，并且所述虚设电极与所述绝缘层之间设置有半导体层，所述虚设电极在所述衬底基板上的投影位于所述半导体层在所述衬底基板上的投影内，所述半导体层在所述衬底基板上的投影与所述第二信号线在所述衬底基板上的投影不重合。
2.根据权利要求1所述的显示基板，其特征在于，所述半导体层由硅、锗、硅锗合金、硅碳合金、硅锗碳合金、碳基半导体、II-VI族化合物半导体材料、III-V族化合物半导体材料、氧化物半导体材料、有机半导体材料中的至少一种材料形成。
3.根据权利要求2所述的显示基板，其特征在于，所述半导体层由非晶硅、多晶硅、单晶硅中的至少一种材料形成。
4.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述第一信号线与栅线同层设置且材料相同，所述虚设电极与源/漏电极同层设置且材料相同。
5.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述第一信号线与源/漏电极同层设置且材料相同，所述虚设电极与栅线同层设置且材料相同。
6.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述虚设电极和所述半导体层位于所述非显示区域的至少一侧。
7.一种显示装置，其特征在于，包括根据权利要求1至6中任一项所述的显示基板。
8.一种显示基板的制造方法，所述显示基板包括显示区域和环绕显示区域的非显示区域，该制造方法的特征在于，包括：
在所述非显示区域中，在衬底基板上通过构图工艺形成第一信号线的图形；
在所述第一信号线上方形成绝缘层；
在所述绝缘层上方通过构图工艺形成多条平行的第二信号线的图形、以及位于相邻两条平行的第二信号线之间且与所述第二信号线平行的虚设电极的图形，所述第一信号线和所述第二信号线在所述衬底基板上的投影相互交叉，
其中，所述制造方法还包括在形成所述绝缘层之后且在形成所述第二信号线的图形和所述虚设电极的图形之前：在所述绝缘层上方与所述虚设电极对应的区域中，通过构图工艺形成半导体层的图形，所述虚设电极在所述衬底基板上的投影位于所述半导体层在所述衬底基板上的投影内，所述半导体层在所述衬底基板上的投影与所述第二信号线在所述衬底基板上的投影不重合。
9.根据权利要求8所述的制造方法，其特征在于，所述第一信号线与栅线同层制作，所述虚设电极与源/漏电极同层制作。
10.根据权利要求8所述的制造方法，其特征在于，所述第一信号线与源/漏电极同层制作，所述虚设电极与栅线同层制作。
CN201610571821.XA 2016-07-20 2016-07-20 显示基板及其制造方法、以及显示装置 Expired - Fee Related CN106684093B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610571821.XA CN106684093B (zh) 2016-07-20 2016-07-20 显示基板及其制造方法、以及显示装置
US15/647,734 US10325925B2 (en) 2016-07-20 2017-07-12 Display substrate, method for producing the same, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610571821.XA CN106684093B (zh) 2016-07-20 2016-07-20 显示基板及其制造方法、以及显示装置

Publications (2)

Publication Number Publication Date
CN106684093A CN106684093A (zh) 2017-05-17
CN106684093B true CN106684093B (zh) 2019-07-12

Family

ID=58839703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610571821.XA Expired - Fee Related CN106684093B (zh) 2016-07-20 2016-07-20 显示基板及其制造方法、以及显示装置

Country Status (2)

Country Link
US (1) US10325925B2 (zh)
CN (1) CN106684093B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102435975B1 (ko) * 2017-08-18 2022-08-24 삼성디스플레이 주식회사 표시 장치
KR102393796B1 (ko) * 2018-02-12 2022-05-04 삼성디스플레이 주식회사 감지 유닛 및 이를 포함하는 표시 장치
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN215494959U (zh) * 2021-04-30 2022-01-11 京东方科技集团股份有限公司 显示装置及显示设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1334550A (zh) * 2000-07-24 2002-02-06 国际商业机器公司 显示装置与其制造方法以及接线板
CN1584686A (zh) * 2003-08-18 2005-02-23 东芝松下显示技术有限公司 电路阵列基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101316635B1 (ko) * 2006-07-27 2013-10-15 삼성디스플레이 주식회사 표시 기판의 제조 방법, 표시 기판 및 마스크
KR101925983B1 (ko) * 2011-12-14 2018-12-07 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1334550A (zh) * 2000-07-24 2002-02-06 国际商业机器公司 显示装置与其制造方法以及接线板
CN1584686A (zh) * 2003-08-18 2005-02-23 东芝松下显示技术有限公司 电路阵列基板

Also Published As

Publication number Publication date
US20180026051A1 (en) 2018-01-25
US10325925B2 (en) 2019-06-18
CN106684093A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
CN105679827A (zh) 包括堆叠的纳米片场效应晶体管的装置
CN106684093B (zh) 显示基板及其制造方法、以及显示装置
KR102519087B1 (ko) 표시 장치 및 이의 제조 방법
US9548391B2 (en) Thin film transistor
JP6065335B2 (ja) 半導体装置
CN103456788B (zh) 垂直功率mosfet及其形成方法
US8691646B2 (en) FINFET compatible PC-bounded ESD diode
US9312368B2 (en) Graphene device including separated junction contacts and method of manufacturing the same
US20160190492A1 (en) N-type thin film transistor
TW201611269A (zh) 串聯式電晶體結構及其製造方法
CN102569409B (zh) 双层隔离纵向堆叠式半导体纳米线mosfet
CN105789217A (zh) 阵列基板及其制作方法
CN106601786A (zh) 薄膜晶体管及其制备方法、阵列基板
US20140097447A1 (en) Semiconductor device and method of manufacturing the same
CN103855156A (zh) 与finfet工艺相兼容的二极管结构
CN106558622B (zh) 一种用于esd防护的sti二极管
US9722035B2 (en) Method for manufacturing termination structure of semiconductor device
WO2019107411A1 (ja) トンネル電界効果トランジスタ
TW201705482A (zh) 集成於垂直閘極鰭式場效二極體之靜電放電及被動結構
US9035386B2 (en) Semiconductor structure and method for manufacturing the same
CN106558604B (zh) 一种用于esd防护的栅控二极管
US20160190490A1 (en) N-type thin film transistor
US10700170B2 (en) Multiple fin finFET with low-resistance gate structure
CN103378084B (zh) 存储装置
CN106558571B (zh) 一种esd布局结构、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190712

Termination date: 20210720

CF01 Termination of patent right due to non-payment of annual fee