KR101106556B1 - 횡전계 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

횡전계 액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101106556B1
KR101106556B1 KR1020040098070A KR20040098070A KR101106556B1 KR 101106556 B1 KR101106556 B1 KR 101106556B1 KR 1020040098070 A KR1020040098070 A KR 1020040098070A KR 20040098070 A KR20040098070 A KR 20040098070A KR 101106556 B1 KR101106556 B1 KR 101106556B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
wiring
forming
Prior art date
Application number
KR1020040098070A
Other languages
English (en)
Other versions
KR20060058990A (ko
Inventor
조흥렬
류순성
권오남
남승희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040098070A priority Critical patent/KR101106556B1/ko
Publication of KR20060058990A publication Critical patent/KR20060058990A/ko
Application granted granted Critical
Publication of KR101106556B1 publication Critical patent/KR101106556B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 좀더 상세히는 횡전계 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
본 발명에 따른 횡전계 액정표시장치용 어레이 기판의 제조방법은 게이트 금속층을 단일층으로 형성하고, 리프트 오프 공정을 적용한 3 마스크 공정을 이용하며, 공통전극 및 화소전극을 금속과 ITO의 이중층으로 형성함으로써 공정을 단순화 하여 생산성을 향상시키고, 제1 절연막을 일부 또는 완전 식각함으로써 전극부의 단차를 줄여 전극부 측면 빛샘 현상을 개선하고, 이로 인한 시야각 향상을 목적으로 한다.

Description

횡전계 액정표시장치용 어레이 기판 및 그 제조방법 {Array substrate for IPS-LC0 and Method for fabricating of the same}
도 1은 종래 횡전계 액정표시장치용 어레이 기판의 한 화소를 개략적으로 도시한 평면도.
도 2a 내지 도 2d의 각각은 도 1의 Ⅱa-Ⅱa와 Ⅱb-Ⅱb와 Ⅱc-Ⅱc와 Ⅱd-Ⅱd선을 따라 자른 단면을 포함하는, 종래의 공정순서에 따라 도시한 공정 단면도.
도 3a 내지 도 3e는 종래의 게이트 배선 및 게이트 패드 전극을 형성하는 공정을 도시한 단면도.
도 4는 본 발명에 따른 횡전계 액정표시장치용 어레이 기판의 일부를 도시한 평면도.
도 5a 내지 도 5e와, 도 6a 내지 도 6e와, 도 7a 내지 도 7e와, 도 8a 내지 도 8e는 본 발명의 제1 실시예에 따른 횡전계 액정표시장치용 어레이 기판의 공정순서에 따른 단면도.
도 9a 내지 도 9e와, 도 10a 내지 도 10e와, 도 11a 내지 도 11e와, 도 12a 내지 도 12e는 본 발명의 제2 실시예에 따른 횡전계 액정표시장치용 어레이 기판의 공정순서에 따른 단면도.
< 도면의 주요부분에 대한 간단한 설명 >
417, 517, 617: 공통전극
432, 532, 632: 화소전극
414, 514, 614: 게이트 전극
518, 618: 게이트 절연막
T: 박막트랜지스터, P: 화소 영역
본 발명은 액정표시장치(Liquid Crystal Display Device: LCD)에 관한 것으로, 좀 더 상세히는 고개구율을 구현하는 횡전계 방식 액정표시장치용 어레이 기판제조방법에 관한 것이다.
액정표시장치는 서로 대면하는 상부 및 하부 기판 사이에 액정층이 형성된 형태로 제작되고, 액정은 광학적 이방성과 분극성질을 가지고 있으며, 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있다.
이러한 액정에 인위적으로 전계를 가하게 되면 분자배열의 방향을 제어할 수 있게 되고, 액정이 가지고 있는 광학적 이방성에 의하여 빛의 투과량이 조절되어 원하는 화상정보를 표현할 수 있다.
액정표시장치는 박막트랜지스터와 박막트랜지스터에 연결된 화소전극이 매트 릭스 형태로 이루어진 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 일반적으로 사용되고 있다.
이러한 액정표시장치의 어레이 기판(하부 기판)에는 박막트랜지스터와 화소전극이 형성되고, 컬러필터 기판(상부 기판)에는 컬러필터층 및 공통전극이 형성된다.
액정표시장치는 화소전극과 공통전극이 상하로 위치하고, 화소전극과 공통전극에 의해 상하(수직)로 전계가 인가되어 액정이 구동되는 방식이며, 이러한 방식은 투과율과 개구율 등의 특성이 우수하지만, 상하(수직)로 걸리는 전계에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 갖는다.
이러한 단점을 극복하기 위하여 횡전계에 의한 액정 구동방법이 제안되었다.
도 1은 종래의 횡전계 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도이다.
도면에서와 같이, 횡전계 액정표시장치용 어레이 기판은 일정간격 이격되어 평행하게 일방향으로 형성된 다수의 게이트 배선(112) 및 공통배선(116)과, 이 두 배선(112, 116)과 교차하는 방향으로 형성된 데이터 배선(124)을 포함하며, 상술한 데이터 배선(124)과 게이트 배선(112)에 의해 화소 영역(P)이 정의된다.
한편, 게이트 배선(112)의 일 끝단에는 게이트 패드 전극(113)이 형성되어 있고, 데이터 배선(124)의 일 끝단에는 데이터 패드 전극(125)이 형성되어 있다.
게이트 배선(112)과 데이터 배선(124)의 교차지점에는 게이트 전극(114)과 게이트 전극(114) 위에 구성된 액티브층(121)과 소스 전극(126) 및 드레이 전극 (128)을 포함하는 박막트랜지스터(T)가 형성되어 있으며, 이 때 게이트 전극(114)은 게이트 배선(112)에서 연장되며, 소스 전극(126)은 데이터 배선(124)과 연결된다.
화소 영역(P)에는 다수의 화소전극(132)과 다수의 공통전극(117)이 교대로 형성되며, 화소전극(132)은 드레인 전극(128)과 연결되고, 공통전극(117)은 공통배선(116)과 연결된다.
화소전극(132)은 드레인 전극(128)에서 연장된 제1 인출배선(131)과 다수의 화소전극(132)을 하나로 연결하는 제2 인출배선(133) 사이에 서로 일정간격 이격되게 형성된다.
공통전극(117)은 공통배선(116)에서 화소 영역(P)으로 수직하게 연장되는 형태로 형성되어 있으며, 수직하게 연장된 다수의 공통전극(117)은 일 끝단이 서로 연결되어 있다.
게이트 패드 전극(113)과 데이터 패드 전극(125)은 게이트 패드 콘택홀(133)과 데이터 패드 콘택홀(135)을 통해 각각 투명한 게이트 패드 전극단자(139) 및 데이터 패드 전극단자(141)와 접촉한다.
이하 도 2a 내지 2d를 참조하여, 종래에 따른 어레이 기판의 제조공정을 상세히 설명한다.
도 2a 내지 도 2d의 각각은 도 1의 Ⅱa-Ⅱa와 Ⅱb-Ⅱb와 Ⅱc-Ⅱc와 Ⅱd-Ⅱd 선을 따라 자른 단면을 포함하며, 종래의 공정순서에 따라 도시한 공정 단면도이다.
이 때, Ⅱa-Ⅱa선을 따라 자른 도면은 박막트랜지스터의 단면이고, Ⅱb-Ⅱb선을 따라 자른 도면은 공통전극 및 화소전극의 단면도이고, Ⅱc-Ⅱc선을 따라 자른 도면은 게이트 패드 전극의 단면도이고, Ⅱd-Ⅱd선을 따라 자른 도면은 데이터 패드 전극의 단면도이다.
도 2a에 절연기판(100) 위에 제1 금속층을 증착하여 제1 마스크 공정으로 게이트 전극(114)을 포함하는 게이트 배선(112)과, 게이트 배선(112)의 일 끝단에 위치하는 게이트 패드 전극(113)과, 게이트 배선(112)과 일정간격 평행하게 이격된 공통배선(116)과, 공통배선(116)에서 수직으로 돌출된 다수의 공통전극(117)을 형성하는 단계를 도시하였다.
이 때, 제1 금속층은 일반적으로 이중 금속층으로 형성하고, 이런 경우에는 보통 알루미늄층 위에 몰리브덴(Mo) 또는 크롬(Cr)층을 증착하여 형성한다.
제1 금속층을 형성한 절연기판(100)의 전면에 질화 실리콘(SiNx)으로 게이트 절연막(118)을 형성하고, 제2 마스크 공정으로 게이트 전극(114) 상부에 비정질 실리콘층인 액티브층(121)과, 불순물 비정질 실리콘층인 오믹 콘택층(122)을 형성한다.
도 2b는 액티브층 상부에 소스 및 드레인 전극과 화소전극을 형성하는 단계를 도시한 도면이다.
도시한 바와 같이, 액티브층(121) 및 오믹 콘택층(122)이 형성된 절연기판(100)의 전면에 제2 금속층을 증착하고 제3 마스크 공정으로 데이터 배선(124)과, 데이터 배선(124)에 연결되어 있고 오믹 콘택층(122)과 접촉하는 소스 전극(126)과 이와 일정간격 이격된 드레인 전극(128)을 형성한다.
또한, 드레인 전극(128)에서 화소 영역(도 1의 P)으로 형성된 제1 인출배선(도 1의 131)과, 제1 인출배선(도 1의 131)에서 수직하게 연장된 다수의 화소전극(132)과, 화소전극(132)을 하나로 연결하는 제2 인출배선(도 1의 133)을 형성하며, 동시에 데이터 배선(124)의 일 끝단에 데이터 패드 전극(125)을 형성한다.
이어, 소스 전극(126)과 드레인 전극(128) 사이에 드러난 오믹 콘택층(122)을 제거한다.
도 2c는 소스 및 드레인 전극과 화소전극을 형성한 기판에 보호막을 형성하는 단계를 도시한 도면이다.
소스 및 드레인 전극(126, 128)과 화소전극(132)을 형성한 절연기판(100)의 전면에 질화 실리콘을 증착하여 보호막(150)을 형성하며, 보호막(150)은 제4 마스크 공정으로 게이트 패드 전극(113) 및 데이터 패드 전극(125)의 일부를 노출하는 게이트 패드 콘택홀(133) 및 데이터 패드 콘택홀(135)을 각각 형성한다.
도 2d는 보호막의 상부에 ITO등의 투명 도전전 금속 중 하나를 증착하고 제5 마스크 공정으로 게이트 패드 전극(113)과 접촉하는 게이트 패드 전극단자(139)와, 데이터 패드 전극(125)과 접촉하는 데이터 패드 전극단자(141)를 형성하는 단계를 도시한 도면이다.
앞서 설명한 바와 같이, 게이트는 이중 금속층으로 형성되는데 도 3a 내지 도 3e을 참조하여 게이트 전극을 형성하는 공정을 좀더 상세하게 설명한다.
도 3a에 도시한 바와 같이, 절연기판(300)에 하부층(311)을 알루미늄으로 증 착하고, 상부층(312)을 몰리브덴(Mo) 또는 크롬(Cr)으로 증착하여 이중 금속층을 형성하고, 이중 금속층 위에 포토레지스터 패턴(320)을 형성한다.
도 3b는 이중 금속층을 식각하는 단계이다.
포토레지스터 패턴(320)을 마스크로 노출된 이중 금속층을 식각하게 되는데, 건식 식각 방식은 알루미늄을 식각하기가 어렵기 때문에 습식 식각 방식을 이용하여 식각한다.
이 때, 습식 식각의 특성상 도면에서와 같이 하부층(311)이 상부층(312)에 비해 과식각 되며, 이럴 경우 스텝 커버리지(Step Coverage) 특성이 나빠지게 된다.
따라서 도 3c에 도시한 바와 같이, 포토레지스터(320)를 애싱한 후, 건식 식각 방식을 이용하여 상부층(312)만을 한 번 더 식각하게 되며, 이를 도 3d에 도시하였다.
이로 인해서, 도면에서와 같이 상부층(312)의 폭이 하부층(311)의 폭보다 좁게 형성된다.
마지막으로 도 3e에서와 같이 식각이 끝난 후 포토레지스터(320)을 스트립(Strip)하여 게이트 전극을 완성한다.
이와 같은 횡전계 액정표지장치용 어레이 기판의 제조방법은 5마스크 공정으로 공정이 복잡하며, 이 때 게이트 전극을 이중 금속층으로 형성함으로써 더욱 공 정이 복잡해지는 단점을 가지고 있다.
따라서, 본 발명에 따른 횡전계 액정표시장치용 어레이 기판의 제조방법은 게이트 전극을 단일층으로 형성하며, 리프트 오프 공정을 이용하여 기판의 제조 공정을 3 마스크로 공정 단순화 하는데 목적이 있다.
상기와 같은 목적을 위하여 본 발명에 따른 횡전계 액정표시장치용 어레이 기판 제조방법은 기판 상에 화소 영역을 정의하는 단계와; 상기 기판 상에 게이트 전극을 포함하는 게이트 배선과, 공통배선과, 게이트 패드 전극을 형성하는 단계와; 상기 게이트 전극 상부에 게이트 절연막과, 액티브층과, 오믹 콘택층과, 소스 전극 및 드레인 전극과, 데이터 배선 및 데이터 패드 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극이 형성된 기판의 전면에 보호막을 형성하는 단계와; 상기 보호막에 제1 및 제2 홀을 형성하는 단계와; 상기 제1 및 제2 홀 내에 화소전극 및 공통전극을 각각 형성하는 단계를 포함한다.
이 때, 상기 보호막에 상기 게이트 패드 전극 및 데이터 패드 전극을 각각 노출하는 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 형성하는 단계를 더 포함하며, 상기 게이트 패드 콘택홀 및 데이터 패드 콘택홀은 상기 제1 및 제2 홀과 동시에 형성된다.
상기 게이트 패드 콘택홀 및 데이터 패드 콘택홀 내에 각각 게이트 패드 전극단자 및 데이터 패드 전극단자를 형성하는 단계를 더 포함하며, 상기 게이트 패 드 전극단자 및 데이터 패드 전극단자는 상기 화소전극 및 공통전극과 동시에 형성된다.
상기 게이트 절연막과, 액티브층과, 오믹 콘택층과, 소스 전극 및 드레인 전극을 형성하는 단계는 상기 화소 영역의 상기 게이트 절연막을 식각하는 단계를 포함한다.
상기 게이트 절연막을 절연 기판 및 게이트 패드 전극이 드러나도록 완전 식각하거나, 일부만을 남겨두어 상기 액티브층 하부의 게이트 절연막보다 얇게 식각한다.
상기 제1 및 제2 홀을 형성하는 단계는 상기 보호막 상부에 포토레지스터 패턴을 형성한 후 상기 포토레지스터 패턴을 마스크로 보호막을 식각하는 단계를 포함하고, 상기 화소전극 및 공통전극을 형성하는 단계는 상기 포토레지스터 패턴을 포함하는 기판의 전면에 금속층과 투명도전층을 형성한 후 상기 포토레지스터 패턴과 상기 포토레지스터 패턴 상부의 금속층과 투명도전층을 제거하는 단계를 포함한다.
상기 화소전극 및 공통전극은 상기 투명도전층이 상기 금속층을 덮는 형태이다.
상기 금속층은 몰리브덴, 구리, 크롬, 탄탈늄 등의 도전성 금속 그룹 중 선택된 하나로 형성한다.
상기 게이트 배선과 게이트 패드 전극과 공통배선은 알루미늄, 구리, 은 등의 도전성 금속 그룹중 하나를 선택하여 단일층으로 형성한다.
상기와 같은 목적을 위하여 본 발명에 따른 횡전계 액정표시장치용 어레이 기판은 절연 기판과; 상기 절연 기판 상에 형성된 게이트 배선과; 상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과; 상기 게이트 배선과 나란히 형성된 공통배선과; 상기 게이트 배선 및 데이터 배선과 연결되고, 게이트 전극과, 액티브층과, 오믹 콘택층과, 소스 및 드레인 전극으로 구성되는 박막트랜지스터와; 상기 박막트랜지스터 위에 형성되며, 상기 화소 영역의 상기 절연 기판을 드러내는 제1 및 제2 홀을 가지는 보호막과; 상기 제1 및 제2 홀 내에 각각 형성된 화소전극 및 공통전극을 포함한다.
이 때, 상기 보호막 하부에 게이트 절연막을 더 포함한다.
상기 화소 영역의 게이트 절연막 두께가 상기 액티브층 하부의 게이트 절연막 두께보다 얇다.
상기 공통배선에서 연장되고 상기 데이터 배선과 나란한 연장부를 더 포함한다.
상기 데이터 배선에 인접한 상기 공통전극은 상기 연장부와 중첩하여 접촉한다.
상기 화소전극 및 공통전극은 금속층과 투명도전층의 이중층으로 형성되며, 상기 투명도전층이 금속층을 덮는 형태로 형성된다.
상기 화소전극과 공통전극의 금속층은 몰리브덴, 구리, 크롬, 탄탈늄 등의 도전성 금속 그룹 중 선택된 하나로 형성한다.
상기 게이트 전극, 게이트 배선 및 공통배선은 알루미늄, 구리, 은 등의 도 전성 금속 그룹 중 선택된 하나로 형성하여 단일층으로 이루어진다.
상기 화소전극 및 공통전극은 적어도 하나의 굽은 부분을 포함한다.
상기 공통배선과 상기 공통전극은 측면 접촉한다.
상기 드레인 전극에서 연장된 인출배선을 포함하며, 상기 화소전극은 상기 인출배선과 측면 접촉한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 4는 본 발명에 따른 횡전계 액정표시장치용 어레이 기판의 일부를 도시한 평면도이다.
횡전계 액정표시장치용 어레이 기판에서 공통전극과 화소전극을 적어도 하나의 굽은 부분을 포함하는 형상으로 구성하면, 한 화소에 위치하는 액정을 모두 해당하는 한 방향으로 배향되지 않고 대칭성(symmetry)이 있는 방향으로 배향되도록 하여, 멀티 도메인(multi domain)을 형성할 수 있고, 이로 인해서 광 시야각을 개선할 수 있다.
따라서, 도시한 바와 같이 본 발명에 따른 실시예에서는 공통전극 및 화소전극이 하나의 굽은 부분을 포함하는 경우를 도시하였다.
소정간격 이격되어 평행하게 일방향으로 구성된 게이트 배선(412) 및 공통배선(416)과, 이 두 배선(412, 416)과 교차하며 게이트 배선(412)과는 화소 영역(P)을 정의하며, 하나의 굽은 부분을 포함하는 데이터 배선(424)을 구성한다.
이 때, 게이트 배선(412)의 일 끝단에는 게이트 패드 전극(413)을 구성하고, 데이터 배선(424)의 일 끝단에는 데이터 패드 전극(425)을 구성한다.
또한, 게이트 패드 전극(413)과 데이터 패드 전극(425)에는 게이트 패드 콘택홀(433)과 데이터 패드 콘택홀(435)을 통해 각각 게이트 패드 전극단자(439)와 데이트 패드 전극단자(441)가 접촉하여 형성되어 있다.
게이트 배선(412)과 데이터 배선(424)의 교차지점에는, 게이트 전극(414)과, 액티브층(421)과, 소스 전극(426) 및 드레인 전극(428)을 포함하는 박막트랜지스터(T)가 구성되며, 소스 전극(426)은 데이터 배선(424)과 연결한다.
화소 영역(P)에는 드레인 전극(428)과 연결되는 화소전극(432)과, 이러한 화소전극(432)과 평행하게 구성되며, 공통배선(416)과 연결되는 공통전극(417)을 구성한다.
화소전극(432)은 하나의 화소 영역(P)에 다수의 화소전극(432)을 게이트 배선과 교차되는 방향으로 구성한다.
이 때, 다수의 화소전극(432)의 일 끝단은 드레인 전극(428)에서 연장된 제1 인출배선(431)과 접촉하고, 다른 일 끝단은 제2 인출배선(433)에 의해 하나로 연결되며, 하나의 굽은 부분을 포함하는 형태로 형성한다.
공통전극(417)은 하나의 화소 영역(P)에 다수의 공통전극(417)이 화소전극(432)과 엇갈려 화소전극(432)과 같은 방향으로 구성한다.
이 때, 다수의 공통전극(417)의 일 끝단은 공통배선(416)과 접촉하고, 다른 일 끝단은 공통배선 수평부(418)와 접촉한다.
한편, 공통배선(416)과 공통배선 수평부(418)는 데이터 배선(424)과 나란히 형성된 공통배선 연장부(419)에 의해 연결되어 있으며, 공통배선 연장부(419)는 데 이터 배선(424)과 인접하여 형성되어 있다.
이러한 구성에서, 게이트 전극(414)은 단일층으로 형성하며, 화소전극(432) 및 공통전극(417)은 금속과 ITO로 이중 증착하여 형성한다.
도 5a 내지 도 5e는 도 4의 Va-Va선을 따라 자른 박막트랜지스터 및 스토리지부를 공정순서에 따라 도시한 공정 단면도이고, 도 6a 내지 6e는 도 4의 Vb-Vb선을 따라 자른 공통전극 및 화소전극을 포함하는 전극부를 공정순서에 따라 도시한 공정 단면도이고, 도 7a 내지 7e는 도 4의 Vc-Vc선을 따라 자른 게이트 패드 전극을 공정순서에 따라 도시한 공정 단면도이고, 도 8a 내지 도 8e는 Vd-Vd선을 따라 자른 데이터 패드 전극을 공정순서에 따라 도시한 공정단면도이다.
도 5a, 6a, 7a, 8a는 절연기판(500) 위에 제1 마스크 공정으로 게이트 전극(514)을 포함하는 게이트 배선(도 4의 412)과, 이러한 게이트 배선(도 4의 412)의 일 끝단에 위치하는 게이트 패드 전극(513)을 형성하는 단계를 도시한 도면이다.
절연기판의 전면에 알루미늄, 구리, 은 등의 금속 그룹 중 선택된 하나를 증착하고, 포토레지스터 패턴을 형성한 후, 증착된 금속층을 식각하여 게이트 전극(514)을 포함하는 게이트 배선(도 4의 412)을 단일층으로 형성하고, 동시에 게이트 배선(도 4의 412)의 끝단에 게이트 패드 전극(513)을 단일층으로 형성하며, 도시하진 않았지만 게이트 배선(도 4의 412)과 소정간격 이격되어 평행하게 공통배선을 형성한다.
종래에는 게이트 배선 및 게이트 패드 전극을 이중 금속층으로 형성함으로써 이중 금속층 증착, 포토레지스터 패턴 형성, 습식 식각, 포토레지스터 패턴 애싱, 건식 식각, 포토레지스터 패턴 스트립의 공정을 거쳐서 완성이 되므로 공정이 복잡한 단점이 있다.
반면에, 본 발명은 게이트 배선(도 4의 412) 및 게이트 패드 전극(513)을 단일층으로 형성함으로써 게이트 금속 증착, 포토레지스터 패턴 형성, 식각, 포토레지스터 패턴 스트립의 공정을 통해서 게이트 배선(도 4의 412) 및 게이트 패드 전극(513)이 완성되므로 공정이 단순화 된다.
도 5b, 6b, 7b, 8b는 소스 전극 및 드레인 전극과 데이터 패드 전극을 형성하는 단계를 도시한 도면이다.
게이트 전극(514)을 포함하는 게이트 배선(도 4의 412) 및 게이트 패드 전극(513)이 형성된 절연기판(500) 위에 게이트 절연막(518), 액티브층(521), 오믹 콘택층(522)을 차례로 형성한다.
다음으로 데이터 배선(도 4의 424)과, 데이터 배선(도 4의 424)에서 돌출 형성되고 오믹 콘택층(522)과 접촉하는 소스 전극(526)과, 소스 전극(526)과 일정간격 이격되고 오믹 콘택층(522)과 접촉하는 드레인 전극(528)을 형성하며, 동시에 데이터 배선(도 4의 424)의 일 끝단에 데이터 패드 전극(525)을 형성하는 제2 마스크 공정을 수행한다.
이 때, 게이트 전극(514)의 상부에 위치하는 박막트랜지스터의 채널(ch)을 형성하고, 제2 마스크 공정에서 게이트 절연막(518)도 일부 식각한다.
이로 인해서, 화소 영역(P)의 게이트 절연막 두께는 액티브층(521) 하부의 게이트 절연막 두께보다 얇으며, 게이트 절연막(518)을 일부 식각함으로써 화소전 극 및 공통전극을 포함하는 전극부의 단차를 줄일 수 있으며, 게이트 절연막(518)을 완전 식각하지 않고 남겨둠으로써 게이트 금속층이 보호된다는 장점을 갖는다.
도 5c, 6c, 7c, 8c는 제3 마스크 공정으로 보호막을 형성하는 단계를 도시한 도면이다.
소스 전극(526) 및 드레인 전극(528) 등이 형성된 기판의 전면에 보호막(550)을 형성하기 위한 질화 실리콘을 증착하고, 이 질화 실리콘 위에 포토레지스터 패턴(PR)을 형성하여, 질화 실리콘층을 식각한다.
이 때, 질화 실리콘층 및 게이트 절연막(518)을 함께 식각하며, 게이트 패드 전극(513) 및 데이터 패드 전극(525)에 각각 게이트 패드 콘택홀(533) 및 데이터 패드 콘택홀(533, 535)을 형성하고, 동시에 공통전극 및 화소전극을 형성하기 위한 제1 및 제2 홀(560, 570)을 절연 기판이 노출되도록 형성한다.
한편, 식각공정을 수행하면 포토레지스터 패턴(PR)이 형성된 영역의 끝단 일부의 보호막(550) 및 게이트 절연막(518)도 식각되어 도면에서와 같이 언더컷이 형성된다.
도 5d, 6d, 7d, 8d는 이러한 보호막 및 콘택홀을 형성한 기판의 전면에 금속층과 투명도전층을 형성하는 단계를 도시한 도면이다.
이전 단계에서 형성한 포토레지스터 패턴(PR)을 스트립하지 않고, 포토레지스터 패턴(PR) 위에 구리, 몰리브덴, 크롬 등의 도전성 금속 그룹 중 선택된 하나의 금속과 투명도전 물질을 증착하여 금속층(510)과 투명도전층(520)의 이중층을 형성한다.
따라서, 서로 일정간격 이격된 공통전극(517) 및 화소전극(532)이 금속층(510)과 투명도전층(520)을 포함하는 이중층으로 형성된다.
이 때, 금속층(510)에 비하여 투명도전층(520)은 포토레지스터 패턴(PR) 언더컷 아래로 더 깊이 침투하여 도면에서와 같이 투명도전층(520)이 금속층(510)을 덮는 형태가 된다.
한편, 공통배선 및 게이트 배선을 포함하는 배선부와 화소전극(532) 및 공통전극(517)을 포함하는 전극부의 연결은 측면 접촉으로 이루어지며, 금속층(510)과 투명도전층(520)을 이중으로 형성함으로써, 게이트 금속층과 투명도전층(520)과의 우수한 접촉 특성을 확보할 수 있고, 액정 비구동 영역인 전극부를 금속층으로 형성함으로써 빛의 투과를 막아 시야각 향상을 가져온다.
이 때, 데이터 배선에 인접한 공통전극(517)은 공통배선 연장부(도 4의 419)와 중첩하여 접촉한다.
도 5e, 6e, 7e, 8e는 리프트 오프 공정을 수행한 단계를 도시한 도면이다.
리프트 오프 공정을 통하여 포토레지스터 패턴(PR)을 제거하며, 리프트 오프 공정을 수행하면서 포토레지스터 패턴(PR) 위의 금속층(510)과 투명도전층(520)도 함께 제거됨으로써 공정이 마무리 된다.
한편, 상술한 바 있듯 투명도전층(520)이 금속층(510)보다 포토레지스터 패턴(PR) 언더컷 아래로 더 깊이 형성되어 화소전극(532) 및 공통전극(517)의 외곽 1㎛ 부분은 투과영역이 되어 개구율 손실이 적어지는 장점을 갖는다.
이와 같이, 본 발명의 제1 실시예에 따른 횡전계 액정표시장치용 어레이 기 판의 제조방법은 리프트 오프 공정을 이용한 3 마스크 공정으로 어레이 기판의 제조 공정을 단순화 하고, 이로 인해서 생산성이 향상되는 장점이 있다.
도 9a 내지 도 9e는 도 4의 Va-Va선을 따라 자른 박막트랜지스터 및 스토리지부를 공정순서에 따라 도시한 공정 단면도이고, 도 10a 내지 10e는 도 4의 Vb-Vb선을 따라 자른 공통전극 및 화소전극을 포함하는 전극부를 공정순서에 따라 도시한 공정 단면도이고, 도 11a 내지 11e는 도 4의 Vc-Vc선을 따라 자른 게이트 패드 전극을 공정순서에 따라 도시한 공정 단면도이고, 도 12a 내지 도 12e는 Vd-Vd선을 따라 자른 데이터 패드 전극을 공정순서에 따라 도시한 공정단면도이다.
도 9a, 10a, 11a, 12a는 절연기판(600) 위에 제1 마스크 공정으로 게이트 전극(614)을 포함하는 게이트 배선(도 4의 412)과, 게이트 배선(도 4의 412)의 일 끝단에 위치하는 게이트 패드 전극(613)을 형성하는 단계를 도시한 도면이다.
절연기판의 전면에 알루미늄, 구리, 은 등의 금속 그룹 중 선택된 하나를 증착하고, 포토레지스터 팬턴을 형성한 후, 증착된 금속을 식각하여 게이트 전극(614)을 포함하는 게이트 배선(도 4의 412)을 단일층으로 형성하고, 동시에 게이트 배선(도 4의 412)의 끝단에 게이트 패드 전극(613)을 단일층으로 형성하며, 도시하진 않았지만 게이트 배선(도 4의 412)와 소정간격 이격되어 평행하게 공통배선을 형성한다.
종래에는 게이트 배선 및 게이트 패드 전극을 이중 금속층으로 형성함으로써 이중 금속층 증착, 포토레지스터 패턴 형성, 습식 식각, 포토레지스터 패턴 애싱, 건식 식각, 포토레지스터 패턴 스트립의 공정을 거쳐서 완성이 되므로 공정이 복잡 한 단점이 있다.
반면에, 상술한 바와 같이 게이트 배선(도 4의 412) 및 게이트 패드 전극(613)을 단일층으로 형성함으로써 금속 증착, 포토레지스터 패턴 형성, 식각, 포토레지스터 패턴 스트립의 공정을 통해서 게이트 배선(도 4의 412) 및 게이트 패드 전극(613)이 완성되므로 공정을 단순화 할 수 있다.
도 9b, 10b, 11b, 12b는 소스 전극 및 드레인 전극과 데이터 패드 전극을 형성하는 단계를 도시한 도면이다.
게이트 전극(614)을 포함하는 게이트 배선(도 4의 412) 및 게이트 패드 전극(613)이 형성된 절연기판(600) 위에 게이트 절연막(618), 액티브층(621), 오믹 콘택층(622)을 차례로 형성한다.
다음으로 데이터 배선(도 4의 424)과, 데이터 배선(도 4의 424)에서 돌출 형성되고 오믹 콘택층(622)과 접촉하는 소스 전극(626)과, 소스 전극(626)과 일정간격 이격되고 오믹 콘택층(622)과 접촉하는 드레인 전극(628)을 형성하며, 동시에 데이터 배선(도 4의 424)의 일 끝단에 데이터 패드 전극(625)을 형성하는 제2 마스크 공정을 수행한다.
이 때, 게이트 전극(614)의 상부에 위치하는 박막트랜지스터의 채널(ch)을 형성하며, 제2 마스크 공정에서 박막트랜지스터 영역을 제외한 부분은 게이트 절연막(618)을 게이트 금속층이 드러날 때까지 완전히 식각한다.
이처럼, 게이트 절연막(618)을 완전히 식각하면 화소전극 및 공통전극을 포함하는 전극부의 단차가 줄어들어 전극부 측면 빛샘 현상이 제거되어 시야각이 향 상되며, 식각 공정시에 시간 단축으로 식각 효율이 향상되고, 식각 균일성에 대한 부담이 줄어드는 장점이 있다.
도 9c, 10c, 11c, 12c는 제3 마스크 공정으로 보호막을 형성하는 단계를 도시한 도면이다.
소스 전극(626) 및 드레인 전극(628) 등이 형성된 기판의 전면에 보호막(650)을 형성하기 위한 질화 실리콘을 증착하고, 질화 실리콘층 위에 포토레지스터 패턴(PR)을 형성한 후, 질화 실리콘층을 식각한다.
이 때, 질화 실리콘층 및 게이트 절연막(618)을 함께 식각하며, 게이트 패드 전극(613) 및 데이터 패드 전극(625)에 각각 게이트 패드 콘택홀(633) 및 데이터 패드 콘택홀(635)을 형성하고, 동시에 공통전극(617) 및 화소전극(632)을 형성하기 위한 제1 및 제2 홀(660, 670)을 절연 기판이 노출되도록 형성한다.
한편, 식각공정을 수행하면 포토레지스터 패턴(PR)이 형성된 영역의 끝단 일부의 보호막(650) 및 게이트 절연막(618)도 식각되어 도면에서와 같이 언더컷이 형성된다.
도 9d, 10d, 11d, 12d는 이러한 보호막 및 콘택홀을 형성한 기판의 전면에 금속층과 투명도전층을 형성하는 단계를 도시한 도면이다.
전 단계에서 형성한 포토레지스터 패턴(PR)을 스트립하지 않고, 포토레지스터 패턴(PR) 위에 구리, 몰리브덴, 크롬 등의 도전성 금속 그룹 중 선택된 하나의 금속과 투명도전 물질을 순차적으로 증착하여 금속층(610)과 투명도전층(620)의 이중층을 형성한다.
따라서, 서로 일정간격 이격된 공통전극(617) 및 화소전극(632)이 금속층(610)과 투명도전층(620)을 포함하는 이중층으로 형성된다.
이 때, 금속층(610)에 비하여 투명도전층(620)은 포토레지스터 패턴(PR) 언더컷 아래로 더 깊이 침투하여 도면에서와 같이 투명도전층(620)이 금속층(610)을 덮는 형태가 된다.
한편, 공통배선 및 게이트 배선을 포함하는 배선부와 화소전극(632) 및 공통전극(617)을 포함하는 전극부의 연결은 측면 접촉으로 이루어지며, 금속층(610)과 투명도전층(620)을 이중으로 형성함으로??, 게이트 금속층과 투명도전층(620)과의 우수한 접촉 특성을 확보할 수 있고, 액정 비구동 영역인 전극부를 금속층으로 형성함으로써 빛의 투과를 막아 시야각 향상을 가져온다.
이 때, 데이터 배선에 인접한 공통전극(617)은 공통배선 연장부(도 4의 419)와 중첩하여 접촉한다.
한편, 게이트 금속층을 알루미늄으로 적용하였을 경우 ITO와 알루미늄 접촉 저항이 문제가 되는데, 알루미늄 게이트 위에 금속층(610)을 형성하여 전기적인 접촉 특성이 향상되며, 게이트 패드 전극(613) 및 데이터 패드 전극(625)과 각각 게이트 패드 전극단자(639) 및 데이터 패드 전극단자(641)의 접촉 면적이 늘어남으로써 접촉 특성이 향상된다.
도 9e, 10e, 11e, 12e는 리프트 오프 공정을 수행한 단계를 도시한 도면이다.
리프트 오프 공정을 통하여 포토레지스터 패턴(PR)을 제거하며, 리프트 오프 공정을 수행하면서 포토레지스터 패턴(PR) 위의 금속층(610)과 투명도전층(620)이 함께 제거됨으로써 공정이 마무리 된다.
한편, 상술한 바 있듯 투명도전층(620)이 금속층(610)보다 포토레지스터 패턴(PR) 언더컷 아래로 더 깊이 형성되어 화소전극(632) 및 공통전극(617)의 외곽 1㎛ 부분은 투과영역이 되어 개구율 손실이 적어지는 장점을 갖는다.
이와 같이, 본 발명의 제2 실시예에 따른 횡전계 액정표시장치용 어레이 기판의 제조방법은 리프트 오프 공정을 이용한 3 마스크 공정이며, 이로 인해서 어레이 기판의 제조 공정이 단순화 되며, 생산성이 향상되는 장점이 있다.
본 발명은 상술한 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시 할 수 있다.
이와 같이, 본 발명에 따른 횡전계 액정표시장치용 어레이 기판의 제조방법은 리프트 오프 공정을 이용하여 3마스크 공정으로 어레이 기판을 제작함으로써 공정을 단순화 하여 생산성을 향상시킨다.
또한, 게이트 금속층을 단일 금속층으로 형성하고, 게이트 절연막을 완전 식각 또는 일부만을 남겨둠으로써 화소전극 및 공통전극을 포함하는 전극부의 단차를 줄여 전극부 측면 빛샘 현상을 제거하여 시야각을 향상시킨다.

Claims (20)

  1. 기판 상에 화소 영역을 정의하는 단계와;
    상기 기판 상에 게이트 전극을 포함하는 게이트 배선과, 공통배선과, 게이트 패드 전극을 형성하는 단계와;
    상기 게이트 전극 상부에 게이트 절연막과, 액티브층과, 오믹 콘택층과, 소스 전극 및 드레인 전극과, 데이터 배선 및 데이터 패드 전극을 형성하는 단계와;
    상기 소스 전극 및 드레인 전극이 형성된 기판의 전면에 보호막을 형성하는 단계와;
    상기 보호막과 상기 게이트 절연막에 각각 상기 기판을 노출시키는 제1 및 제2 홀을 형성하는 단계와;
    상기 제1 및 제2 홀 내에 금속층과 투명도전층의 이중층 구조로 이루어지며 상기 금속층의 상면과 측면을 상기 투명도전층이 덮는 형태를 갖는 화소전극 및 공통전극을 각각 형성하는 단계를 포함하는 횡전계 액정표시장치용 어레이 기판 제조방법.
  2. 제 1항에 있어서,
    상기 보호막에 상기 게이트 패드 전극 및 데이터 패드 전극을 각각 노출하는 게이트 패드 콘택홀 및 데이터 패드 콘택홀을 형성하는 단계를 더 포함하며, 상기 게이트 패드 콘택홀 및 데이터 패드 콘택홀은 상기 제1 및 제2 홀과 동시에 형성되는 횡전계 액정표시장치용 어레이 기판 제조방법.
  3. 제 2항에 있어서,
    상기 게이트 패드 콘택홀 및 데이터 패드 콘택홀 내에 각각 게이트 패드 전극단자 및 데이터 패드 전극단자를 형성하는 단계를 더 포함하며, 상기 게이트 패드 전극단자 및 데이터 패드 전극단자는 상기 화소전극 및 공통전극과 동시에 형성되는 횡전계 액정표시장치용 어레이 기판 제조방법.
  4. 제 1항에 있어서,
    상기 게이트 절연막과, 액티브층과, 오믹 콘택층과, 소스 전극 및 드레인 전극을 형성하는 단계는 상기 화소 영역의 상기 게이트 절연막을 식각하는 단계를 포함하는 횡전계 액정표시장치용 어레이 기판 제조방법.
  5. 제 4항에 있어서,
    상기 게이트 절연막을 절연 기판 및 게이트 패드 전극이 드러나도록 완전 식각하거나, 일부만을 남겨두어 상기 액티브층 하부의 게이트 절연막보다 얇게 식각하는 횡전계 액정표시장치용 어레이 기판 제조방법.
  6. 제 1항에 있어서,
    각각 상기 기판을 노출시키는 상기 제1 및 제2 홀을 형성하는 단계는 상기 보호막 상부에 포토레지스터 패턴을 형성한 후 상기 포토레지스터 패턴을 마스크로 보호막을 식각하는 단계를 포함하고,
    금속층과 투명도전층의 이중층 구조로 이루어진 상기 화소전극 및 공통전극을 형성하는 단계는 상기 포토레지스터 패턴을 포함하는 기판의 전면에 금속층과 투명도전층을 형성한 후 상기 포토레지스터 패턴과 상기 포토레지스터 패턴 상부의 금속층과 투명도전층을 제거하는 단계를 포함하는 횡전계 액정표시장치용 어레이 기판 제조방법.
  7. 삭제
  8. 제 1항에 있어서,
    상기 금속층은 몰리브덴, 구리, 크롬, 탄탈늄 등의 도전성 금속 그룹 중 선택된 하나로 형성하는 횡전계 액정표시장치용 어레이 기판 제조방법.
  9. 제 1항에 있어서,
    상기 게이트 배선과 게이트 패드 전극과 공통배선은 알루미늄, 구리, 은 등의 도전성 금속 그룹중 하나를 선택하여 단일층으로 형성하는 횡전계 액정표시장치용 어레이 기판 제조방법.
  10. 절연 기판과;
    상기 절연 기판 상에 형성된 게이트 배선 및 이와 나란하게 형성된 공통배선과;
    상기 게이트 배선 및 공통배선을 덮으며 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과;
    상기 게이트 배선 및 데이터 배선과 연결되고, 게이트 전극과, 상기 게이트 절연막과, 액티브층과, 오믹 콘택층과, 소스 및 드레인 전극으로 구성되는 박막트랜지스터와;
    상기 박막트랜지스터 위에 형성되며, 상기 게이트 절연막과 더불어 상기 화소 영역의 상기 절연 기판을 드러내는 제1 및 제2 홀을 가지는 보호막과;
    상기 제1 및 제2 홀 내에 각각 금속층과 투명도전층의 이중층 구조를 가지며 상기 금속층의 상면과 측면을 상기 투명도전층이 덮는 형태를 갖도록 형성된 화소전극 및 공통전극
    을 포함하는 횡전계 액정표시장치용 어레이 기판.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 화소 영역의 게이트 절연막 두께가 상기 액티브층 하부의 게이트 절연막 두께보다 얇은 횡전계 액정표시장치용 어레이 기판.
  13. 제 10항에 있어서,
    상기 공통배선에서 연장되고 상기 데이터 배선과 나란한 연장부를 더 포함하는 횡전계 액정표시장치용 어레이 기판.
  14. 제 13항에 있어서,
    상기 데이터 배선에 인접한 상기 공통전극은 상기 연장부와 중첩하여 접촉하는 횡전계 액정표시장치용 어레이 기판.
  15. 삭제
  16. 제 10항에 있어서,
    상기 화소전극과 공통전극의 금속층은 몰리브덴, 구리, 크롬, 탄탈늄 등의 도전성 금속 그룹 중 선택된 하나로 형성하는 횡전계 액정표시장치용 어레이 기판.
  17. 제 10항에 있어서,
    상기 게이트 전극, 게이트 배선 및 공통배선은 알루미늄, 구리, 은 등의 도전성 금속 그룹 중 선택한 하나로 형성하여 단일층으로 이루어진 횡전계 액정표시장치용 어레이 기판.
  18. 제 10항에 있어서,
    상기 화소전극 및 공통전극은 적어도 하나의 굽은 부분을 포함하는 형태의 횡전계 액정표시장치용 어레이 기판.
  19. 제 10항에 있어서,
    상기 공통배선과 상기 공통전극은 측면 접촉하는 횡전계 액정표시장치용 어레이 기판.
  20. 제 10항에 있어서,
    상기 드레인 전극에서 연장된 인출배선을 포함하며, 상기 화소전극은 상기 인출배선과 측면 접촉하는 횡전계 액정표시장치용 어레이 기판.
KR1020040098070A 2004-11-26 2004-11-26 횡전계 액정표시장치용 어레이 기판 및 그 제조방법 KR101106556B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040098070A KR101106556B1 (ko) 2004-11-26 2004-11-26 횡전계 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098070A KR101106556B1 (ko) 2004-11-26 2004-11-26 횡전계 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060058990A KR20060058990A (ko) 2006-06-01
KR101106556B1 true KR101106556B1 (ko) 2012-01-19

Family

ID=37156333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098070A KR101106556B1 (ko) 2004-11-26 2004-11-26 횡전계 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101106556B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR101316635B1 (ko) * 2006-07-27 2013-10-15 삼성디스플레이 주식회사 표시 기판의 제조 방법, 표시 기판 및 마스크
KR101665333B1 (ko) * 2009-12-18 2016-10-12 엘지디스플레이 주식회사 박막 트랜지스터 액정표시장치 제조방법
CN106338845B (zh) * 2016-09-29 2019-02-12 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN112310044B (zh) * 2020-10-29 2024-04-02 合肥京东方显示技术有限公司 一种显示基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980085147A (ko) * 1997-05-28 1998-12-05 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR19990079262A (ko) * 1998-04-03 1999-11-05 윤종용 평면 구동 방식 액정 표시 장치의 제조 방법
KR20010063296A (ko) * 1999-12-22 2001-07-09 박종섭 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR20030058511A (ko) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980085147A (ko) * 1997-05-28 1998-12-05 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR19990079262A (ko) * 1998-04-03 1999-11-05 윤종용 평면 구동 방식 액정 표시 장치의 제조 방법
KR20010063296A (ko) * 1999-12-22 2001-07-09 박종섭 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR20030058511A (ko) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR20060058990A (ko) 2006-06-01

Similar Documents

Publication Publication Date Title
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR101298612B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US8848125B2 (en) Thin film transistor having a copper signal line
KR101242033B1 (ko) 액정표시장치 및 이의 제조방법
KR102081599B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101106556B1 (ko) 횡전계 액정표시장치용 어레이 기판 및 그 제조방법
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20110072132A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR20110132724A (ko) 횡전계형 액정표시장치 및 이의 제조 방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
JP2715521B2 (ja) 薄膜トランジスタの製造方法
KR20070097262A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR101144706B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101389466B1 (ko) 씨오티 구조 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J501 Disposition of invalidation of trial
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9