KR101242033B1 - 액정표시장치 및 이의 제조방법 - Google Patents
액정표시장치 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101242033B1 KR101242033B1 KR1020100042208A KR20100042208A KR101242033B1 KR 101242033 B1 KR101242033 B1 KR 101242033B1 KR 1020100042208 A KR1020100042208 A KR 1020100042208A KR 20100042208 A KR20100042208 A KR 20100042208A KR 101242033 B1 KR101242033 B1 KR 101242033B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- gate
- forming
- common
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 115
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 239000010408 film Substances 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 9
- 239000011147 inorganic material Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 102
- 239000011159 matrix material Substances 0.000 claims description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 5
- 229910016027 MoTi Inorganic materials 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 10
- 238000000926 separation method Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
Abstract
본 발명은, 화소영역의 정의되며 서로 마주하는 제 1 기판 및 제 2 기판과; 상기 제 1 기판 내측면에 서로 이격하여 형성된 제 1 홈 및 제 2 홈과; 상기 제 1 홈 내부에 형성되며 일 방향으로 연장하는 게이트 배선과; 상기 제 2 홈 내부에 형성되며 상기 게이트 배선과 나란하게 이격하며 형성된 공통배선과; 게이트 절연막을 개재하여 상기 게이트 배선과 교차하며, 상기 화소영역의 경계에 형성된 데이터 배선과; 상기 게이트 및 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 데이터 배선과 공통배선 및 게이트 배선 주위에 형성된 블랙 무기 물질로 형성된 광 차단 패턴을 포함하는 액정표시장치 및 이의 제조 방법을 제공한다.
Description
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 개구율이 향상된 액정표시장치(liquid crystal display device) 및 이의 제조 방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 액티브 매트릭스 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극 사이에서 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 이러한 단점을 극복하기 위해 시야각 특성이 우수한 액정표시장치가 제안되었다.
이하, 도 1을 참조하여 일반적인 액정표시장치에 관해 상세히 설명한다.
도 1은 일반적인 액정표시장치의 단면을 도시한 도면이다.
도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다.
상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.
도 2a와 2b는 일반적인 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.
우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.
그러므로, 상기 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80도∼85도 방향에서도 반전현상 없이 가시 할 수 있다.
다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프(off)상태에서는 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.
도 3은 종래의 일반적인 액정표시장치의 하나의 화소영역을 개략적으로 도시한 평면도이며, 도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도이다.
도시한 바와 같이, 종래의 일반적인 액정표시장치(40)에 있어 어레이 기판(41)에는 소정간격 이격되어 평행하게 가로방향 방향으로 구성된 다수의 게이트 배선(43)과, 상기 게이트 배선(43)에 근접하여 상기 게이트 배선(43)과 평행하게 구성된 공통배선(47)과, 상기 두 배선(43, 47)과 교차하며 특히, 게이트 배선(43)과는 교차하여 화소영역(P)을 정의하는 데이터 배선(60)이 구성되어 있다.
상기 게이트 배선(43)과 데이터 배선(60)의 교차지점에는 게이트 전극(45)과 반도체층(50)과 소스 및 드레인 전극(53, 55)으로 구성되는 박막트랜지스터(Tr)가 형성되어 있다. 이때, 상기 소스 전극(53)은 상기 데이터 배선(60)에서 분기하고 있으며, 상기 게이트 전극(45)은 상기 게이트 배선(43)에서 분기하여 이루어지고 있다.
또한, 상기 화소영역(P) 내에는 상기 드레인 전극(55)과 드레인 콘택홀(67)을 통해 상기 드레인 전극(55)과 전기적으로 연결되는 다수의 화소전극(70)과, 상기 화소전극(70)과 평행하게 서로 엇갈리며 구성되고, 상기 공통배선(47)으로부터 분기한 다수의 공통전극(49a, 49b)이 형성되어 있다.
전술한 구성을 갖는 어레이 기판(41)에 대응하여 컬러필터 기판(81)에는 그 내측면에 컬러필터층(85)이 구비되고 있으며, 상기 컬러필터층(85)을 덮으며 오버코트층(87)이 형성되어 있다. 또한, 각 화소영역(P)의 경계에 대응하여 블랙매트릭스(83)가 형성되어 있다.
하지만, 전술한 일반적인 액정표시장치(40)를 살펴보면, 상기 어레이 기판(41)에 있어서, 상기 화소영역(P)의 최외각에는 데이터 배선(60)과 소정간격 더욱 정확히는 최소 3㎛ 이상 이격하도록 최외각 공통전극(49a)이 구성되고 있음을 알 수 있다. 이렇게 최외각 공통전극(49a)을 데이터 배선(60)과 인접하여 이격하도록 형성하는 것은 상기 데이터 배선(60)에 의한 화소영역(P) 내의 공통전극(49a, 49b)과 화소전극(70)에 의해 발생하는 전계에의 영향을 최소화하기 위한 것이며, 나아가 상기 최외각 공통전극(49a)과 데이터 배선(60)간의 기량 커패시턴스 형성을 억제하기 위함이다.
따라서, 전술한 구성에 의해 상기 데이터 배선(60)과 최외각 공통전극(49a)간의 이격영역에 의해 빛샘이 발생함으로 이를 차단하기 위해 상기 컬러필터 기판(81)에는 상기 데이터 배선(60)과 더불어 이의 양측에 위치한 최외각 공통전극(49a)과도 중첩하는 형태로 충분한 넓은 폭을 갖는 블랙매트릭스(83)가 구비되고 있으며, 이러한 구성에 의해 화소영역(P)의 개구율이 저하되는 문제가 발생하고 있다.
본 발명은 전술한 바와 같은 문제를 해결하기 위해 안출된 것으로, 빛샘 발생영역을 최소화함으로써 개구율을 향상시킬 수 있는 액정표시장치를 제공하는 것을 그 목적으로 한다.
나아가 데이터 배선과 최외각 공통 전극간의 기생 커패시턴스를 최소화 할 수 있는 액정표시장치를 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 화소영역의 정의되며 서로 마주하는 제 1 기판 및 제 2 기판과; 상기 제 1 기판 내측면에 서로 이격하여 형성된 제 1 홈 및 제 2 홈과; 상기 제 1 홈 내부에 형성되며 일 방향으로 연장하는 게이트 배선과; 상기 제 2 홈 내부에 형성되며 상기 게이트 배선과 나란하게 이격하며 형성된 공통배선과; 게이트 절연막을 개재하여 상기 게이트 배선과 교차하며, 상기 화소영역의 경계에 형성된 데이터 배선과; 상기 게이트 및 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 데이터 배선과 공통배선 및 게이트 배선 주위에 형성된 블랙 무기 물질로 형성된 광 차단 패턴을 포함한다.
이때, 상기 제 2 홈에서 분기하여 연장하여 상기 화소영역 내측에 형성된 제 3 홈과; 상기 제 3 홈에 내부에 형성되며 상기 공통배선에서 분기한 최외각 공통전극과; 상기 화소영역의 경계를 따라 상기 게이트 배선과 데이터 배선 상부에 형성된 보호층과; 상기 화소영역 내에 상기 제 1 기판의 내측면과 직접 접촉하며 상기 박막트랜지스터의 드레인 전극과 연결되며 형성된 다수의 화소전극을 포함한다.
또한, 상기 제 1 기판의 내측면과 직접 접촉하며 상기 최외각 공통전극과 연결되며 상기 다수의 화소전극과 교대하며 형성된 다수의 중앙부 공통전극과; 상기 제 2 기판의 내측면에 상기 게이트 및 데이터 배선과 중첩하며 형성된 블랙매트릭스와; 상기 블랙매트릭스와 중첩하며 상기 제 2 기판 내측면에 형성된 컬러필터층과; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함하며, 상기 데이터 배선은 상기 최외각 공통배선 사이에 형성되며, 상기 데이터 배선과 중첩하며 형성된 상기 블랙매트릭스의 일 측단은 상기 최외각 공통전극 또는 상기 광 차단패턴 상에 위치하는 것이 특징이다.
또한, 상기 광 차단 패턴은 상기 제 1 기판의 내측면과 접촉하며 형성된 것이 특징이다.
또한, 다수의 상기 중앙부 공통전극 중 상기 최외각 공통전극과 접촉하는 중앙부 공통전극의 일측단은 상기 최외각 공통배선 상에 위치하며 타측단은 상기 광 차단 패턴 상에 위치하는 것이 특징이다.
또한, 다수의 상기 중앙부 공통전극은 각 화소영역 내의 상기 제 1 기판 내측면에 에 형성된 공통 보조패턴에서 분기하여 형성되며, 다수의 상기 화소전극은 각 화소영역 내의 상기 제 1 기판 내측면에 형성된 화소 보조패턴에서 분기하며 형성되며, 상기 화소 보조패턴의 일끝단은 상기 박막트랜지스터의 드레인 전극과 접촉하는 것이 특징이다.
또한, 상기 다수의 화소전극 및 중앙부 공통전극은 투명 도전성 물질, 몰리브덴(ITO), 몰리티타늄(MoTi), 몰리브덴 합금 중 어느 하나로 이루어진 것이 바람직하다.
또한, 상기 박막트랜지스터의 드레인 전극은 상기 공통배선과 게이트 절연막을 개재하여 중첩하도록 형성되며, 서로 중첩하는 상기 공통배선과 게이트 절연막과 공통배선은 스토리지 커패시터를 이루는 것이 특징이다.
또한, 상기 블랙 무기 물질은 게르마늄(Ge)인 것이 특징이다.
본 발명에 따른 액정표시장치의 제조 방법은, 화소영역의 정의된 제 1 기판상의 전면에 무기 블랙 물질층을 형성하는 단계와; 상기 무기 블랙 물질층 위로 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 상기 무기 블랙 물질층을 제거하여 상기 제 1 기판 내측면을 노출시키는 단계와; 상기 무기 블랙 물질층 외부로 노출된 상기 제 1 기판 내측면을 식각하여 서로 이격하여 제 1 및 제 2 홈을 형성하는 단계와; 상기 제 1 홈 내부에 일 방향으로 연장하는 게이트 배선과, 상기 제 2 홈 내부에 공통배선을 형성하며, 동시에 상기 포토레지스트 패턴을 제거하는 단계와; 게이트 절연막을 개재하여 상기 게이트 배선과 교차하며 상기 화소영역의 경계에 데이터 배선을 형성하고, 동시에 상기 게이트 및 데이터 배선과 연결되는 박막트랜지스터를 형성하는 단계를 포함한다.
이때, 상기 제 1 및 제 2 홈을 형성하는 단계는 상기 제 2 홈에서 분기하는 형태로 제 3 홈을 형성하는 단계를 포함하며, 상기 게이트 배선 및 공통배선을 형성하는 단계는 상기 제 3 홈에 상기 공통배선에서 분기한 최외각 공통배선을 형성하는 단계를 포함한다.
또한, 상기 데이터 배선과 박막트랜지스터 위로 상기 제 1 기판 전면에 보호층을 형성하는 단계와; 상기 보호층과 상기 게이트 절연막과 상기 무기 블랙 물질층을 순차적으로 제거함으로써 상기 화소영역 내에 상기 제 1 기판 내측면과 상기 최외각 공통전극 및 상기 박막트랜지스터의 드레인 전극을 노출시키는 개구를 형성하는 단계와; 상기 개구를 통해 노출된 상기 제 1 기판의 내측면에 상기 박막트랜지스터의 드레인 전극과 연결되는 다수의 화소전극을 형성하는 단계를 포함하며, 이때, 상기 개구를 통해 노출된 상기 제 1 기판의 내측면에 상기 최외각 공통전극과 연결되며 상기 다수의 화소전극과 교대하는 다수의 중앙부 공통전극을 형성하는 단계와; 상기 제 2 기판의 내측면에 상기 게이트 및 데이터 배선과 중첩하는 블랙매트릭스를 형성하는 단계와; 상기 블랙매트릭스와 중첩하며 상기 제 2 기판 내측면에 컬러필터층을 형성하는 단계와; 상기 제 1 및 제 2 기판 사이에 액정층을 개재하여 합착하는 단계를 포함하며, 상기 데이터 배선과 중첩하며 형성된 블랙매트릭스의 일 측단은 상기 최외각 공통전극 또는 상기 데이터 배선과 최외각 공통전극 사이에 위치하는 상기 무기 블랙 물질층 상에 위치하도록 형성하는 것이 특징이다.
또한, 상기 제 1 홈 내부에 일 방향으로 연장하는 게이트 배선과, 상기 제 2 홈 내부에 공통배선을 형성하며, 동시에 상기 포토레지스트 패턴을 제거하는 단계는, 상기 포토레지스트 패턴 상부로 금속층을 상기 제 1 기판 전면에 스퍼터링을 통해 형성함으로써 상기 포토레지스트 측면에서 상기 금속층의 끊김이 발생하도록 하는 단계와; 리프트 오프(lift off) 공정을 진행함으로써 상기 포토레지스트 패턴과 그 상부에 형성된 금속층을 동시에 제거하는 단계를 포함한다.
또한, 상기 박막트랜지스터를 형성하는 단계는, 상기 게이트 배선에 대응하여 상기 게이트 절연막 상에 순차적으로 액티브층과 오믹콘택층과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계를 포함하며, 상기 드레인 전극은 상기 공통배선과 중첩하도록 형성함으로써 서로 중첩하는 상기 공통배선과 게이트 절연막과 공통배선은 스토리지 커패시터를 이루도록 하는 것이 특징이다.
또한, 상기 다수의 화소전극 및 중앙부 공통전극은 투명 도전성 물질, 몰리브덴(ITO), 몰리티타늄(MoTi), 몰리브덴 합금 중 어느 하나로 이루어진 것이 특징이다.
또한, 다수의 상기 중앙부 공통전극 중 상기 최외각 공통전극과 접촉하는 중앙부 공통전극의 일측단은 상기 최외각 공통배선 상에 위치하도록 하며 타측단은 상기 최외각 공통배선과 상기 데이터 배선 사이의 이격영역에 형성된 상기 무기 블랙 패턴 상에 위치하도록 형성하는 것이 특징이다.
본 발명에 따른 액정표시장치는 무기 블랙매트릭스를 이용하여 데이터 배선과 최외각 공통배선 사이의 이격영역을 가리는 구조를 가지므로 이러한 이격영역을 통해 발생하는 빛샘을 방지할 수 있다. 따라서 상기 최외각 전극과 데이터 배선간의 이격영역의 빛샘 방지를 위해 컬러필터 기판 내에 구비되는 블랙매트릭스 폭을 저감시킬 수 있으므로 개구율을 향상시키는 효과가 있다.
또한, 데이터 배선과 공통배선 간의 기생 커패시턴스를 저감시킬 수 있는 효과를 가지며, 나아가 기생 커패시턴스 저감에 의해 데이터 배선과 최외각 공통배선의 이격간격 크기를 종래대비 줄임으로써 더욱더 개구율을 향상시키는 효과가 있다.
도 1은 일반적인 액정표시장치의 일부를 개략적으로 도시한 단면도.
도 2a, 2b는 일반적인 액정표시장치의 오프(off), 온(on)상태의 동작을 각각 도시한 단면도.
도 3은 종래의 일반적인 액정표시장치의 하나의 화소영역을 개략적으로 도시한 평면도.
도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도.
도 5는 본 발명의 실시예에 따른 액정표시장치의 하나의 화소영역을 개략적으로 도시한 평면도.
도 6은 도 5를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.
도 7a 내지 도 7e는 본 발명의 실시예에 따른 액정표시장치의 하나의 화소영역에 대한 제조 단계별 공정 평면도.
도 8a 내지 도 8k는 도 5를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 2a, 2b는 일반적인 액정표시장치의 오프(off), 온(on)상태의 동작을 각각 도시한 단면도.
도 3은 종래의 일반적인 액정표시장치의 하나의 화소영역을 개략적으로 도시한 평면도.
도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도.
도 5는 본 발명의 실시예에 따른 액정표시장치의 하나의 화소영역을 개략적으로 도시한 평면도.
도 6은 도 5를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.
도 7a 내지 도 7e는 본 발명의 실시예에 따른 액정표시장치의 하나의 화소영역에 대한 제조 단계별 공정 평면도.
도 8a 내지 도 8k는 도 5를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 5는 본 발명의 실시예에 따른 액정표시장치의 하나의 화소영역을 개략적으로 도시한 평면도이며, 도 6은 도 5를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도이다.
도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치(100)는 박막트랜지스터(Tr)와 공통전극(115, 154) 및 화소전극(152)이 구비된 어레이 기판(101)과, 컬러필터층(174)과 블랙매트릭스(172)가 구비된 컬러필터 기판(170)이 서로 이격되어 대향하고 있으며, 이들 두 기판(101, 170) 사이에는 액정층(180)이 개재되어 있다.
우선, 상기 어레이 기판(101)의 내측면에는 게이트 배선(109) 및 공통배선(113)과 최외각 공통전극(115)이 형성된 부분에 대응하여 기판(101) 자체가 식각되어 제거된 상태의 홈(gr)이 구비되고 있다.
또한, 상기 홈(gr)에 대응하여 서로 이격하며 일방향으로 연장하는 게이트 배선(109) 및 공통배선(113)이 형성되어 있으며, 상기 화소영역(P)의 최외각에는 상기 공통배선(113)으로부터 분기한 형태로 최외각 공통전극(115)이 형성되어 있다.
또한, 상기 게이트 배선(109) 및 공통배선(113)과 게이트 절연막(117)을 개재하여 교차하며 화소영역(P)을 정의하며 데이터 배선(130)이 형성되어 있으며, 상기 게이트 배선(109)과 데이터 배선(130)이 교차하는 부근에는 게이트 전극(110)과 게이트 절연막(117)과 반도체층(120)과 서로 이격하는 소스 및 드레인 전극(133, 136)으로 구성된 박막트랜지스터(Tr)가 형성되어 있다. 이때, 본 발명의 실시예에 있어서는 상기 게이트 배선(109)의 일부를 게이트 전극(110)으로 하고 상기 데이터 배선(130)의 일부를 소스 전극(133)으로 하여 상기 박막트랜지스터(Tr)가 구성됨을 일례로 보이고 있지만, 상기 박막트랜지스터(Tr)는 다양한 형태 예를들면, 상기 게이트 배선(109)에서 분기한 형태로 게이트 전극이 형성될 수도 있으며, 또는 소스 및 드레인 전극(133, 136)의 이격영역이 U자 형태로 형성됨으로서 U자형 채널 구조를 갖는 형태 등으로 변형될 수도 있다.
또한, 상기 데이터 배선(130)과 최외각 공통전극(115) 사이와 상기 게이트 배선(109)과 공통배선(113) 사이의 이격영역에 대응하여 상기 어레이 기판(101)의 내측면에는 블랙의 무기 재질 예를들면 게르마늄(Ge) 등으로 이루어진 무기 블랙매트릭스 패턴(105)이 구비되고 있는 것이 특징이다.
또한, 상기 박막트랜지스터(Tr)를 덮으며 상기 화소영역(P)에 대응하여 상기 어레이 기판(101)의 내측면을 노출시키는 형태의 개구(op)를 갖는 보호층(140)이 형성되어 있다. 이때 상기 개구(op)는 상기 박막트랜지스터(Tr)의 드레인 전극의 일끝단을 포함함으로써 상기 드레인 전극의 일끝단은 상기 보호층(140) 외측으로 노출된 상태를 이루며, 동시에 상기 개구(op)는 상기 홈(gr)에 형성된 최외각 공통전극(115) 중 데이터 배선(130)과 인접하는 일측 이외의 타측 또한 노출된 상태를 갖는 것이 특징이다.
다음, 상기 개구(op)를 통해 노출된 상기 어레이 기판(101)의 내측면에는 상기 개구(op)를 통해 노출된 상기 최외각 공통전극(115)과 접촉하며 다수의 중앙부 공통전극(154)이 일정간격 이격하며 공통 보조패턴(153)에 의해 그 끝단이 모두 연결되며 형성되고 있다.
또한, 상기 어레이 기판(101)의 내측면에는 상기 드레인 전극(136)의 일끝단과 접촉하며 화소 보조패턴(150)이 구비되고 있으며, 상기 화소 보조패턴(150)에서 분기하여 상기 다수의 중앙부 공통전극(154)과 교대하며 다수의 화소전극(152)이 형성되어 있다.
전술한 구성에 의해 본 발명의 실시예에 따른 액정표시장치용 어레이 기판(101)은 데이터 배선(130)과 화소전극(152) 사이에 무기 재질(일례로 게르마늄)로 이루어지며 빛의 투과를 방지하는 무기 블랙매트릭스 패턴(105)이 구비됨으로서 종래 액정표시장치에서 발생하는 최외각 공통전극(도 4의 49a)과 데이터 배선(도 4의 60)간의 이격영역에서 빛샘현상을 방지할 수 있는 것이 특징이다.
나아가 공정 상의 오차 발생에 의해 상기 무기 블랙매트릭스 패턴(105)이 상기 데이터 배선(130)과 최외각 공통전극(115) 사이의 이격영역을 완전히 가리지 않는 구조가 될 수도 있지만, 이들 두 구성요소간(130, 115)의 이격영역의 폭은 무기 블랙매트릭스 패턴(105)을 갖지 않는 종래의 액정표시장치용 어레이 기판(도 4의 41)의 데이터 배선(도 4의 60)과 최외각 공통전극(도 4의 49a)의 이격영역의 폭 대비 저감됨으로써 이를 통한 빛샘은 현저히 감소될 수 있다.
또한, 종래의 경우, 최외각 공통전극(도 4의 49a)과 데이터 배선(도 4의 60) 사이에는 게이트 절연막(도 4의 53) 만이 구비됨으로써 기생 커패시턴스를 최소화하기 위해 최소 3㎛ 이상의 이격간격을 갖도록 상기 최외각 공통전극(도 4의 49a)과 데이터 배선(도 4의 60)을 형성하였지만, 본 발명의 경우 최외각 공통전극(115)과 데이터 배선(130) 사이에는 무기 블랙매트릭스 패턴(105)과 게이트 절연막(117)이 형성되므로 서로 인접한 상기 최외각 공통전극(115)과 데이터 배선(130)간의 기생 커패시턴스가 저감되는 효과가 있다.
한편, 전술한 구성을 갖는 어레이 기판(101)에 대응하여 그 내측면에 블랙매트릭스(172)와 각 화소영역(P)에 대응하여 적, 녹, 청색 컬러필터 패턴이 순차 반복되는 형태의 컬러필터층(174)과 각 화소영역(P)의 경계에 블랙매트릭스(172)가 구비된 컬러필터 기판(170)이 대향하고 있다.
이때, 상기 컬러필터 기판(170) 내측면에 각 화소영역(P)의 경계를 따라 구비된 블랙매트릭스(172)를 살펴보면, 특히 데이터 배선(130)에 대응하여 형성되는 블랙매트릭스(172) 부분의 선폭이 종래대비 매우 작은 크기를 가지며 형성되고 있는 것이 특징이다.
한편, 이들 두 기판(101, 170) 사이에는 액정층(180)이 구비됨으로써 본 발명에 따른 액정표시장치(100)가 구성되고 있다.
종래의 액정표시장치(도 4의 40)의 경우, 컬러필터 기판(도 4의 81)에 구비되는 블랙매트릭스(도 4의 83)는 최외각 공통전극(도 4의 83)과 데이터 배선(도 4의 60)간의 이격간격을 통해 나오는 빛을 사용자가 느끼지 못하도록 하기 위해 상기 데이터 배선(도 4의 60)과 더불어 최외각 공통전극(도 4의 83)과 완전히 중첩할 수 있도록 충분한 선폭을 갖도록 형성되고 있지만, 본 발명에 따른 액정표시장치(100)의 경우, 최외각 공통전극(115)과 데이터 배선(130) 사이에 블랙의 무기 재료로 이루어져 절연성을 갖는 무기 블랙매트릭스 패턴(105)이 구비됨으로써 최외각 공통전극(115)과 데이터 배선(130) 사이로 빛샘이 발생하지 않거나 또는 상기 무기 블랙매트릭스 패턴(105) 형성에 의해 일부가 가려지게 되므로 빛샘이 발생하는 영역의 폭이 줄어들게 된다.
따라서, 컬러필터 기판(170)의 내측면에 상기 데이터 배선(130)에 대응하여 형성되는 블랙매트릭스(172)의 선폭은 종래대비 훨씬 저감될 수 있다.
도면을 참조하면, 종래의 액정표시장치(도 4의 40)의 경우, 블랙매트릭스(도 4의 83)의 일측단은 최외각 공통전극(도 4의 49a)과 완전 중첩하며 상기 최외각 공통전극(도 4의 49a)의 일측단(최 인접한 데이터 배선(도 4의 60)과 마주하는 측단) 및 타측단보다도 더 화소영역 내측에 위치하고 있지만, 본 발명에 따른 액정표시장치의 경우 블랙매트릭스(172)는 그 일측단이 데이터 배선(130)과 최 인접하는 최외각 공통전극(115)과 중첩하도록 형성되거나, 또는 상기 데이터 배선(130)과 최외각 공통전극(115) 사이의 무기 블랙매트릭스 패턴(105)과 중첩하도록 형성되고 있으므로 본 발명에 따른 블랙매트릭스(172)의 폭이 종래의 블랙매트릭스(도 4의 83)의 폭보다 작은 폭을 가짐을 알 수 있다.
따라서, 전술한 구성에 의해 본 발명에 따른 액정표시장치(100)는 종래의 액정표시장치(도 4의 40) 대비 개구율이 향상됨을 알 수 있다.
이후에는 본 발명에 따른 액정표시장치의 제조 방법에 대해 설명한다.
도 7a 내지 도 7e는 본 발명의 실시예에 따른 액정표시장치의 하나의 화소영역(P)에 대한 제조 단계별 공정 평면도이며, 도 8a 내지 도 8k는 도 5를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다. 제조 방법상의 특징적인 구성은 어레이 기판(101)에 구현되고 있으므로 어레이 기판(101)의 제조 방법을 위주로 하여 설명한다.
우선, 도 7a와 도 8a에 도시한 바와 같이, 투명한 절연 재질 예를들면 투명한 유리 또는 플라스틱으로 이루어진 제 1 기판(101) 상의 전면에 블랙의 무기 물질 예를들면 게르마늄(Ge)을 증착하여 무기 블랙층(103)을 형성한다.
다음, 상기 무기 블랙층(도 8a의 103) 위로 전면에 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 이에 대해 노광 마스크를 이용한 노광 및 현상을 진행하여 포토레지스트 패턴(191)을 형성한다. 이때, 상기 포토레지스트 패턴(191)은 추후 게이트 배선(도 7b의 109)과 공통배선(도 7b의 113) 및 최외각 공통전극(도 7b의 115)이 형성될 영역을 제외한 모든 영역에 형성됨으로써 상기 게이트 배선(도 7b의 109)과 공통배선(도 7b의 113) 및 최외각 공통전극(도 7b의 115)이 형성 부분 대응하는 상기 무기 블랙층(103)이 노출되는 것이 특징이다.
다음, 도 7a와 도 8b에 도시한 바와 같이, 상기 포토레지스트 패턴(191) 외부로 노출된 상기 무기 블랙층(도 8a의 103)을 식각하여 제거함으로써 상기 제 1 기판(101) 내측면을 노출시킨다. 이때, 상기 포토레지스트 패턴(191)에 의해 가려져 식각되지 않고 남아 있는 무기 블랙층(도 8a의 103)은 무기 블랙 패턴(104)을 이룬다. 이때 상기 무기 블랙층(도 8a의 103)의 식각 시 과식각을 진행함으로써 상기 포토레지스트 패턴(191) 하부에 위치하는 상기 무기 블랙 패턴(104)이 그 상부에 위치하는 포토레지스트 패턴(191)의 폭보다 작은 폭을 가져 언더컷(under cut) 구조를 갖도록 형성할 수도 있다. 이렇게 무기 블랙 패턴(104)을 상기 포토레지스트 패턴(191)의 폭보다 작은 폭을 갖도록 언더컷(under cut) 형태로 형성하는 경우, 최종 완성후에는 최외각 공통전극(115)과 데이터 배선(130) 사이의 이격영역이 상기 무기 블랙 패턴(최종적으로는 무기 블랙매트릭스 패턴(도 8k의 105))에 의해 완전히 가려지지 않고 소정 폭 빛샘 발생 영역이 형성된다. 도면에 있어서는 과식각을 진행하지 않음으로서 상기 무기 블랙 패턴(104)과 포토레지스트 패턴(191)이 동일한 폭을 갖도록 형성된 것을 도시하였다.
이후, 연속하여 도 7a와 도 8c에 도시한 바와 같이, 상기 무기 블랙 패턴(104) 외부로 노출된 상기 제 1 기판(101)의 내측면을 식각함으로써 상기 게이트 배선(도 7b의 109)과 공통배선(도 7b의 113) 및 최외각 공통전극(도 7b의 115)이 형성 부분에 대응하여 홈(gr)을 형성한다. 상기 제 1 기판(101)이 유리재질인 경우, 상기 무기 블랙 패턴(104) 외부로 노출된 상기 제 1 기판의 내측면을 불산(HF)에 노출시킴으로서 상기 홈(gr)을 형성할 수 있으며, 플라스틱 재질인 경우 이를 녹일 수 있는 식각액을 이용하여 상기 홈(gr)을 형성할 수 있다.
다음, 도 7b와 도 8d에 도시한 바와 같이, 상기 홈(gr)이 형성된 상기 제 1 기판(101)상의 상기 포토레지스트 패턴(191) 위로 전면에 제 1 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 어느 하나 또는 둘 이상의 물질을 증착함으로서 제 1 금속층(108)을 형성한다. 도면에 있어서는 단일층 구조의 제 1 금속층(108)을 형성한 것을 일례로 도시하였다.
한편, 상기 제 1 금속물질의 증착과정에서 상기 포토레지스트 패턴(191)과 상기 제 1 기판(101) 내측면에 구비된 홈(gr)과 큰 단차에 의해 스퍼터링 특성 상 상기 포토레지스트 패턴(191) 상부에 형성된 상기 제 1 금속층과 상기 홈(gr) 내부에 형성된 제 1 금속층(108)은 끊김이 발생하게 된다. 스퍼터링 특성상 제 1 기판(101)의 법선 방향으로 적층이 이루어지는 경향이 강하며 상기 제 1 기판(101) 표면의 법선과 나란한 포토레지스트 패턴(191)의 측면에는 상대적으로 적층이 덜 이루어지며 기판 면에 근접하는 측면 일수록 적층이 덜 됨으로써 전술한 바와 같은 끊김이 발생하게 된다.
이때, 상기 제 1 기판(101) 내측면 홈(gr) 내부에 형성된 제 1 금속층(108)은 각각 게이트 배선(109) 및 게이트 전극(110)과, 공통배선(113) 및 최외각 공통전극(115)을 이루게 된다. 본 발명의 실시예에 있어서는 게이트 배선(109)의 일부가 게이트 전극(110)을 이루는 것을 일례로 도시하였다.
다음, 도 7b와 도 8e에 도시한 바와 같이, 홈(gr) 내측에 형성된 게이트 배선(109)과, 공통배선(113) 및 최외각 공통전극(115)과 포토레지스트 패턴(191) 상부에 형성된 제 1 금속층(도 8d의 108)이 형성된 제 1 기판(101)에 대해 상기 포토레지스트 패턴(도 8d의 191) 제거를 위한 현상을 실시한다.
이 경우, 현상액에 반응하여 상기 포토레지스트 패턴(도 8d의 191)은 상기 제 1 기판(101) 표면으로부터 떨어져 나가게 되며, 이때, 상기 포토레지스트 패턴(도 8d의 191) 상에 형성된 상기 제 1 금속층(도 8d의 108) 또한 함께 제거됨으로써 상기 제 1 기판(101) 상에는 상기 홈(gr) 내측에 형성된 상기 게이트 배선(109)과, 공통배선(113) 및 최외각 공통전극(115)과 상기 홈(gr) 이외의 영역에 형성된 무기 블랙 패턴(104)만이 남게 된다. 이렇게 포토레지스트 패턴(도 8d의 191)과 그 상부에 형성된 물질층을 현상을 실시하여 동시에 제거하는 공정을 리프트 오프(lift off)공정이라 한다.
다음, 도 7c와 도 8f에 도시한 바와 같이, 상기 게이트 배선(109)과, 공통배선(113) 및 최외각 공통전극(115)과 무기 블랙 패턴(104) 위로 상기 제 1 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(117)을 전면에 형성한다.
다음, 상기 게이트 절연막(117) 위로 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)과 제 2 금속물질층(미도시)을 형성하고, 이들을 회절노광 또는 하프톤 노광을 포함하는 1회의 마스크 공정을 통해 동시에 패터닝하거나 또는 2회의 마스크 공정을 실시하여 상기 제 2 금속층(미도시)과, 불순물 및 순수 비정질 실리콘층(미도시)을 각각 패터닝함으로써 상기 화소영역(P) 내에 상기 게이트 전극(110)에 대응하여 순수 비정질 실리콘의 액티브층(120a)과, 상기 액티브층(120a) 위로 서로 소정간격 이격하는 불순물 비정질 실리콘의 오믹콘택층(120b)과, 상기 오믹콘택층(120b) 위로 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성한다.
이때, 이 단계에서 순차 적층된 상기 게이트 전극(110)과 게이트 절연막(117)과 액티브층(120a)과 오믹콘택층(120b)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
그리고, 동시에 상기 게이트 배선(109)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)을 형성한다. 본 발명의 실시예에 있어서는 상기 데이터 배선(130) 중 상기 게이트 배선(109)과 교차하는 부분이 상기 소스 전극(133)을 이루는 것을 일례로 나타내었지만, 상기 소스 전극(133)은 상기 데이터 배선(130)에서 분기한 형태로 형성될 수도 있다.
또한, 상기 드레인 전극(136)은 상기 공통배선(113)이 형성된 부분까지 연장 형성함으로써 상기 게이트 절연막(117)을 사이에 두고 서로 중첩하는 공통배선(113)과 드레인 전극(136)은 스토리지 커패시터(StgC)를 이루는 것이 특징이다.
한편, 본 발명의 실시예의 경우, 제 2 금속층(미도시)과, 불순물 및 순수 비정질 실리콘층(미도시)을 하프톤 노광 또는 회절노광을 포함하는 1회의 마스크 공정을 실시하여 형성한 것을 도시하였으며, 이러한 공정 특성 상 상기 데이터 배선(130) 하부에도 상기 액티브층(120a)과 오믹콘택층(120b)을 이루는 동일한 물질로 제 1 및 제 2 더미패턴(121a, 121b)이 형성되고 있음을 보이고 있다. 2회의 마스크 공정으로 진행하는 경우 상기 데이터 배선(130) 하부에 형성된 상기 제 1 및 제 2 더미패턴(121a, 121b)은 생략된다.
다음, 도 7c와 도 8g에 도시한 바와 같이, 상기 데이터 배선(130)과 박막트랜지스터(Tr) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 상기 제 1 기판(101) 전면에 보호층(140)을 형성한다.
이후, 도 7d와 도 8h 및 도 8i에 도시한 바와 같이, 상기 보호층(140)에 대해 마스크 공정을 실시함으로써 상기 드레인 전극(136)의 일 끝단을 포함하여 상기 게이트 절연막(117)을 노출시키는 제 1 개구(op1)를 형성하고, 연속하여 상기 제 1 개구(op1)를 통해 노출된 상기 게이트 절연막(117)과 그 하부에 형성된 무기 블랙패턴(104)을 식각하여 상기 제 1 기판(101)의 내측면을 노출시키는 제 2 개구(op2)를 형성한다. 이때, 상기 제 2 개구(op2)는 제 1 기판(101)의 내측면 뿐만 아니라 각 화소영역(P)에 형성된 최외각 공통전극(115)의 일부까지 노출시키는 것이 특징이다.
이러한 공정 진행에 의해 상기 보호층(140)은 최종적으로 화소영역(P)의 경계 즉, 게이트 배선(109)과 데이터 배선(130) 상부와 상기 박막트랜지스터(Tr) 중 소스 및 드레인 전극(133, 136) 사이로 노출된 액티브층(120a)과 소스 전극(133) 및 드레인 전극(136) 일부의 상부에 남아있게 된다.
또한, 이러한 공정 진행에 의해 상기 무기 블랙 패턴(104)은 또 한번 패터닝됨으로써 무기 블랙매트릭스 패턴(105)을 이룬다. 이러한 무기 블랙매트릭스 패턴(105)은 실시예(도 8b에 제시된 단계에서 무기 블랙 패턴(104)이 포토레지스트 패턴(191)과 동일한 폭을 갖도록 형성됨)의 경우 상기 최외각 공통전극(115)과 이와 인접한 데이터 배선(130)간의 이격영역을 완전히 가리는 형태를 갖게 되며, 변형예(도 8b에 제시된 단계에서 과식각을 진행하여 무기 블랙 패턴(104)이 포토레지스트 패턴(191)에 대해 언더컷(under cut) 형태로 형성됨)의 경우 데이터 배선(130)과 최외각 공통전극(115) 사이의 이격영역 중 상기 최외각 공통전극(115)과 인접한 일부에 대해서는 가려지지 않게 된다.
도 7e와 도 8j에 도시한 바와 같이, 상기 보호층(140)과 상기 제 2 개구(op)를 통해 노출된 제 1 기판(101)의 내측면 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하거나 또는 제 3 금속물질 예를들면 몰리브덴(Mo) 또는 몰리티타늄(MoTi) 등의 몰리브덴 합금(Mo alloy)을 증착하고 이를 패터닝함으로써 상기 제 2 개구(op) 내부에 상기 드레인 전극(136)의 일끝단과 접촉하며 화소 보조패턴(150)과 상기 화소 보조패턴(150)에서 분기하여 서로 일정간격 이격하는 다수의 화소전극(152)을 형성하고, 동시에 상기 최외각 공통전극(115)과 접촉하며 상기 다수의 화소전극(152)과 교대하는 다수의 중앙부 공통전극(154)을 형성함으로서 본 발명에 따른 액정표시장치용 어레이 기판(101)을 완성한다. 이때 상기 다수의 중앙부 공통전극(154)은 공통 보조패턴(153)에 의해 그 일끝단이 모두 연결되도록 형성한다.
이때, 상기 최외각 공통전극(115)과 중첩하는 상기 중앙부 공통전극(154)은 상기 데이터 배선(130)과 이와 인접하는 최외각 공통전극(115) 사이의 이격영역에 구비된 상기 무기 블랙매트릭스 패턴(105)과 중첩하도록 형성되고 있는 것이 특징이다. 따라서, 상기 화소전극(152)과 중앙부 공통전극(154)이 상기 제 3 금속물질로 이루어지는 경우, 상기 데이터 배선(130)과 최외각 공통전극(115) 사이의 이격영역은 이중으로 빛샘이 방지되며, 특히 변형예의 경우 최외각 공통전극(115)의 일측면에서 인접한 데이터 배선(130)이 형성된 방향으로 소정폭 상기 무기 블랙 매트릭스 패턴이 형성되지 않아 빛샘발생 영역을 이루지만, 상기 최외각 공통전극(115)과 접촉하는 중앙부 공통전극(154)에 의해 완벽하게 가려지게 된다. 따라서 최외각 공통전극(115)과 데이터 배선(130) 사이의 이격영역에서 제 1 기판(101)의 외측면으로부터 입사되는 빛은 완벽히 차단될 수 있다.
다음, 도 7e와 도 8k에 도시한 바와 같이, 투명한 절연재질의 제 2 기판(170)의 내측면에 크롬(Cr), 산화크롬(CrOx)을 증착하거나 또는 블랙 레진을 도포함으로서 블랙매트릭스층(미도시)을 형성하고 이를 패터닝함으로서 상기 어레이 기판(101)의 게이트 배선(109)과 데이터 배선(130) 및 박막트랜지스터(Tr)에 대응하여 블랙매트릭스(172)를 형성한다. 이때, 상기 블랙매트릭스(172)는 특히, 상기 데이터 배선(130)과 중첩하도록 형성된 부분은 그 일측이 상기 어레이 기판(101)과 합착된 후 상기 데이터 배선(130)과 인접하는 최외각 공통전극(115) 상에 위치하거나 또는 상기 데이터 배선(130)과 인접한 최외각 공통전극(115) 사이의 이격영역에 위치하도록 형성하는 것이 특징이다.
특히, 실시예(도 8b에 제시된 단계에서 무기 블랙 패턴(104)이 포토레지스트 패턴(191)과 동일한 폭을 갖도록 형성됨)의 경우 상기 제 2 기판(170)의 내측면에 형성되는 블랙매트릭스(172)는 그 일측이 상기 최외각 공통전극(115)과 중첩하거나 또는 최외각 공통전극(115)과 데이터 배선(130)의 이격영역과 중첩하도록 형성해도 무방하지만, 변형예(도 8b에 제시된 단계에서 과식각을 진행하여 무기 블랙 패턴(104)이 포토레지스트 패턴(191)에 대해 언더컷(under cut) 형태로 형성됨)의 경우는 상기 블랙매트릭스(172)는 상기 일부의 빛샘이 발생하는 영역을 완전히 가려야 하므로 상기 최외각 공통전극(115)과 중첩하도록 형성하는 것이 바람직하다.
하지만, 변형예의 경우도 상기 화소전극(152)과 중앙부 공통전극(154)을 투명 도전성 물질이 아닌 전술한 제 3 금속물질로 형성하는 경우, 상기 최외각 공통전극(115) 및 이와 인접하는 무기 블랙매트릭스 패턴(105)과 중첩하도록 형성됨으로써 빛샘이 방지될 수 있으므로 상기 제 2 기판(170) 내측면에 형성되는 블랙매트릭스(172)는 그 일측이 상기 최외각 공통전극(115)과 중첩하거나 또는 최외각 공통전극(115)과 데이터 배선(130)의 이격영역과 중첩하도록 형성해도 무방하다.
다음, 상기 블랙매트릭스(172) 위로 각 화소영역(P)별로 순차 반복되는 적, 녹, 청색 컬러필터 패턴(R, G, B)을 갖는 컬러필터층(174)을 형성하고, 상기 컬러필터층(174) 상부로 오버코트층(176)을 형성함으로써 컬러필터 기판(170)을 완성한다.
이후, 상기 어레이 기판(101)과 컬러필터 기판(170)을 상기 다수의 화소전극(152)과 상기 오버코트층(176)이 서로 마주하도록 위치시킨 후, 액정층(180)을 개재하고 그 테두리를 따라 씰패턴(미도시)을 형성하여 합착함으로써 본 발명에 따른 액정표시장치(100)를 완성한다.
100 : 액정표시장치 101 : 제 1 기판(어레이 기판)
105 : 무기 블랙매트릭스 패턴 110 : 게이트 전극
113 : 공통배선 115 : 최외각 공통전극
117 : 게이트 절연막 120 : 반도체층
120a : 액티브층 120b : 오믹콘택층
121a : 제 1 더미패턴 121b : 제 2 더미패턴
130 : 데이터 배선 133 : 소스 전극
136 : 드레인 전극 140 : 보호층
150 : 화소 보조패턴 152 : 화소전극
154 : 중앙부 공통전극 170 : 제 2 기판(컬러필터 기판)
172 : 블랙매트릭스 174 : 컬러필터층
176 : 오버코트층 180 : 액정층
P : 화소영역 StgC : 스토리지 커패시터
Tr : 박막트랜지스터
105 : 무기 블랙매트릭스 패턴 110 : 게이트 전극
113 : 공통배선 115 : 최외각 공통전극
117 : 게이트 절연막 120 : 반도체층
120a : 액티브층 120b : 오믹콘택층
121a : 제 1 더미패턴 121b : 제 2 더미패턴
130 : 데이터 배선 133 : 소스 전극
136 : 드레인 전극 140 : 보호층
150 : 화소 보조패턴 152 : 화소전극
154 : 중앙부 공통전극 170 : 제 2 기판(컬러필터 기판)
172 : 블랙매트릭스 174 : 컬러필터층
176 : 오버코트층 180 : 액정층
P : 화소영역 StgC : 스토리지 커패시터
Tr : 박막트랜지스터
Claims (17)
- 화소영역의 정의되며 서로 마주하는 제 1 기판 및 제 2 기판과;
상기 제 1 기판 내측면에 서로 이격하여 형성된 제 1 홈 및 제 2 홈과;
상기 제 1 홈 내부에 형성되며 일 방향으로 연장하는 게이트 배선과;
상기 제 2 홈 내부에 형성되며 상기 게이트 배선과 나란하게 이격하며 형성된 공통배선과;
게이트 절연막을 개재하여 상기 게이트 배선과 교차하며, 상기 화소영역의 경계에 형성된 데이터 배선과;
상기 게이트 및 데이터 배선과 연결되며 형성된 박막트랜지스터와;
상기 데이터 배선과 공통배선 및 게이트 배선 주위에 형성된 블랙 무기 물질로 형성된 광 차단 패턴
을 포함하는 액정표시장치.
- 제 1 항에 있어서,
상기 제 2 홈에서 분기하여 연장하여 상기 화소영역 내측에 형성된 제 3 홈과;
상기 제 3 홈에 내부에 형성되며 상기 공통배선에서 분기한 최외각 공통전극과;
상기 화소영역의 경계를 따라 상기 게이트 배선과 데이터 배선 상부에 형성된 보호층과;
상기 화소영역 내에 상기 제 1 기판의 내측면과 직접 접촉하며 상기 박막트랜지스터의 드레인 전극과 연결되며 형성된 다수의 화소전극
을 포함하는 액정표시장치.
- 제 2 항에 있어서,
상기 제 1 기판의 내측면과 직접 접촉하며 상기 최외각 공통전극과 연결되며 상기 다수의 화소전극과 교대하며 형성된 다수의 중앙부 공통전극과;
상기 제 2 기판의 내측면에 상기 게이트 및 데이터 배선과 중첩하며 형성된 블랙매트릭스와;
상기 블랙매트릭스와 중첩하며 상기 제 2 기판 내측면에 형성된 컬러필터층과;
상기 제 1 및 제 2 기판 사이에 개재된 액정층
을 포함하며, 상기 데이터 배선은 상기 최외각 공통배선 사이에 형성되며, 상기 데이터 배선과 중첩하며 형성된 상기 블랙매트릭스의 일 측단은 상기 최외각 공통전극 또는 상기 광 차단패턴 상에 위치하는 것이 특징인 액정표시장치.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
상기 광 차단 패턴은 상기 제 1 기판의 내측면과 접촉하며 형성된 것이 특징인 액정표시장치.
- 제 3 항에 있어서,
다수의 상기 중앙부 공통전극 중 상기 최외각 공통전극과 접촉하는 중앙부 공통전극의 일측단은 상기 최외각 공통배선 상에 위치하며 타측단은 상기 광 차단 패턴 상에 위치하는 것이 특징인 액정표시장치.
- 제 3 항에 있어서,
다수의 상기 중앙부 공통전극은 각 화소영역 내의 상기 제 1 기판 내측면에 에 형성된 공통 보조패턴에서 분기하여 형성되며,
다수의 상기 화소전극은 각 화소영역 내의 상기 제 1 기판 내측면에 형성된 화소 보조패턴에서 분기하며 형성되며,
상기 화소 보조패턴의 일끝단은 상기 박막트랜지스터의 드레인 전극과 접촉하는 것이 특징인 액정표시장치.
- 제 3 항에 있어서,
상기 다수의 화소전극 및 중앙부 공통전극은 투명 도전성 물질, 몰리브덴(ITO), 몰리티타늄(MoTi), 몰리브덴 합금 중 어느 하나로 이루어진 것이 특징인 액정표시장치.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
상기 박막트랜지스터의 드레인 전극은 상기 공통배선과 게이트 절연막을 개재하여 중첩하도록 형성되며, 서로 중첩하는 상기 공통배선과 게이트 절연막과 공통배선은 스토리지 커패시터를 이루는 것이 특징인 액정표시장치.
- 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
상기 블랙 무기 물질은 게르마늄(Ge)인 것이 특징인 액정표시장치.
- 화소영역의 정의된 제 1 기판상의 전면에 무기 블랙 물질층을 형성하는 단계와;
상기 무기 블랙 물질층 위로 포토레지스트 패턴을 형성하는 단계와;
상기 포토레지스트 패턴 외부로 노출된 상기 무기 블랙 물질층을 제거하여 상기 제 1 기판 내측면을 노출시키는 단계와;
상기 무기 블랙 물질층 외부로 노출된 상기 제 1 기판 내측면을 식각하여 서로 이격하여 제 1 및 제 2 홈을 형성하는 단계와;
상기 제 1 홈 내부에 일 방향으로 연장하는 게이트 배선과, 상기 제 2 홈 내부에 공통배선을 형성하며, 동시에 상기 포토레지스트 패턴을 제거하는 단계와;
게이트 절연막을 개재하여 상기 게이트 배선과 교차하며 상기 화소영역의 경계에 데이터 배선을 형성하고, 동시에 상기 게이트 및 데이터 배선과 연결되는 박막트랜지스터를 형성하는 단계
를 포함하는 액정표시장치의 제조 방법.
- 제 10 항에 있어서,
상기 제 1 및 제 2 홈을 형성하는 단계는 상기 제 2 홈에서 분기하는 형태로 제 3 홈을 형성하는 단계를 포함하며,
상기 게이트 배선 및 공통배선을 형성하는 단계는 상기 제 3 홈에 상기 공통배선에서 분기한 최외각 공통배선을 형성하는 단계
를 포함하는 액정표시장치의 제조 방법.
- 제 11 항에 있어서,
상기 데이터 배선과 박막트랜지스터 위로 상기 제 1 기판 전면에 보호층을 형성하는 단계와;
상기 보호층과 상기 게이트 절연막과 상기 무기 블랙 물질층을 순차적으로 제거함으로써 상기 화소영역 내에 상기 제 1 기판 내측면과 상기 최외각 공통전극 및 상기 박막트랜지스터의 드레인 전극을 노출시키는 개구를 형성하는 단계와;
상기 개구를 통해 노출된 상기 제 1 기판의 내측면에 상기 박막트랜지스터의 드레인 전극과 연결되는 다수의 화소전극을 형성하는 단계
를 포함하는 액정표시장치의 제조 방법.
- 제 12 항에 있어서,
상기 개구를 통해 노출된 상기 제 1 기판의 내측면에 상기 최외각 공통전극과 연결되며 상기 다수의 화소전극과 교대하는 다수의 중앙부 공통전극을 형성하는 단계와;
상기 제 2 기판의 내측면에 상기 게이트 및 데이터 배선과 중첩하는 블랙매트릭스를 형성하는 단계와;
상기 블랙매트릭스와 중첩하며 상기 제 2 기판 내측면에 컬러필터층을 형성하는 단계와;
상기 제 1 및 제 2 기판 사이에 액정층을 개재하여 합착하는 단계
를 포함하며, 상기 데이터 배선과 중첩하며 형성된 블랙매트릭스의 일 측단은 상기 최외각 공통전극 또는 상기 데이터 배선과 최외각 공통전극 사이에 위치하는 상기 무기 블랙 물질층 상에 위치하도록 형성하는 것이 특징인 액정표시장치의 제조 방법.
- 제 10 항 내지 제 13 항 중 어느 하나의 항에 있어서,
상기 제 1 홈 내부에 일 방향으로 연장하는 게이트 배선과, 상기 제 2 홈 내부에 공통배선을 형성하며, 동시에 상기 포토레지스트 패턴을 제거하는 단계는,
상기 포토레지스트 패턴 상부로 금속층을 상기 제 1 기판 전면에 스퍼터링을 통해 형성함으로써 상기 포토레지스트 측면에서 상기 금속층의 끊김이 발생하도록 하는 단계와;
리프트 오프(lift off) 공정을 진행함으로써 상기 포토레지스트 패턴과 그 상부에 형성된 금속층을 동시에 제거하는 단계
를 포함하는 액정표시장치의 제조 방법.
- 제 10 항 내지 제 13 항 중 어느 하나의 항에 있어서,
상기 박막트랜지스터를 형성하는 단계는,
상기 게이트 배선에 대응하여 상기 게이트 절연막 상에 순차적으로 액티브층과 오믹콘택층과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계를 포함하며, 상기 드레인 전극은 상기 공통배선과 중첩하도록 형성함으로써 서로 중첩하는 상기 공통배선과 게이트 절연막과 공통배선은 스토리지 커패시터를 이루도록 하는 것이 특징인 액정표시장치의 제조 방법.
- 제 13 항에 있어서,
상기 다수의 화소전극 및 중앙부 공통전극은 투명 도전성 물질, 몰리브덴(ITO), 몰리티타늄(MoTi), 몰리브덴 합금 중 어느 하나로 이루어진 것이 특징인 액정표시장치의 제조 방법.
- 제 13 항에 있어서,
다수의 상기 중앙부 공통전극 중 상기 최외각 공통전극과 접촉하는 중앙부 공통전극의 일측단은 상기 최외각 공통배선 상에 위치하도록 하며 타측단은 상기 최외각 공통배선과 상기 데이터 배선 사이의 이격영역에 형성된 상기 무기 블랙 패턴 상에 위치하도록 형성하는 것이 특징인 액정표시장치의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100042208A KR101242033B1 (ko) | 2010-05-05 | 2010-05-05 | 액정표시장치 및 이의 제조방법 |
| US13/100,915 US8599336B2 (en) | 2010-05-05 | 2011-05-04 | Liquid crystal display device and method of fabricating the same |
| CN201110115557.6A CN102236227B (zh) | 2010-05-05 | 2011-05-05 | 液晶显示设备及其制造方法 |
| DE102011050113.4A DE102011050113B4 (de) | 2010-05-05 | 2011-05-05 | Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung derselben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100042208A KR101242033B1 (ko) | 2010-05-05 | 2010-05-05 | 액정표시장치 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110122783A KR20110122783A (ko) | 2011-11-11 |
| KR101242033B1 true KR101242033B1 (ko) | 2013-03-11 |
Family
ID=44887017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100042208A KR101242033B1 (ko) | 2010-05-05 | 2010-05-05 | 액정표시장치 및 이의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8599336B2 (ko) |
| KR (1) | KR101242033B1 (ko) |
| CN (1) | CN102236227B (ko) |
| DE (1) | DE102011050113B4 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050000653A (ko) * | 2003-06-24 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | 액정 표시 패널 |
| WO2012165221A1 (ja) * | 2011-05-30 | 2012-12-06 | 京セラ株式会社 | 液晶表示装置およびその製造方法 |
| TWI803081B (zh) | 2013-08-28 | 2023-05-21 | 日商半導體能源研究所股份有限公司 | 顯示裝置 |
| CN104345510B (zh) * | 2014-09-26 | 2017-10-03 | 京东方科技集团股份有限公司 | 液晶面板以及液晶面板的制造方法 |
| KR20160113379A (ko) * | 2015-03-18 | 2016-09-29 | 삼성디스플레이 주식회사 | 곡면 표시 장치 |
| CN105261621B (zh) * | 2015-09-06 | 2018-01-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| KR102415807B1 (ko) * | 2015-09-17 | 2022-07-01 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN105529336B (zh) * | 2016-01-28 | 2019-06-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法和液晶面板 |
| TWI567465B (zh) * | 2016-05-06 | 2017-01-21 | 友達光電股份有限公司 | 顯示面板及其陣列基板製作方法 |
| US10295875B2 (en) * | 2017-05-12 | 2019-05-21 | A.U. Vista, Inc. | TFT array having conducting lines with low resistance |
| CN107942572B (zh) * | 2017-11-17 | 2020-12-04 | 深圳市华星光电技术有限公司 | 一种彩膜基板及黑色矩阵材料的制备方法 |
| CN107797346A (zh) * | 2017-12-07 | 2018-03-13 | 深圳市华星光电技术有限公司 | 液晶显示面板、液晶显示面板制备方法及显示装置 |
| CN117687241A (zh) * | 2023-12-12 | 2024-03-12 | 惠科股份有限公司 | 显示面板及其制备方法、电子设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070073296A (ko) * | 2006-01-04 | 2007-07-10 | 삼성전자주식회사 | 액정 표시 장치와 이의 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265040A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 液晶表示装置およびその製造方法 |
| JP3099812B2 (ja) | 1998-07-30 | 2000-10-16 | 日本電気株式会社 | 液晶表示装置 |
| KR100870700B1 (ko) * | 2002-12-09 | 2008-11-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100919199B1 (ko) | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자 |
| KR100560402B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100760940B1 (ko) * | 2003-12-29 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
| JP3907122B2 (ja) | 2004-03-30 | 2007-04-18 | 本田技研工業株式会社 | 交通情報提供システム |
| GB2421833B (en) | 2004-12-31 | 2007-04-04 | Lg Philips Lcd Co Ltd | Liquid crystal display device and method for fabricating the same |
| JP4543385B2 (ja) | 2005-03-15 | 2010-09-15 | 日本電気株式会社 | 液晶表示装置の製造方法 |
| KR20070050641A (ko) * | 2005-11-11 | 2007-05-16 | 삼성전자주식회사 | 액정표시장치 및 이의 제조방법 |
| CN101677058B (zh) * | 2008-09-19 | 2012-02-29 | 北京京东方光电科技有限公司 | 薄膜构造体的制造方法 |
| KR20100042208A (ko) | 2008-10-15 | 2010-04-23 | 엘지전자 주식회사 | 초고처리율 무선랜 시스템에서의 다이렉트 링크의 설정 절차 |
| US20110255021A1 (en) * | 2009-01-08 | 2011-10-20 | Sharp Kabushiki Kaisha | Array substrate for liquid crystal panel, and liquid crystal display device comprising the substrate |
| KR20110066597A (ko) * | 2009-12-11 | 2011-06-17 | 삼성에스디아이 주식회사 | 발광 장치 및 이를 구비한 표시 장치 |
| US20120314164A1 (en) * | 2010-01-29 | 2012-12-13 | Sharp Kabushiki Kaisha | Color filter substrate, liquid crystal display panel, and method for producing color filter substrate |
| KR101720524B1 (ko) * | 2010-06-07 | 2017-03-28 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
-
2010
- 2010-05-05 KR KR1020100042208A patent/KR101242033B1/ko active IP Right Grant
-
2011
- 2011-05-04 US US13/100,915 patent/US8599336B2/en active Active
- 2011-05-05 CN CN201110115557.6A patent/CN102236227B/zh active Active
- 2011-05-05 DE DE102011050113.4A patent/DE102011050113B4/de active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070073296A (ko) * | 2006-01-04 | 2007-07-10 | 삼성전자주식회사 | 액정 표시 장치와 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102236227B (zh) | 2014-02-26 |
| CN102236227A (zh) | 2011-11-09 |
| DE102011050113B4 (de) | 2014-05-28 |
| KR20110122783A (ko) | 2011-11-11 |
| US8599336B2 (en) | 2013-12-03 |
| DE102011050113A1 (de) | 2012-04-12 |
| US20110273648A1 (en) | 2011-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101242033B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| JP5334552B2 (ja) | フリンジフィールドスイッチングモードの液晶表示装置用アレイ基板及びこれを含むフリンジフィールドスイッチングモードの液晶表示装置 | |
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP4126618B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4619997B2 (ja) | 液晶表示装置とその製造方法 | |
| KR101250319B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR100978369B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20130014290A (ko) | 횡전계형 액정표시장치 및 이의 제조 방법 | |
| KR20110138964A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR20130020561A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR20070117820A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR100908849B1 (ko) | 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치 | |
| KR101758834B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR20130033676A (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
| KR101897747B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101969429B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101197221B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20110132724A (ko) | 횡전계형 액정표시장치 및 이의 제조 방법 | |
| KR101127217B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 | |
| KR102438251B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101392203B1 (ko) | 횡전계형 액정표시장치용 어레이 기판의 제조 방법 | |
| KR101297357B1 (ko) | 수직정렬모드 액정표시장치 | |
| KR101389466B1 (ko) | 씨오티 구조 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20090022078A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 8 |