CN107195540A - 一种阵列基板的制作方法、阵列基板及显示装置 - Google Patents

一种阵列基板的制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN107195540A
CN107195540A CN201710416970.3A CN201710416970A CN107195540A CN 107195540 A CN107195540 A CN 107195540A CN 201710416970 A CN201710416970 A CN 201710416970A CN 107195540 A CN107195540 A CN 107195540A
Authority
CN
China
Prior art keywords
photoresist layer
preparation
array base
base palte
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710416970.3A
Other languages
English (en)
Other versions
CN107195540B (zh
Inventor
陈善韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710416970.3A priority Critical patent/CN107195540B/zh
Publication of CN107195540A publication Critical patent/CN107195540A/zh
Priority to PCT/CN2018/071293 priority patent/WO2018223691A1/zh
Application granted granted Critical
Publication of CN107195540B publication Critical patent/CN107195540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明实施例提供一种阵列基板的制作方法、阵列基板及显示装置，涉及显示器制造技术领域，能够通过采用一个普通的掩膜版通过一次曝光，以形成具有台阶状的两个膜层图案的阵列基板。该阵列基板的制作方法包括：在基板上依次形成第一光刻胶层和第二光刻胶层，其中，第一光刻胶层的折射率小于第二光刻胶层的折射率；采用透过掩膜版、且边缘具有倾斜光线的入射光束对形成有第一光刻胶层和第二光刻胶层的基板进行曝光处理；对进行曝光处理后的基板进行显影处理，以形成台阶状的显影图案层；对形成有显影图案层进行固化处理。

Description

一种阵列基板的制作方法、阵列基板及显示装置
技术领域
本发明涉及显示器制造技术领域，尤其涉及一种阵列基板的制作方法、阵列基板及显示装置。
背景技术
在现有的显示器制造技术领域，尤其是针对阵列基板的制作，对于位于相邻的薄膜层，一般需要通过两次构图工艺(即采用两个普通的掩膜版)，分别进行构图，形成所需要的两个膜层图案；当然为了简化工艺，降低制作成本，对于一些相邻膜层图案，可以选择采用半透掩膜(Half Tone Mask)构图方法，通过采用半透掩膜版对两个相邻的薄膜层进行一次曝光，以形成两个膜层图案。
具体的，以有机发光二极管(Organic Light Emitting Diode，简称OLED)显示装置中的阵列基板为例，如图1所示，该阵列基板02上设置有相邻的两个膜层图案层：像素定义层(Pixel Define Layer，简称PDL)和光刻间隙柱(Photo Spacer，简称PS)层；如图1所示，现有技术中，一般采用半透掩膜构图方法采用一个半透掩膜版01，即可形成具有PDL和PS层的阵列基板02。
然而，对于上述半透掩膜构图方法而言，采用的半透掩膜版01的价格较贵，且制作工艺较为复杂，从而使得OLED显示装置制作成本仍然较高，不利于量产化。
发明内容
本发明的实施例提供一种阵列基板的制作方法、阵列基板及显示装置，能够通过采用一个普通的掩膜版通过一次曝光，以形成具有台阶状的两个膜层图案的阵列基板。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种阵列基板的制作方法，包括：在基板上依次形成第一光刻胶层和第二光刻胶层，其中，所述第一光刻胶层的折射率小于所述第二光刻胶层的折射率；采用透过掩膜版、且边缘具有倾斜光线的入射光束对形成有所述第一光刻胶层和所述第二光刻胶层的基板进行曝光处理；对进行曝光处理后的基板进行显影处理，以形成台阶状的显影图案层；对形成有所述显影图案层进行固化处理。
进一步的，在所述显影处理之后、所述固化处理之前，所述制作方法还包括：对形成有所述显影图案层的基板进行硬烘处理，以使得所述显影图案层发生热流重塑。
进一步的，所述硬烘处理的温度为130℃～140℃。
进一步的，采用投影式曝光进行曝光处理。
进一步的，在所述入射光束为汇聚光束的情况下，所述第一光刻胶层和所述第二光刻胶层选用正性光刻胶；或者，在所述入射光束为发散光束的情况下，所述第一光刻胶层和所述第二光刻胶层选用负性光刻胶。
进一步的，所述固化处理为热固化处理。
进一步的，所述第一光刻胶层在固化处理后形成像素定义层，所述第二光刻胶层在固化处理后形成光刻间隙柱层。
进一步的，所述第一光刻胶层的厚度为1.0μm～2.0μm，所述第二光刻胶层的厚度为1.0μm～2.0μm。
进一步的，所述第一光刻胶层的折射率为1.0～1.4，所述第二光刻胶层的折射率为1.5～1.8。
本发明实施例另一方面还提供一种阵列基板，采用上述的阵列基板的制作方法形成。
本发明实施例再一方面还提供一种显示装置，包括上述的阵列基板。
本发明实施例提供一种阵列基板的制作方法、阵列基板及显示装置，该制作方法包括在基板上依次形成第一光刻胶层和第二光刻胶层，其中，第一光刻胶层的折射率小于第二光刻胶层的折射率；采用透过掩膜版、且边缘具有倾斜光线的入射光束对形成有第一光刻胶层和第二光刻胶层的基板进行曝光处理；对进行曝光处理后的基板进行显影处理，以形成台阶状的显影图案层；对形成有所述显影图案层进行固化处理。
综上，该制作方法对依次位于基板上的第一光刻胶层和第二光刻胶层采用边缘具有倾斜光线的入射光束进行曝光处理，由于第一光刻胶层折射率小于第二光刻胶层的折射率，则通过曝光以及显影处理后直接形成台阶状的显影图案层，然后进行固化处理，使得台阶状的显影图案层固化为台阶状的两个膜层图案，这样一来，相比于现有技术采用半透掩膜版而言，本发明通过采用一个普通的掩膜版通过一次曝光，即可形成具有台阶状的两个膜层图案的阵列基板，从而达到简化工艺，降低制作成本的目的，并且更利于量产化的实现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种半透掩膜构图方法的结构示意图；
图2为本发明实施例提供的一种阵列基板的制作方法的流程示意图；
图3为本发明实施例提供的一种阵列基板的制作过程中的结构示意图；
图4a为本发明实施例提供的一种阵列基板的制作过程中的结构示意图；
图4b为本发明实施例提供的一种阵列基板的制作过程中的结构示意图；
图4c为本发明实施例提供的一种阵列基板的制作过程中的结构示意图；
图5a为本发明实施例提供的一种阵列基板的制作过程中的结构示意图；
图5b为本发明实施例提供的一种阵列基板的制作过程中的结构示意图；
图5c为本发明实施例提供的一种阵列基板的制作过程中的结构示意图；
图6为本发明实施例提供的一种阵列基板的制作过程中的结构示意图；
图7为本发明实施例提供的一种热流重塑的过程示意图。
附图标记：
01-半透掩膜版；02-阵列基板；10-基板；100-入射光束；101-第一光刻胶层；102-第二光刻胶层；20-掩膜板；21-透过区；22-不透过区；30-镜头。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板的制作方法，如图2所示，该制作方法包括：
步骤S101、如图3所示，在基板10上依次形成第一光刻胶层101和第二光刻胶层102，其中，第一光刻胶层101的折射率小于第二光刻胶层102的折射率。
具体的，以OLED显示装置的制作为例，上述基板10为TFT(Thin Film Transistor，简称薄膜晶体管)阵列基板，上述第一光刻胶层101用于形成像素定义层PDL，第二光刻胶层102用于形成光刻间隙柱层PS，在此情况下，第一光刻胶层101的厚度可以为1.0μm～2.0μm，第二光刻胶层102的厚度为1.0μm～2.0μm，例如，第一光刻胶层101和第二光刻胶层102的厚度可以均为1.5μm，但并不限制于此。
在实际的应用中，上述第一光刻胶层的折射率可以为1.0～1.4，第二光刻胶层的折射率可以为1.5～1.8；具体的，可以选择折射率为1.3的第一光刻胶层101，折射率为1.6的第二光刻胶层102，当然并不限制于此。
另外，上述第一光刻胶层101和第二光刻胶层102可以采用旋涂的方式，或者幕帘涂覆的方式，也可以采用其他涂覆方式，本发明对此不作具体限定。
步骤S102、采用透过掩膜版20、且边缘具有倾斜光线的入射光束100对形成有第一光刻胶层101和第二光刻胶层102的基板进行曝光处理。
具体的，上述掩膜版20为普通的常规掩膜版，即仅包括透过区21和不透过区22，相比于半透掩膜版包括透过区、不透过区和半透过区而言，本发明中采用的掩膜版20价格低廉。
需要说明的是，上述边缘具有倾斜光线的入射光束100是指，该入射光束至少具有一侧的边缘为倾斜光线，其中，倾斜光线是指该光线与第一光刻胶层101和第二光刻胶层102所成的角度不等于90°，也即入射光束100中至少具有某一侧的边缘光线与第一光刻胶层101和第二光刻胶层102之间所成的角度不等于90°。
具体的，该入射光束100，可以是如图4a所示的汇聚光束，即该入射光束至少边缘位置的光线为汇聚光线；也可以是如图5a所示的发散光束，即该入射光束至少边缘位置的光线为发散光线；还可以是如图6所示的倾斜入射的平行光线；还可以是一侧为倾斜光线，另外一侧为垂直光线的光束；当然也可以利用光自身的波动性产生的具有多级倾斜光线的光束，本发明对此不作限定，可以根据实际的需要选择设置入射光束100。
以下对上述曝光处理的具体设置情况做进一步的解释说明，
例如，如图4a所示，在入射光束100为汇聚光束的情况下，第一光刻胶层101和第二光刻胶层102选用正性光刻胶，即掩膜版20的透过区21对应后续的光刻胶去除区，不透过区22对应后续的光刻胶保留区；在此情况下，由于第一光刻胶层101的折射率小于第二光刻胶层102的折射率，呈汇聚的入射光束100在由第一光刻胶层101进入第二光刻胶层102时，会进一步的发生汇聚，从而使得在对应透过区21的位置，第一光刻胶层101中曝光的区域相对于第二光刻胶层102中曝光的区域在边缘位置具有一定的缩进区，从而使得两个光刻胶层在曝光位置呈台阶状。
又例如，如图5a所示，在入射光束为发散光束的情况下，第一光刻胶层101和第二光刻胶层102选用负性光刻胶，即掩膜版20的透过区21对应后续的光刻胶保留图案，不透过区22对应后续的光刻胶去除区；在此情况下，由于第一光刻胶层101的折射率小于第二光刻胶层102的折射率，呈发散的入射光束100在由第一光刻胶层101进入第二光刻胶层102时，会进一步的发生发散，从而使得在对应透过区21的位置，第二光刻胶层102中曝光的区域相对于第一光刻胶层101中曝光的区域在边缘位置具有一定的缩进区，从而使得两个光刻胶层在曝光位置呈台阶状。
另外，对于上述呈汇聚或者发散的入射光束100在实际的制作中，可以采用投影曝光机进行投影式曝光处理，具体的，如图4a和图5a所示，通过在掩膜版20与光刻胶层(第一光刻胶层101和第二光刻胶层102)之间设置调光镜头30，对入射光束100的实际方向进行控制；当然本发明并不限制于此，例如对于发散的入射光束100而言，可以根据掩膜板20自身对光的衍射作用，通过设置合适的掩膜图案大小，以及与光刻胶层之间的距离，同样可以实现两个光刻胶层在曝光位置呈台阶状的目的。
步骤S103、如图4b和图5b所示，对进行曝光处理后的基板进行显影处理，以形成台阶状的显影图案层。
其中，图4b为对应图4a中采用汇聚的入射光束100情况下，在进行显影处理后的示意图，图5b为对应图5a中采用汇聚的入射光束100情况下，在进行显影处理后的示意图。
步骤S104、对形成有显影图案层进行固化处理。
具体的，上述固化处理可以是光固化处理，也可以是热固化处理(Oven)，可以根据实际的需要进行选择，本发明对此不作限定。当然，为了保证在固化处理后形成的图案层(像素定义层PDL和光刻间隙柱层PS)具有足够的交联密度，抗腐蚀性、高稳定性等，本发明优选的，选择热固化处理，且热固化处理的温度可以在200℃以上。
综上所述，采用本发明的制作方法对依次位于基板上的第一光刻胶层和第二光刻胶层采用边缘具有倾斜光线的入射光束进行曝光处理，由于第一光刻胶层折射率小于第二光刻胶层的折射率，则通过曝光以及显影处理后直接形成台阶状的显影图案层，然后进行固化处理，使得台阶状的显影图案层固化为台阶状的两个膜层图案，这样一来，相比于现有技术采用半透掩膜版而言，本发明通过采用一个普通的掩膜版通过一次曝光，即可形成具有台阶状的两个膜层图案的阵列基板，从而达到简化工艺，降低制作成本的目的，并且更利于量产化的实现。
在此基础上，为了对在步骤S103通过显影处理后形成的台阶状的显影图案层的形状进行适当的调整，避免该台阶状的显影图案层的边缘具有尖锐的棱角，而对后续的实际工艺造成一定的不良影响，本发明优选的，在上述步骤S103的显影处理之后，在上述步骤S104的固化处理之前，该制作方法还包括：对形成有显影图案层的基板进行硬烘(HardBake)处理，如图4c和图5c所示，以使得显影图案层发生热流重塑，从而去除了台阶状的显影图案层的边缘的棱角，其中，图4c为对应图4b中显影图案层发生热流重塑后的结构示意，图5c为对应图5b中显影图案层发生热流重塑后的结构示意。
另外，需要说明的是，上述硬烘处理的温度相比于现有技术中的硬烘温度(120℃)偏高，本发明优选的，采用硬烘处理的温度为130℃～140℃，从而在保证在去除步骤S103中因显影处理残留的溶剂的同时，还能够有效的保证显影图案层发生热流重塑。
具体的，如图7所示，通过图示对热流重塑的过程进行具体的示意说明，可以看出，随着箭头的方向，也即热流重塑进行的过程，原来具有棱角的边缘在逐渐消失，从而达到重新塑型的目的。
本发明实施例还提供一种阵列基板，采用上述的阵列基板的制作方法形成，具有与前述实施例提供的阵列基板的制作方法相同的结构和有益效果。由于前述实施例已经对该阵列基板的制作方法的结构和有益效果进行了详细的描述，此处不再赘述。
本发明实施例还提供一种显示装置，包括如上所述的阵列基板，同样具有与前述实施例提供的阵列基板的制作方法相同的结构和有益效果。由于前述实施例已经对阵列基板的结构和有益效果进行了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，显示装置具体至少可以包括有机发光二极管显示面板，例如该显示面板可以应用至数码相框、手机或平板电脑等任何具有显示功能的产品或者部件中。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板的制作方法，其特征在于，包括：
在基板上依次形成第一光刻胶层和第二光刻胶层，其中，所述第一光刻胶层的折射率小于所述第二光刻胶层的折射率；
采用透过掩膜版、且边缘具有倾斜光线的入射光束对形成有所述第一光刻胶层和所述第二光刻胶层的基板进行曝光处理；
对进行曝光处理后的基板进行显影处理，以形成台阶状的显影图案层；
对形成有所述显影图案层进行固化处理。
2.根据权利要求1所述的制作方法，其特征在于，在所述显影处理之后、所述固化处理之前，所述制作方法还包括：
对形成有所述显影图案层的基板进行硬烘处理，以使得所述显影图案层发生热流重塑。
3.根据权利要求2所述的制作方法，其特征在于，所述硬烘处理的温度为130℃～140℃。
4.根据权利要求1所述的制作方法，其特征在于，采用投影式曝光进行曝光处理。
5.根据权利要求1所述的制作方法，其特征在于，
在所述入射光束为汇聚光束的情况下，所述第一光刻胶层和所述第二光刻胶层为正性光刻胶；
或者，在所述入射光束为发散光束的情况下，所述第一光刻胶层和所述第二光刻胶层为负性光刻胶。
6.根据权利要求1所述的制作方法，其特征在于，所述固化处理为热固化处理。
7.根据权利要求1-6任一项所述的制作方法，其特征在于，所述第一光刻胶层在固化处理后形成像素定义层，所述第二光刻胶层在固化处理后形成光刻间隙柱层。
8.根据权利要求7所述的制作方法，其特征在于，所述第一光刻胶层的厚度为1.0μm～2.0μm，所述第二光刻胶层的厚度为1.0μm～2.0μm。
9.根据权利要求7所述的制作方法，其特征在于，所述第一光刻胶层的折射率为1.0～1.4，所述第二光刻胶层的折射率为1.5～1.8。
10.一种阵列基板，其特征在于，采用权利要求1-9任一项所述的阵列基板的制作方法形成。
11.一种显示装置，其特征在于，包括权利要求10所述的阵列基板。
CN201710416970.3A 2017-06-05 2017-06-05 一种阵列基板的制作方法、阵列基板及显示装置 Active CN107195540B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710416970.3A CN107195540B (zh) 2017-06-05 2017-06-05 一种阵列基板的制作方法、阵列基板及显示装置
PCT/CN2018/071293 WO2018223691A1 (zh) 2017-06-05 2018-01-04 阵列基板的制作方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710416970.3A CN107195540B (zh) 2017-06-05 2017-06-05 一种阵列基板的制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN107195540A true CN107195540A (zh) 2017-09-22
CN107195540B CN107195540B (zh) 2021-01-26

Family

ID=59876383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710416970.3A Active CN107195540B (zh) 2017-06-05 2017-06-05 一种阵列基板的制作方法、阵列基板及显示装置

Country Status (2)

Country Link
CN (1) CN107195540B (zh)
WO (1) WO2018223691A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018223691A1 (zh) * 2017-06-05 2018-12-13 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN109212890A (zh) * 2018-08-31 2019-01-15 京东方科技集团股份有限公司 掩膜版、显示基板及其制作方法
CN110828307A (zh) * 2019-10-16 2020-02-21 中芯集成电路制造(绍兴)有限公司 形成具有倾斜侧壁的材料层的方法及半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114447253B (zh) * 2022-02-08 2024-03-19 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581437A (zh) * 2003-08-07 2005-02-16 株式会社东芝 光掩膜、制造图形的方法以及制造半导体器件的方法
CN1629732A (zh) * 2003-12-12 2005-06-22 东京应化工业株式会社 抗蚀图形形成方法、使用该法的微细图形形成方法
US20080076045A1 (en) * 2006-09-26 2008-03-27 Tokyo Electron Limited Methods and apparatus for changing the optical properties of resists
CN101183663A (zh) * 2006-11-13 2008-05-21 东部高科股份有限公司 图像传感器及其制造方法
CN105244258A (zh) * 2015-10-23 2016-01-13 京东方科技集团股份有限公司 阵列基板的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022076B (zh) * 2014-05-27 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106653579A (zh) * 2017-01-06 2017-05-10 武汉华星光电技术有限公司 Oled色度调整方法
CN107195540B (zh) * 2017-06-05 2021-01-26 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581437A (zh) * 2003-08-07 2005-02-16 株式会社东芝 光掩膜、制造图形的方法以及制造半导体器件的方法
CN1629732A (zh) * 2003-12-12 2005-06-22 东京应化工业株式会社 抗蚀图形形成方法、使用该法的微细图形形成方法
US20080076045A1 (en) * 2006-09-26 2008-03-27 Tokyo Electron Limited Methods and apparatus for changing the optical properties of resists
CN101183663A (zh) * 2006-11-13 2008-05-21 东部高科股份有限公司 图像传感器及其制造方法
CN105244258A (zh) * 2015-10-23 2016-01-13 京东方科技集团股份有限公司 阵列基板的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018223691A1 (zh) * 2017-06-05 2018-12-13 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN109212890A (zh) * 2018-08-31 2019-01-15 京东方科技集团股份有限公司 掩膜版、显示基板及其制作方法
US11086212B2 (en) 2018-08-31 2021-08-10 Beijing Boe Display Technology Co., Ltd. Mask and method for manufacturing display substrate
CN109212890B (zh) * 2018-08-31 2022-01-18 京东方科技集团股份有限公司 掩膜版、显示基板及其制作方法
CN110828307A (zh) * 2019-10-16 2020-02-21 中芯集成电路制造(绍兴)有限公司 形成具有倾斜侧壁的材料层的方法及半导体器件

Also Published As

Publication number Publication date
CN107195540B (zh) 2021-01-26
WO2018223691A1 (zh) 2018-12-13

Similar Documents

Publication Publication Date Title
CN107195540A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
WO2017049878A1 (zh) 一种光刻胶图案的制作方法、彩色滤光片及显示装置
TW200405060A (en) Microlens array substrate and fabrication method thereof, and projection-type liquid crystal display device using same
WO2016095393A1 (zh) 薄膜图案化的方法
US20180052395A1 (en) Exposure method, substrate and exposure apparatus
WO2022012245A1 (zh) 近眼显示设备和光学结构及其晶圆级别的制备方法
US20140139813A1 (en) Double-surface manufacturing method and exposure apparatus
CN105974653B (zh) 彩膜基板及其制造方法、掩膜版及其制造方法、显示装置
WO2017133136A1 (zh) 彩膜基板的制作方法
CN108153040A (zh) 黑色矩阵与间隔物的制作方法
WO2015054905A1 (zh) 固化框胶用遮光罩的制作方法
JP4629473B2 (ja) 固体撮像素子の製造方法
US20120170113A1 (en) Infrared transmission optics formed with anti-reflection pattern, and manufacturing method thereof
WO2016086452A1 (zh) 用于制作彩色滤光片的方法、彩色滤光片及液晶面板
CN104166303B (zh) 一种掩膜板和曝光方法
US11309374B2 (en) Mask component
US20110063593A1 (en) Management apparatus, exposure method, and method of manufacturing device
WO2016161847A1 (zh) 掩膜板及其制备方法
JP2014228723A (ja) 高精細カラーフィルタの製造方法
JP2015007704A (ja) カラーフィルタ及びその製造方法
CN108873119A (zh) 一种晶圆级光学元件及其制备方法
CN114895389A (zh) 一种柔性制作多焦点微透镜阵列结构的方法
TW200402542A (en) Color wheel fabrication method
CN109696794B (zh) 一种超短焦抗光结构的制作方法
JP2010049068A (ja) 濃度分布マスク及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant