CN108573956B - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN108573956B CN108573956B CN201810343205.8A CN201810343205A CN108573956B CN 108573956 B CN108573956 B CN 108573956B CN 201810343205 A CN201810343205 A CN 201810343205A CN 108573956 B CN108573956 B CN 108573956B
- Authority
- CN
- China
- Prior art keywords
- light shielding
- layer
- light
- active layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims description 25
- 229910000108 silver(I,III) oxide Inorganic materials 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(I) oxide Inorganic materials [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 claims description 6
- KRFJLUBVMFXRPN-UHFFFAOYSA-N cuprous oxide Chemical compound [O-2].[Cu+].[Cu+] KRFJLUBVMFXRPN-UHFFFAOYSA-N 0.000 claims description 6
- 229940112669 cuprous oxide Drugs 0.000 claims description 6
- 239000005751 Copper oxide Substances 0.000 claims description 5
- 229910000431 copper oxide Inorganic materials 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 claims description 4
- 229910001431 copper ion Inorganic materials 0.000 claims description 4
- -1 silver ions Chemical class 0.000 claims description 4
- 238000005286 illumination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 144
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- LBJNMUFDOHXDFG-UHFFFAOYSA-N copper;hydrate Chemical compound O.[Cu].[Cu] LBJNMUFDOHXDFG-UHFFFAOYSA-N 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板,包括薄膜晶体管和遮光层,所述薄膜晶体管包括有源层,所述有源层具有相对的顶面和底面,所述遮光层包括遮光底壁和遮光侧壁,所述遮光侧壁的底端与所述遮光底壁相连,所述遮光底壁与所述有源层的底面相对设置,所述遮光侧壁环绕所述有源层。相应地,本发明还提供一种阵列基板的制作方法和显示装置。本发明能够减少有源层受到的光照,提高薄膜晶体管的稳定性。
Description
技术领域
本发明涉及显示技术领域,具体涉及一种阵列基板及其制作方法、显示装置。
背景技术
薄膜晶体管是有源矩阵显示装置中的重要半导体器件,在大尺寸显示装置中,顶栅型薄膜晶体管因其比底栅型薄膜晶体管具有更高的开口率和更稳定的特性而受到关注。由于薄膜晶体管的有源层(尤其是氧化物半导体形成的有源层)在受到光照时会降低薄膜晶体管的稳定性,因此,目前顶栅型薄膜晶体管的有源层下方通常设置有金属遮光层,但是,遮光层与有源层之间往往还设置有缓冲层,加上周围的金属布线非常密集,从而造成遮光层难以完全遮挡周围区域所反射的光,进而导致薄膜晶体管的稳定性降低。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种阵列基板及其制作方法、显示装置,以提高薄膜晶体管的稳定性。
为了解决上述技术问题之一,本发明提供一种阵列基板,包括薄膜晶体管和遮光层,所述薄膜晶体管包括有源层,所述有源层具有相对的顶面和底面,所述遮光层包括遮光底壁和遮光侧壁,所述遮光侧壁的底端与所述遮光底壁相连,所述遮光底壁与所述有源层的底面相对设置,所述遮光侧壁环绕所述有源层。
优选地,所述遮光层为绝缘层。
优选地,所述遮光层的材料包括氧化铜、氧化亚铜和过氧化银中的至少一种。
优选地,所述阵列基板还包括衬底,所述薄膜晶体管设置在所述衬底上,所述衬底上设置有凹槽,所述有源层位于所述凹槽内,所述衬底的与所述凹槽内壁相邻接的部分形成为所述遮光层;
所述薄膜晶体管还包括栅极,所述栅极位于所述有源层背离所述遮光底壁的一侧,并与所述有源层绝缘间隔。
相应地,本发明还提供一种阵列基板的制作方法,包括:
形成包括遮光层的图形,所述遮光层包括遮光底壁和遮光侧壁,所述遮光侧壁的底端与所述遮光底壁相连;
形成包括薄膜晶体管的有源层的图形,所述有源层具有相对的顶面和底面,所述有源层的底面与所述遮光底壁相对,所述遮光层的遮光侧壁环绕所述有源层。
优选地,所述遮光层为绝缘层。
优选地,形成包括遮光层的图形的步骤包括:
提供衬底本体;
在所述衬底本体上形成凹槽,所述衬底本体的剩余部分包括与所述凹槽相邻接的待掺杂部;
向所述衬底本体的待掺杂部内掺杂不透光材料,以形成所述遮光层;
形成包括薄膜晶体管的有源层的图形的步骤之后还包括:形成包括所述薄膜晶体管的栅极的图形,所述栅极位于所述有源层背离所述遮光底壁的一侧。
优选地,所述不透光的材料包括氧化铜、氧化亚铜和过氧化银中的至少一种,
向所述衬底本体的待掺杂部内掺杂不透光材料的步骤包括:
对所述待掺杂部进行离子注入,注入的离子包括铜离子和银离子的至少一种;
在包括氧气的气体氛围下对离子注入后的待掺杂部进行退火,以使注入的离子氧化形成所述不透光材料。
优选地,所述待掺杂部的厚度在50nm~100nm之间。
相应地,本发明还提供一种显示装置,包括本发明提供的上述阵列基板。
附图说明
附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。在附图中:
图1是现有技术中的遮光层的遮光效果的示意图;
图2是本发明提供的阵列基板的结构示意图;
图3是本发明的阵列基板的制作方法流程图;
图4a至图4i是阵列基板制作过程示意图。
其中,附图标记为:
1、现有技术中的有源层;2、现有技术中的遮光层;3、现有技术的缓冲层;10、衬底;10a、衬底本体;101a、待掺杂部;11、本发明中的遮光层;11a、遮光底壁;11b、遮光侧壁;21、栅极;22、源极;23、漏极;24、本发明中的有源层;25、本发明中的缓冲层;26、栅极绝缘层;27、层间绝缘层;30、钝化层;V、凹槽;PR、光刻胶图形。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。
图1是现有技术中的遮光层的遮光效果的示意图,图1中的箭头表示光线。如图1所示,遮光层2与薄膜晶体管的有源层1之间设置有缓冲层3,垂直照射至遮光层2的光线可以被遮光层2遮挡,但仍有一部分光线被周围的信号线反射后从左右两侧射向有源层1,或直接从左右两侧射向有源层1,从而降低薄膜晶体管的稳定性。
为了改善遮光层的遮光效果,提高薄膜晶体管的稳定性,本发明提供一种阵列基板,图2是本发明提供的阵列基板的结构示意图。
如图2所示,所述阵列基板包括薄膜晶体管和遮光层11,薄膜晶体管包括栅极21、源极22、漏极23和与栅极21绝缘间隔的有源层24,有源层24具有相对的顶面和底面;遮光层11为槽体结构,具体包括遮光底壁11a和遮光侧壁11b,遮光侧壁11b的底端与遮光底壁11a相连。遮光底壁11a和与有源层24的底面相对设置,遮光侧壁11b环绕有源层24。
和图1中的遮光层1相比,本发明提供的阵列基板的遮光层11包括遮光底壁11a和遮光侧壁11b,遮光底壁11a可以对垂直入射的光线进行遮挡,而遮光侧壁11b是环绕有源层24的,从而可以对左右两侧倾斜入射的光线进行遮挡,从而最大可能地减少有源层24接收到光线的可能性,进而提高薄膜晶体管的稳定性。
优选地,本发明中的遮光层11为绝缘层。和金属层相比,当遮光层11采用绝缘层时,可以防止出现遮光层11带电的现象,从而防止产生双栅极薄膜晶体管(双TFT)现象。
具体地,遮光层11的材料包括氧化铜(CuO)、氧化亚铜(Cu2O)和过氧化银(AgO)中的至少一种。
进一步地,如图2所示,所述阵列基板还包括衬底10,薄膜晶体管设置在衬底10上。衬底10上设置有凹槽,凹槽的深度在0.5μm~0.6μm之间。有源层24位于凹槽内(即,凹槽的开口高于有源层24的顶面),衬底10的与凹槽内壁相邻接的部分形成为遮光层11,遮光层11的厚度可以在50nm~100nm之间。遮光层11具体可以为掺杂在衬底10中的铜离子和银离子氧化后形成的不透光层,从而无需再额外设置其他的膜层,进而简化阵列基板的整体结构,减小阵列基板的厚度。
其中,所述薄膜晶体管尤其适用于顶栅型薄膜晶体管,即,栅极21位于有源层24背离遮光底壁11a的一侧。如图2所示,栅极21与有源层24之间设置有厚度在0.1μm~0.2μm之间的栅极绝缘层26,以将栅极21和有源层24绝缘间隔。栅极21的材料具体可以为铜、铝等金属,其厚度在0.4μm~0.6μm之间。栅极绝缘层26的材料可以为氧化硅。有源层24的材料可以为氧化铟镓锌(IGZO)等金属氧化物,有源层24的厚度在0.05μm~0.09μm之间。另外,有源层24与遮光层11之间设置有缓冲层25,缓冲层25的材料包括氧化硅,缓冲层25的厚度在0.5μm~0.6μm。栅极21上方设置有厚度在0.3μm~0.5μm之间的层间绝缘层27,其材料可以为氧化硅。薄膜晶体管的源极22和漏极23均通过过孔与有源层24相连,源极22和漏极23可以采用铜、铝等金属材料制成,其厚度在0.5μm~0.7μm之间。源极22和漏极23上方设置有钝化层30,钝化层30的材料为氧化硅或氧化硅与氮化硅的组合,其厚度在0.3μm~0.4μm之间。
相应地,本发明还提供一种阵列基板的制作方法,包括:
形成包括遮光层的图形,所述遮光层包括遮光底壁和遮光侧壁,所述遮光侧壁的底端与所述遮光底壁相连。
之后,形成包括薄膜晶体管的有源层的图形,所述有源层具有相对的顶面和底面,所述有源层的底面与所述遮光底壁相对,所述遮光层的遮光侧壁环绕所述有源层。
其中,遮光层优选为绝缘层,以防止产生双栅极薄膜晶体管(双TFT)现象。具体地,遮光层的材料包括氧化铜(CuO)、氧化亚铜(Cu2O)和过氧化银(AgO)中的至少一种。
图3是本发明的阵列基板的制作方法流程图,图4a至图4i是阵列基板制作过程示意图,结合图3至图4i所示,所述制作方法包括:
S1、形成包括遮光层11的图形。该遮光层11为绝缘层,且包括遮光底壁11a和遮光侧壁11b,遮光侧壁11b的底端与遮光底壁11a相连。步骤S1具体可以包括以下步骤S11~S13:
S11、提供衬底本体10a,衬底本体10a具体为玻璃板。
S12、在衬底本体10a上形成凹槽V,衬底本体10a的剩余部分包括与凹槽V相邻接的待掺杂部101a。其中,待掺杂部101a的厚度在50nm~100nm之间。步骤S12具体包括:在衬底本体10a上形成光刻胶图形PR,该光刻胶图形PR位于待形成遮光层的区域之外,如图4a所示。之后,对衬底本体10a进行干法刻蚀,以形成凹槽V,如图4b所示;其中,刻蚀气体可包括四氟化碳和氧气,四氟化碳在刻蚀气体中的体积比在70%~85%之间;氧气在刻蚀气体中的体积比在15%~30%之间。
S13、向衬底本体10a的待掺杂部内101a掺杂不透光材料,待掺杂部101a掺杂不透光材料后形成遮光层11,衬底本体10a形成为上述衬底10,如图4c所示。不透光材料包括氧化铜(CuO,黑色或棕黑色)、氧化亚铜(Cu2O,红色)和过氧化银(AgO,棕黑色)中的至少一种。该步骤S13具体包括步骤S131~S133:
S131、对待掺杂部101a进行离子注入,注入的离子包括铜离子和银离子中的至少一种。进行离子注入时,可以采用含铜气体(例如CuH)和含银气体,离子注入时的加速电压为100kev。
S132、去除光刻胶图形PR。经过步骤S131的离子注入后,光刻胶图形PR表面会碳化,因此,在去除光刻胶图形PR时,可以先采用包括四氟化碳和氧气的混合气体对光刻胶图形PR进行灰化,之后对光刻胶图形PR进行湿法剥离。
S133、在包括氧气的气体氛围下对离子注入后的待掺杂部101a进行退火,以使注入的离子氧化形成所述不透光材料,从而使得待掺杂部101a形成为遮光层11。其中,退火的气体氛围为压缩干燥空气(CDA)氛围,退火温度为230℃,退火时间为1小时。在步骤S131的离子注入后会导致玻璃板内的晶格发生畸变,而经过退火后,一方面会使得掺杂离子与氧结合形成不透光的材料,另一方面可以减小玻璃板内的晶格畸变。
S2、形成缓冲层25,如图4d所示。缓冲层25的材料可以为氧化硅,厚度在0.3μm~0.5μm之间。
S3、形成包括薄膜晶体管的有源层24的图形,如图4e所示。有源层24具有相对的顶面和底面,有源层24的底面与遮光底壁11a相对。有源层24位于凹槽内,以被遮光层11的遮光侧壁11b环绕。有源层24的材料可以为氧化铟镓锌(IGZO)等金属氧化物,其厚度在0.05μm~0.09μm之间。
S4、形成栅极绝缘层26,如图4f所示。栅极绝缘层26的材料可以为氧化硅,厚度在0.1μm~0.2μm之间。
S5、形成包括薄膜晶体管的栅极21的图形,栅极21与有源层24相对设置,如图4f所示。步骤S5具体包括:形成栅金属层,之后对栅金属层进行图案化刻蚀,以形成包括栅极21的图形。栅金属层的厚度在0.4μm~0.6μm之间,材料可以为铜、铝等金属;当栅金属层采用铜时,采用双氧水对栅金属层进行图案化刻蚀;当栅金属层采用铝时,采用混酸对栅金属层进行图案化刻蚀。
在形成栅极21之后,可以采用四氟化碳和氧气的混合气体对栅极绝缘层26进行干法刻蚀,以使得栅极绝缘层26与栅极21尺寸相同。干法刻蚀时,四氟化碳的流量为2500sccm,氧气的流量为400sccm。当然,也可以不对栅极绝缘层26进行刻蚀。
S6、形成层间绝缘层27,如图4g所示。层间绝缘层27的材料可以为氧化硅,厚度在0.1μm~0.2μm之间。
S7、对层间绝缘层27和栅极绝缘层26进行干法刻蚀,以形成分别对应于源极和漏极的两个过孔。
S8、形成包括源极22和漏极23的图形,源极22和漏极23的材料可以为铜、铝等金属,厚度在0.5μm~0.7μm之间,源极22和漏极23分别通过S7中形成的两个过孔与有源层24相连,如图4h所示。
S9、形成钝化层30,如图4i所示。钝化层30的材料为氧化硅或氧化硅与氮化硅的组合,其厚度在0.3μm~0.4μm之间。
相应地,本发明还提供一种显示装置,包括上述阵列基板。所述显示装置可以为电子纸、OLED面板、手机、平板电脑、电视机、液晶显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上为对本发明提供的阵列基板及其制作方法和显示装置的描述,可以看出,在本发明提供的阵列基板中,遮光层的遮光底壁与有源层相对,遮光层的侧壁环绕有源层,从而最大限度地避免光线照射到有源层,进而提高薄膜晶体管阈值电压的稳定性。另外,由于遮光层为绝缘层,因此可以避免遮光层带电而产生的双TFT现象,从而进一步提高薄膜晶体管的稳定性。由于薄膜晶体管的稳定性提高,因此,采用薄膜晶体管的阵列基板的稳定性提高,从而改善显示装置的显示效果。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种阵列基板,包括薄膜晶体管和遮光层,所述薄膜晶体管包括有源层,所述有源层具有相对的顶面和底面,其特征在于,所述遮光层包括遮光底壁和遮光侧壁,所述遮光侧壁的底端与所述遮光底壁相连,所述遮光底壁与所述有源层的底面相对设置,所述遮光侧壁环绕所述有源层;
所述阵列基板还包括衬底,所述薄膜晶体管设置在所述衬底上,所述衬底上设置有凹槽,所述有源层位于所述凹槽内,所述衬底的与所述凹槽内壁相邻接的部分掺杂不透光材料后形成为所述遮光层。
2.根据权利要求1所述的阵列基板,其特征在于,所述遮光层为绝缘层。
3.根据权利要求2所述的阵列基板,其特征在于,所述遮光层的材料包括氧化铜、氧化亚铜和过氧化银中的至少一种。
4.根据权利要求1至3中任意一项所述的阵列基板,其特征在于,所述薄膜晶体管还包括栅极,所述栅极位于所述有源层背离所述遮光底壁的一侧,并与所述有源层绝缘间隔。
5.一种阵列基板的制作方法,其特征在于,包括:
形成包括遮光层的图形,所述遮光层包括遮光底壁和遮光侧壁,所述遮光侧壁的底端与所述遮光底壁相连;
形成包括薄膜晶体管的有源层的图形,所述有源层具有相对的顶面和底面,所述有源层的底面与所述遮光底壁相对,所述遮光层的遮光侧壁环绕所述有源层;
形成包括遮光层的图形的步骤包括:
提供衬底本体;
在所述衬底本体上形成凹槽,所述衬底本体的剩余部分包括与所述凹槽相邻接的待掺杂部;
向所述衬底本体的待掺杂部内掺杂不透光材料,以形成所述遮光层。
6.根据权利要求5所述的制作方法,其特征在于,所述遮光层为绝缘层。
7.根据权利要求5或6所述的制作方法,其特征在于,形成包括薄膜晶体管的有源层的图形的步骤之后还包括:形成包括所述薄膜晶体管的栅极的图形,所述栅极位于所述有源层背离所述遮光底壁的一侧。
8.根据权利要求7所述的制作方法,其特征在于,所述不透光的材料包括氧化铜、氧化亚铜和过氧化银中的至少一种,
向所述衬底本体的待掺杂部内掺杂不透光材料的步骤包括:
对所述待掺杂部进行离子注入,注入的离子包括铜离子和银离子的至少一种;
在包括氧气的气体氛围下对离子注入后的待掺杂部进行退火,以使注入的离子氧化形成所述不透光材料。
9.根据权利要求7所述的制作方法,其特征在于,所述待掺杂部的厚度在50nm~100nm之间。
10.一种显示装置,其特征在于,包括权利要求1至4中任意一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810343205.8A CN108573956B (zh) | 2018-04-17 | 2018-04-17 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810343205.8A CN108573956B (zh) | 2018-04-17 | 2018-04-17 | 阵列基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108573956A CN108573956A (zh) | 2018-09-25 |
CN108573956B true CN108573956B (zh) | 2020-04-17 |
Family
ID=63574969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810343205.8A Active CN108573956B (zh) | 2018-04-17 | 2018-04-17 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108573956B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4322724A1 (en) * | 2022-08-10 | 2024-02-14 | Samsung Display Co., Ltd. | Display panel and method of manufacturing the same |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11239260B2 (en) | 2018-10-12 | 2022-02-01 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Substrate for electronic device, display apparatus, method of fabricating substrate for electronic device |
JP6791283B2 (ja) * | 2019-02-15 | 2020-11-25 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および電気光学装置の製造方法 |
CN111739897B (zh) * | 2020-07-14 | 2022-07-12 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
CN112289841B (zh) * | 2020-10-30 | 2024-07-05 | 湖北长江新型显示产业创新中心有限公司 | 显示面板及显示装置 |
CN112466931A (zh) | 2020-11-27 | 2021-03-09 | Tcl华星光电技术有限公司 | 电极结构及其制备方法、薄膜晶体管 |
CN113013211B (zh) * | 2021-02-24 | 2022-10-25 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN113540131B (zh) * | 2021-09-15 | 2022-01-18 | 惠科股份有限公司 | 阵列基板、显示面板以及阵列基板的制备方法 |
CN114545695A (zh) * | 2022-02-16 | 2022-05-27 | 武汉华星光电技术有限公司 | 显示面板及其制备方法、显示终端 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010214911A (ja) * | 2009-03-19 | 2010-09-30 | Shachihata Inc | 接着テープスタンプ装置 |
CN203288600U (zh) * | 2013-04-19 | 2013-11-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
CN103809320A (zh) * | 2012-11-12 | 2014-05-21 | 乐金显示有限公司 | 液晶显示设备的阵列基板以及制造该阵列基板的方法 |
CN107104110A (zh) * | 2017-05-24 | 2017-08-29 | 京东方科技集团股份有限公司 | 阵列基板、制备方法、显示面板以及显示装置 |
CN107369693A (zh) * | 2017-08-04 | 2017-11-21 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
CN108695394A (zh) * | 2017-04-06 | 2018-10-23 | 京东方科技集团股份有限公司 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
-
2018
- 2018-04-17 CN CN201810343205.8A patent/CN108573956B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010214911A (ja) * | 2009-03-19 | 2010-09-30 | Shachihata Inc | 接着テープスタンプ装置 |
CN103809320A (zh) * | 2012-11-12 | 2014-05-21 | 乐金显示有限公司 | 液晶显示设备的阵列基板以及制造该阵列基板的方法 |
CN203288600U (zh) * | 2013-04-19 | 2013-11-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
CN108695394A (zh) * | 2017-04-06 | 2018-10-23 | 京东方科技集团股份有限公司 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
CN107104110A (zh) * | 2017-05-24 | 2017-08-29 | 京东方科技集团股份有限公司 | 阵列基板、制备方法、显示面板以及显示装置 |
CN107369693A (zh) * | 2017-08-04 | 2017-11-21 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4322724A1 (en) * | 2022-08-10 | 2024-02-14 | Samsung Display Co., Ltd. | Display panel and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN108573956A (zh) | 2018-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108573956B (zh) | 阵列基板及其制作方法、显示装置 | |
CN107658345B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
CN109585304B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
CN105206568B (zh) | 一种低温多晶硅tft阵列基板的制备方法及其阵列基板 | |
CN102646699A (zh) | 一种氧化物薄膜晶体管及其制备方法 | |
CN107994066B (zh) | Tft、制作方法、阵列基板、显示面板及装置 | |
CN112002763A (zh) | 一种tft基板及其制造方法、显示面板 | |
US10431694B2 (en) | Thin film transistor, display apparatus having the same, and fabricating method thereof | |
CN109920856B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
US10461178B2 (en) | Method for manufacturing array substrate, array substrate and display panel | |
US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
CN106098699A (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
US20230317826A1 (en) | Method for manufacturing thin film transistor, and thin film transistor | |
CN111584509A (zh) | 显示面板及其制备方法、显示装置 | |
TWI383502B (zh) | 畫素結構及其製造方法 | |
TWI422035B (zh) | 半導體元件結構及其製造方法 | |
CN216793697U (zh) | 金属氧化物TFT、x射线探测器和显示面板 | |
CN111584423B (zh) | 阵列基板及其制备方法和显示装置 | |
CN110178226B (zh) | 薄膜晶体管、像素结构、显示装置和制造方法 | |
CN109860107B (zh) | 阵列基板及其制作方法 | |
CN114530413B (zh) | 阵列基板及其制作方法 | |
TWI839912B (zh) | 薄膜電晶體 | |
CN115084275B (zh) | 金属氧化物TFT及制造方法、x射线探测器和显示面板 | |
US11244972B2 (en) | Array substrate, method for manufacturing the same and display device | |
CN118367006A (zh) | 感光装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |