KR100449849B1 - 액티브 매트릭스형 표시 장치 - Google Patents

Abstract

게이트 신호선 구동 회로 혹은 드레인 신호선 구동 회로의 집적도를 향상시킨다.

액티브 매트릭스 표시 장치의 기판에 제1 박막 트랜지스터를 구비한 화소 영역의 집합을 포함하는 표시 영역과, 이 표시 영역의 외측에 제2 박막 트랜지스터를 구비하는 구동 회로 형성 영역을 갖고, 상기 제1 박막 트랜지스터의 게이트 전극은 게이트 신호선과 다른 재료로 형성됨과 함께, 그 일부가 상기 게이트 신호선에 직접 중첩됨으로써 전기적으로 접속되고, 상기 제2 박막 트랜지스터의 게이트 전극은 그것에 접속되는 배선층 또는 전극과 다른 재료로 형성됨과 함께, 그 일부가 상기 배선층 또는 전극에 직접 중첩됨으로써 전기적으로 접속되어 있고, 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터 각각의 게이트 전극은 동일한 재료로 구성됨과 함께, 상기 게이트 신호선 및 상기 배선층 또는 전극은 각각 동일한 재료로 구성되어 있다.

Description

액티브 매트릭스형 표시 장치{ACTIVE MATRIX TYPE DISPLAY DEVICE}

본 발명은 액티브 매트릭스형 표시 장치에 관한 것이다.

액티브 매트릭스형 표시 장치의 하나인 액정 표시 장치는 액정을 통해 상호 대향 배치되는 각 기판을 엔벨로프로 하고, 그 액정의 넓이 방향으로 다수의 화소가 배치된 영역을 표시 영역으로 하고 있다.

그리고, 액티브 매트릭스형으로 불리는 것은 x방향으로 연장되어 y방향으로 병설되는 게이트 신호선, y방향으로 연장되어 x방향으로 병설되는 드레인 신호선으로 둘러싸인 영역을 화소 영역으로 하고, 이 화소 영역에 한쪽의 게이트 신호선으로부터의 주사 신호의 공급에 의해 구동하는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 한쪽의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극을 구비하며, 이들은 모두 성막 기술로 형성되어 있다.

또한, 상기 박막 트랜지스터가 형성되어 있는 측의 기판으로서, 그 표시 영역 이외의 영역에 있어서, 상기 게이트 신호선에 주사 신호를 공급하는 게이트 신호선 구동 회로, 및 상기 드레인 신호선에 영상 신호를 공급하는 드레인 신호선 구동 회로를 성막 기술로 형성하는 것이 알려져 있다.

이들 게이트 신호선 구동 회로 및 드레인 신호선 구동 회로는 상기 박막 트랜지스터와 마찬가지의 구성으로 이루어지는 박막 트랜지스터로 형성되는 다수의 인버터로 구성되기 때문에, 상기 각 구동 회로와 화소의 형성은 병행하여 이루어지는 것이 통상으로 되어 있다.

그러나, 이러한 액티브 매트릭스형 표시 장치에 있어서, 게이트 신호선 구동 회로 및 드레인 신호선 구동 회로는 그것에 점유되는 면적이 비교적 커지게 되므로, 결과적으로 표시 영역의 패널과 투명 기판의 패널 간의 폭(소위 프레임으로 칭해지고 있음)이 크게 형성되는 것이 지적되었다.

본 발명은 이러한 사정에 기초하여 이루어진 것으로, 그 목적은 게이트 신호선 구동 회로 혹은 드레인 신호선 구동 회로의 집적도를 향상시킨 액티브 매트릭스형 표시 장치를 제공하는 것에 있다.

도 1a, 1b는 본 발명에 의한 액정 표시 장치의 화소의 일 실시예를 나타내는 평면도.

도 2는 본 발명에 의한 액정 표시 장치의 일 실시예를 나타내는 등가 회로도.

도 3은 본 발명에 의한 액정 표시 장치의 구동 회로를 구성하는 인버터의 평면도.

도 4는 종래의 액정 표시 장치의 구동 회로를 구성하는 인버터의 평면도.

도 5는 본 발명에 의한 액정 표시 장치의 구동 회로를 구성하는 인버터의 등가 회로도.

도 6a, 6b는 본 발명에 의한 효과를 나타내는 설명도.

도 7a, 7b는 본 발명에 의한 액정 표시 장치의 화소 내의 박막 트랜지스터의 다른 실시예를 나타내는 평면도.

<도면의 주요 부분에 대한 부호의 설명>

GL : 게이트 신호선

DL : 드레인 신호선

TFT : 박막 트랜지스터

GT : 게이트 전극

AS : 반도체층

CH : 컨택트홀

10 : 금속층

본 발명에서 개시되는 발명 중, 대표적인 것의 개요를 간단하게 설명하면 이하와 같다.

즉, 본 발명에 의한 액티브 매트릭스형 표시 장치는, 기판의 일면에 제1 박막 트랜지스터를 구비하는 화소 영역의 집합을 포함하는 표시 영역과, 이 표시 영역 외측에 제2 박막 트랜지스터를 구비하는 구동 회로 형성 영역을 갖고,

상기 제1 박막 트랜지스터의 게이트 전극은 게이트 신호선과 다른 재료로 형성됨과 함께, 그 일부가 상기 게이트 신호선에 전기적으로 접속되며,

상기 제2 박막 트랜지스터의 게이트 전극은 그것에 접속되는 배선층 또는 전극과 다른 재료로 형성됨과 함께, 그 일부가 상기 배선층 또는 전극에 전기적으로 접속되어 있고,

상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터의 각각의 게이트 전극은 동일한 재료로 구성됨과 함께,

상기 게이트 신호선 및 상기 배선층 또는 전극은 각각 동일한 재료로 구성되어 있는 것을 특징으로 한다.

또한, 상기 제1 박막 트랜지스터 또는 상기 제2 박막 트랜지스터의 게이트 전극은 게이트 신호선에 직접적으로 혹은 간접적으로 중첩되어 있는 것을 특징으로 한다.

또한, 상기 제1 박막 트랜지스터 또는 상기 제2 박막 트랜지스터의 게이트 전극은 게이트 신호선과 동일 재료 또는 다른 재료로 형성되며, 상기 게이트 신호선과는 다른 층에 형성된 개소를 갖고 있는 것을 특징으로 한다.

이와 같이 구성된 액티브 매트릭스형 표시 장치에서, 구동 회로 형성 영역에 형성되는 제2 박막 트랜지스터는 그 게이트 전극이 컨택트홀을 통하지 않고 직접 중첩되는 다른 배선층 또는 전극과 접속되어 있다.

이 때문에 컨택트홀의 형성에 필요한 스페이스를 크게 확보할 필요가 없어져 상기 구동 회로 형성 영역을 작게 할 수 있게 된다.

또한, 이러한 구성으로 하는 것에 기초하여, 화소 영역에서의 제1 박막 트랜지스터를 제2 박막 트랜지스터와 마찬가지의 구성으로 함으로써(이들 게이트 전극의 재료를 동일하게 함), 이들의 임계치를 동일하게 할 수 있다.

<실시예>

이하, 본 발명에 의한 액티브 매트릭스형 표시 장치의 실시예를 도면을 이용하여 설명한다.

실시예 1.

《전체 구성》

도 2는 본 발명에 의한 액티브 매트릭스형 표시 장치의 하나인 액정 표시 장치의 일 실시예를 나타내는 등가 회로도이다. 도 2는 회로도이지만, 실제의 기하학적 배치에 대응하여 도시되어 있다.

도 2에 있어서 투명 기판 SUB1이 있다. 이 투명 기판 SUB1은 액정을 통해 다른 투명 기판(도시하지 않음)과 대향 배치되어 있다.

이 투명 기판 SUB1의 액정측 면의 주변을 제외한 중앙부에는 도 2 중 x방향으로 연장되어 y방향으로 병설되는 게이트 신호선 GL, 및 y방향으로 연장되어 x방향으로 병설되는 드레인 신호선 DL이 형성되고, 이들 각 신호선으로 둘러싸인 영역에 의해 화소 영역이 형성되어 있다.

이 화소 영역은 매트릭스형으로 복수 배치되어 표시 영역(13)을 구성하도록 되어 있다.

그리고, 게이트 신호선 GL과 이것에 인접하는 다른 게이트 신호선 GL 간에는 x방향으로 연장되는 보유 용량 전극 배선 ST가 연장되어 형성되고, 이 보유 용량전극 배선 ST는 각 화소 영역에 있어서 후술하는 용량 소자 Cst의 한쪽의 용량 보유 전극 CT를 구성하도록 되어 있다.

각 화소 영역에는 한쪽(도 2 중 상측)의 게이트 신호선 GL로부터의 주사 신호의 공급에 의해 구동되는 박막 트랜지스터 TFT와, 이 박막 트랜지스터 TFT를 통해 한쪽(도 2 중 좌측)의 드레인 신호선으로부터의 영상 신호가 공급되는 투명 화소 전극 PIX를 구비하고, 또한, 이 화소 전극 PIX와 상기 보유 용량 전극 배선 ST 간에는 보유 용량 소자 Cst가 형성되어 있다. 또한, 이 화소 전극 PIX와 다른 게이트 신호선 간에는 다른 보유 용량 소자 Cadd가 형성된다. 본 실시예에서는 두개의 보유 용량이 도시되어 있지만 특별히 제한되지 않고, Cst와 Cadd 중 한쪽만 형성해도 좋다.

상기 각 게이트 신호선 GL은, 그 양단(도 2 중 좌측 및 우측)에 있어서, 투명 기판 SUB1 상에 형성된 게이트 신호선 구동 회로(15)에 접속되고, 이 게이트 신호선 구동 회로(15)로부터 출력되는 주사 신호가 순차적으로 공급되도록 되어 있다.

또, 이 게이트 신호선 구동 회로(15)는 상보형 MOS(C-MOS)를 포함하는 다수의 인버터로 구성되며, 그 형성은 화소 영역에서의 성막 기술과 병행하여 이루어지도록 되어 있다.

또한, 상기 각 드레인 신호선 DL은, 그 한단(도 2 중 하측)에 있어서, 투명 기판 SUB1에 형성된 드레인 신호선 구동 회로(14)에 접속되며, 상기 주사 신호의 공급 타이밍에 맞춰 영상 신호가 공급되도록 되어 있다.

또, 이 드레인 신호선 구동 회로(14)도 상보형 MOS(C-MOS)를 포함하는 다수의 인버터로 구성되고, 그 형성은 화소 영역에 있어서의 성막 기술과 병행하여 이루어지도록 되어 있다.

또한, 상기 보유 용량 전극 배선 ST는, 그 한단(도 2 중 좌측)에 있어서, 단자 Vcom에 접속되어 있다.

이 단자 Vcom은 투명 기판 SUB1의 주변에 형성된 입력 단자(18, 19, 100)와 병설되어 형성되며, 투명 기판 SUB1과 대향 배치되는 다른 투명 기판의 액정측 면에서 각 화소 영역에 공통인 투명 대향 전극(도시하지 않음)과 동일한 전위로 유지되어 있다. 또, 본 실시예에서는, 보유 용량 전극 배선 ST는 Vcom에 접속되어 있지만, 특별히 제한되지 않고, Vcom 이외의 임의의 전압이 공급되어도 좋다.

또, 도 2에서, 부호 16은 드레인 신호선 DL로의 영상 신호를 충전하는 프리차지 회로, 부호 17은 레벨 시프트 회로이고, 입력 단자(19, 100)로부터의 디지털 신호(컨트롤 신호)를 게이트 신호선 구동 회로(15) 및 드레인 신호선 구동 회로(14)를 동작시키는 데 충분한 전압이 되도록 되어 있다.

이러한 회로가 형성된 투명 기판 SUB1에 액정을 통해 대향 배치되는 다른 투명 기판(도시하지 않음)은 적어도 표시 영역(13)을 피복하도록 배치되고, 그 주변에는 한쪽 기판에 대한 다른쪽 기판의 고착 및 액정의 밀봉을 겸하는 시일재(도시하지 않음)가 형성되어 있다.

그리고, 상기 다른 투명 기판의 액정측 면에는 각 화소 영역에 공통인 투명한 대향 전극이 형성되고, 이 전극과 투명 기판 SUB1측의 화소 전극 PIX 간에서 액정을 거동시키는 전계를 발생시키도록 되어 있다.

《화소 영역의 구성》

도 1a는 상기 화소 영역의 구성의 일 실시예를 나타내는 평면도이다. 도 1a는 x방향으로 병설되는 두개의 화소를 나타내고 있다. 또한, 도 1a의 b-b선에서의 단면도를 도 1b에 나타내고 있다.

우선, 투명 기판 SUB1의 액정측의 화소 영역 면에 반도체층 AS이 형성되어 있다. 이 반도체층 AS는 박막 트랜지스터 TFT의 반도체층이 되는 것으로, 예를 들면 폴리실리콘을 포함하고 있다.

이 반도체층 AS는 다른 화소 영역과 구획하는 게이트 신호선 GL 중 상측의 게이트 신호선에 근접하여 평행하게 형성되어 있다.

그리고, 반도체층 AS이 형성된 투명 기판 SUB1의 표면 전역에는 상기 반도체층 AS도 피복되어 예를 들면 SiO₂를 포함하는 절연막 GI가 형성되어 있다. 이 절연막 GI는 상기 박막 트랜지스터 TFT의 게이트 산화막으로서 기능하도록 되어 있다.

이 절연막 GI의 표면에는, 예를 들면 TiW를 포함하는 상기 박막 트랜지스터 TFT의 게이트 전극 GT이 형성되어 있다. 이 게이트 전극 GT는 상기 반도체층 AS의 거의 중앙을 가로지르도록 형성되며, 그 한단은 후술하는 게이트 신호선 GL과 중첩시킬 수 있는 영역에까지 연장되어 있다.

또, 상기 반도체층 AS는 그 형성 시에 진성(intrinsic : 도전형 결정 불순물이 도핑되어 있지 않음)으로 되어 있지만, 상기 게이트 전극 GT의 형성 후에는 그게이트 전극 GT를 마스크로 하여 도전형 결정 불순물을 도핑함으로써, 그 게이트 전극 GT를 사이에 두고 그 양편에 있어서의 반도체층 AS를 도전화시켜 이 부분에서 소스 영역 및 드레인 영역이 형성되어 있다.

그리고, 절연막 GI의 표면에는 예를 들면 Al을 포함하는 게이트 신호선 GL이 x방향으로 연장되어 y방향으로 병설되도록 형성되어 있다. 이 경우의 게이트 신호선 GL은 그 일부에서 상기 게이트 전극 GT와 중첩되도록 형성되고, 이에 따라 그 게이트 전극 GT와 게이트 신호선 GL과의 전기적인 접속을 도모할 수 있게 된다.

여기서, 상기 게이트 전극 GT는 게이트 신호선 GL과 일체화시켜 형성하고, 게이트 신호선 GL과 동일한 재료를 포함하는 Al로 형성하는 것을 생각할 수 있다. 그러나, 이 실시예에서는 게이트 전극 GT와 게이트 신호선 GL을 다른 재료로 구성하고 있다.

이것은, 화소 영역에서의 박막 트랜지스터 TFT의 임계치 전압(Vth)을 이 박막 트랜지스터 TFT와 병행하여 형성되는 드레인 신호선 구동 회로(14) 및 게이트 신호선 구동 회로(15)를 구성하는 인버터의 박막 트랜지스터의 임계치 전압(Vth)과 동일하게 하기 위해서이다.

또한, 상기 게이트 신호선 GL의 형성과 동시에 이들 신호선 간에 보유 용량 전극 배선 ST가 Al로 형성되어 있다. 이 보유 용량 전극 배선 ST는 후술하는 화소 전극 PIX 간에 용량을 형성하도록 되어 있다. 또한, 화소 전극 PIX와 다른 게이트 신호선으로 형성되는 다른 보유 용량 Cadd의 용량을 크게 하기 위해, 도시한 화소 전극 PIX와 다른 게이트 신호선을 중첩시켜도 좋다.

또, 게이트 신호선 GL(게이트 전극 GT) 및 보유 용량 전극 배선 ST가 형성된 후는 이들을 마스크로 하여 상기 절연막 GI가 에칭되도록 되어 있다. 이에 따라, 상기 절연막 GI는 게이트 신호선 GL(게이트 전극 GT) 및 보유 용량 전극 배선 ST의 바로 아래에 잔존하고, 그 게이트 전극 GT 아래를 제외하고 반도체층 AS의 표면이 노출된다.

또한, 이 절연막 GI의 에칭은 게이트 전극 GT 형성 후 게이트 신호선 GL 및 보유 용량 전극 배선 ST의 형성 전에 행하도록 해도 좋다. 이 경우 절연막 GI는 그 게이트 전극 GT의 바로 아래에만 잔존하게 된다.

그리고, 이와 같이 게이트 신호선 GL 및 보유 용량 전극 배선 ST가 형성된 절연막 GI의 표면에는 상기 각 신호선 및 배선도 피복되어 예를 들면 SiN을 포함하는 보호막 PSV가 형성되어 있다.

이 보호막 PSV에는 상기 박막 트랜지스터 TFT의 소스 영역 및 드레인 영역의 각 표면의 일부를 노출시키기 위한 컨택트홀 CH(s), CH(d)이 형성되어 있다.

여기서, 박막 트랜지스터 TFT의 드레인 영역(후술하는 드레인 신호선 DL과 접속되는 측의 영역을 드레인 영역으로 칭함)의 표면의 일부를 노출시키기 위한 컨택트홀 CH(d)는 그 드레인 신호선 DL의 형성 영역부에 형성되고, 이에 따라, 드레인 신호선 DL의 형성과 동시에 그 신호선은 박막 트랜지스터 TFT의 드레인 영역과 전기적으로 접속되도록 되어 있다.

또한, 상기 보호막 PSV의 표면에는 ITO(Indium-Tin-Oxide)를 포함하는 화소 전극 PIX가 형성되어 있다.

이 화소 전극 PIX는 상기 용량 전극 배선 ST와 중첩되어 화소 영역의 대부분의 영역에 형성되어 있다. 이에 따라 화소 전극 PIX와 용량 전극 배선 ST 간에는 보호막 PSV를 유전체막으로 하는 용량 소자가 형성되어 있다.

또한, 상기 보호막 PSV의 표면에는 예를 들면 Al을 포함하는 드레인 신호선 DL이 y방향으로 연장되어 x방향으로 병설되어 형성되며, 이 때, 박막 트랜지스터 TFT의 소스 영역과 컨택트홀 CH(d)를 통해 전기적으로 접속되어 있다.

그리고, 이 드레인 신호선 DL의 형성과 함께 한단이 박막 트랜지스터 TFT의 소스 영역과 컨택트홀 CH(s)를 통해 접속되고, 다른단이 상기 화소 전극 PIX와 접속되는 도전층이 Al로 형성되어 있다.

또, 이와 같이 구성된 투명 기판 SUB1의 표면의 표시 영역(13) 전역에는 배향막(도시하지 않음)이 형성되고, 이 배향막은 액정과 직접적으로 접촉되어 액정의 초기 배향 방향을 결정하도록 되어 있다.

《구동 회로의 인버터》

도 3은 상기 드레인 신호선 구동 회로(14) 및 게이트 신호선 구동 회로(15)를 구성하는 인버터의 일 실시예를 나타내는 평면도이다.

또한, 도 5는 상기 인버터의 등가 회로를 나타내는 도면으로, 전원 공급선 Vdd와 접지선 GND 간에 전단의 상보형 MOS(C-MOS)의 접속부를 후단의 상보형 MOS(C-M0S)의 게이트에 접속시켜 형성하고, 입력부를 전단의 C-MOS의 게이트로 하고, 출력부를 후단의 C-MOS의 접속부로 하고 있다.

도 3에 도시한 바와 같이, 투명 기판 SUB1의 표면에 반도체층 as1 및 반도체층 as2가 형성되어 있다.

반도체층 as1에는 그것에 p형 박막 트랜지스터 tft2와 n형 박막 트랜지스터 tft1이 형성되어 있고, 이들 경계부에서 굴곡부를 갖는 패턴으로서 형성되어 있다.

반도체층 as2도 반도체층 as1과 마찬가지의 형상이며, p형 박막 트랜지스터 tft4와 n형 박막 트랜지스터 tft3이 형성되어 있고, 이들 경계부에서 굴곡부를 갖는 패턴으로서 형성되어 있다.

또한, 이들 반도체층 as1 및 반도체층 as2는 화소 영역에서의 박막 트랜지스터 TFT의 반도체층 AS와 동일한 공정으로 형성된다.

반도체층 asl의 표면에는 p형 박막 트랜지스터 tft2의 형성 영역의 중앙부 및 n형 박막 트랜지스터 tft1의 형성 영역의 중앙부를 모두 가로지르도록 각각 TiW를 포함하는 게이트 전극 GT1이 형성되어 있다. 마찬가지로 반도체층 as2의 표면에는 TiW를 포함하는 게이트 전극 GT2가 형성되어 있다.

이들 게이트 전극 GT1, GT2는 화소 영역에서의 박막 트랜지스터 TFT의 게이트 전극 GT과 동일한 공정으로 형성된다.

이 게이트 전극 아래의 반도체층 as1, as2의 표면에는 SiO₂막을 포함하는 게이트 산화막이 형성되고, 그 이외의 영역에는 SiO₂막이 형성되어 있지 않다. 이것은, 화소 영역에서 박막 트랜지스터 TFT를 형성함과 함께 게이트 전극 GT1, GT2를 마스크로 하여 노출되어 있는 SiO₂막을 에칭하기 때문이다.

그리고, 게이트 전극 GT1과 GT2로부터 노출되어 있는 반도체층 as1, as2에도전형 불순물을 도핑함으로써 각 박막 트랜지스터 tftl 내지 tft4의 소스 영역 및 드레인 영역을 형성한다.

이 경우, 반도체층 as1에 p형 박막 트랜지스터 tft2와 n형 박막 트랜지스터 tft1을 형성하고, 반도체층 as2에 p형 박막 트랜지스터 tft4와 n형 박막 트랜지스터 tft3을 형성하기 때문에, 반도체층 as1에는 p형 불순물 영역과 n형 영역이 형성되며, 반도체층 as2에도 p형 불순물 영역과 n형 영역이 형성된다.

그리고, 화소 영역의 게이트 신호선 GL의 형성과 동시에, 그 게이트 신호선 GL의 형성 재료(Al)로 반도체층 as1에서의 박막 트랜지스터 tft1과 박막 트랜지스터 tft2와의 접속을 도모하는 전극 T2, 반도체층 as2에서의 박막 트랜지스터 tft3과 박막 트랜지스터 tft4와의 접속을 도모하는 전극 T3을 형성한다.

이 경우, 전극 T2는 반도체층 as2측에 형성된 게이트 전극 GT2와 접속되고, 또한, 전극 T3은 인버터의 출력이 유도되는 다른 배선(이 실시예에서는 TiW로 형성되어 있음)에 접속된다.

또, 이들 전극 T2, T3의 형성과 동시에, 인버터의 입력 전극이 되는 전극 T1이 반도체층 as1측의 게이트 전극 GT1과 접속되어 형성된다.

그리고, 이와 같이 구성된 투명 기판 SUB1의 표면에는 보호막 PSV가 형성되어 있다. 이 보호막 PSV는 화소 영역에 형성되는 보호막 PSV와 동일한 공정으로 형성된다.

이 보호막 PSV의 표면에는 인버터에 전원을 공급하기 위한 전원 배선층 Vdd가 화소 영역에서의 드레인 신호선 DL의 형성과 동일한 공정으로 형성된다.

이 전원 배선층 Vdd는 미리 보호막에 형성되어 있는 컨택트홀을 통해 박막 트랜지스터 tft2, tft4의 드레인 영역에 접속되어 있다.

또한, 상기 전원 배선층 Vdd의 형성과 동시에 인버터의 그라운드가 되는 접지 배선층 GND가 형성되고, 이 접지 배선층 GND는 미리 보호막 PSV에 형성되어 있는 컨택트홀을 통해 박막 트랜지스터 tft1, tft3의 소스 영역에 접속되어 있다.

상술한 구동 회로의 인버터는 상기한 C-MOS 게이트로의 입력부, 전단의 C-MOS 접속부에서 컨택트홀의 형성, 및 후단의 C-MOS 출력부에서 컨택트홀의 형성을 행하고 있지 않은 구성으로 되어 있다. 이 때문에, 이들 각 부에 있어서의 스페이스를 대폭 저감시킬 수 있다.

도 6a는 두개의 배선층(1, 2)을 이들 각 단에 있어서 직접적으로 중첩하여 형성한 도전층(3)에 의해 상호 전기적으로 접속시키는 경우의 그 접속부에 필요한 점유 면적(도 6a에서는 6㎛×4㎛)과, 그것에 인접하는 다른 배선층(4)(혹은 전극)과의 관계를 나타낸 것이다.

또한, 도 6b는 두개의 배선층(2, 3)을 이들 각 단에 있어서 컨택트홀을 통해 상호 전기적으로 접속시키는 경우의 그 접속부에 필요한 점유 면적(도 6b에서는 14㎛×7㎛)과, 그것에 인접하는 다른 배선층(혹은 전극)과의 관계를 나타낸 것이다.

도 6a, 도 6b으로부터 분명해진 바와 같이, 후자의 접속부의 면적이 98㎛인 데 반하여, 전자의 접속부의 면적을 24㎛로 할 수 있어 그 스페이스를 약 24% 정도로 저감시킬 수 있으며, 인접한 배선층(혹은 전극)을 근접시켜 배치시킬 수 있게 된다.

도 4는 도 3에 대응하는 도면으로, 종래의 액정 표시 장치인 인버터의 평면도이다. 도 4와 비교하여 분명해진 바와 같이, 본 실시예의 인버터의 구성에 따르면, 그 점유 면적을 대폭 작게 할 수 있다는 것을 알 수 있다.

실시예 2.

도 7은 본 발명에 의한 액정 표시 장치의 다른 실시예를 나타내는 주요부 구성도로, 도 7a는 평면도를 나타내고, 도 7b는 도 7a의 b-b선에서의 단면도를 나타내고 있다.

도 7은 화소 영역에 형성되는 박막 트랜지스터 TFT의 부분을 나타낸 것이다.

실시예 1의 경우와 다른 구성은 드레인 영역 및 소스 영역의 반도체층 AS의 표면에는 게이트 신호선 GL과 동일한 재료(이 실시예의 경우 Al)를 포함하는 금속층(10)이 직접적으로 중첩되어 형성되며, 보호막 PSV에 형성되는 컨택트홀에 의해 그 금속층(10)의 일부가 노출되어 있다.

이러한 구성으로 함으로써, 보호막 PSV에 컨택트홀을 형성하는 경우에 드라이 에칭 방법을 적용할 수 있고, 이에 따라 그 컨택트홀의 직경을 작게 할 수 있으며, 나아가서는 화소의 집적화를 도모할 수 있다.

즉, 보호막 PSV에 웨트 에칭에 의해 컨택트홀을 형성하는 경우, 사이드 에치에 의해 현상 치수보다 약 2∼3㎛ 커지는 것이 알려져 있다.

이 때문에, 사이드 에치의 정도가 적은 드라이 에칭이 바람직하지만, 드라이 에칭으로 보호막 PSV에 컨택트홀을 형성한 경우, 반도체층 AS의 표면에서 에칭이 멈추지 않고 상기 반도체층 AS를 관통하는 현상이 생긴다. 이것은 반도체층 AS와보호막 PSV와의 에칭 선택비가 작은 것에 기초한다.

이 때문에, 상술한 바와 같이 상기 반도체층 AS의 표면에 금속층(10)을 형성해 둠으로써, 반도체층 AS을 손상시키지 않고 드라이 에칭 방법을 채용할 수 있게 된다.

또, 이러한 구성은 드레인 신호선 구동 회로(14) 및 게이트 신호선 구동 회로(15)를 구성하는 인버터의 박막 트랜지스터 tft도 마찬가지로 적용할 수 있는 것은 물론이다.

도 3에 도시한 구성의 경우, 보호막 PSV의 컨택트홀을 통해 Vdd 전원을 공급하기 위한 배선층 및 접지가 되는 배선층과 접속되는 반도체층 AS의 표면에 금속층을 형성하게 된다. 본 발명은 이상에서 설명한 실시예에 한정되는 것이 아니라, 박막 트랜지스터의 게이트 전극과 게이트 신호선은 직접적으로 중첩되어 전기적으로 접속할 필요가 없고, 전기적으로 접속하는 것이면, 다른 재료를 통해 접속하는 것도 가능하고, 또한, 평면적으로 어긋난 상태에서 전기적으로 접속시키는 것도 가능하다. 또한, 게이트 전극이 게이트 신호선과 다른 재료일 필요는 없고, 동일 재료이어도 좋고, 또, 동일 재료의 조성이 다른 것이어도 좋다. 이 경우에 있어서도, 게이트 전극과 게이트 신호선은 다른 공정으로 형성되기 때문에, 게이트 전극과 게이트 신호선은 다른 층에 형성된 개소를 적어도 갖게 된다. 또한, 본 발명은 소위 횡전계 방식(IPS) 액정 표시 장치, 유기 EL 등의 액정을 사용하지 않은 표시 장치 등, 박막 트랜지스터를 갖는 액티브 매트릭스형 표시 장치 전반에 적용가능하다.

이상의 설명으로부터 분명해진 바와 같이, 본 발명에 의한 액티브 매트릭스형 표시 장치에 따르면, 게이트 신호선 구동 회로 혹은 드레인 신호선 구동 회로의 집적도를 향상시킬 수 있다.

Claims (10)

1. 게이트 신호선과 드레인 신호선이 형성된 기판을 갖는 액티브 매트릭스형 표시 장치에 있어서,

   상기 기판 상에는 상기 게이트 신호선으로부터의 주사 신호의 공급에 의해 구동되는 박막 트랜지스터와, 상기 박막 트랜지스터를 통해 상기 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극이 형성되며,

   상기 박막 트랜지스터의 게이트 전극은 상기 게이트 신호선과는 다른 재료로 형성됨과 함께, 그 일부가 상기 게이트 신호선에 직접적으로 중첩됨으로써 전기적으로 접속되어 있고,

   상기 박막 트랜지스터의 반도체층의 드레인 영역 및 소스 영역에 금속층이 형성되고, 상기 박막 트랜지스터를 피복하는 보호막에 형성되는 컨택트홀은 상기 금속층의 일부를 노출시키도록 형성되고,

   상기 금속층은 상기 박막 트랜지스터의 게이트 전극의 형성과 동시에 형성되는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
2. 게이트 신호선과 드레인 신호선이 형성된 기판을 갖는 액티브 매트릭스형 표시 장치에 있어서,

   상기 기판 상에는 상기 게이트 신호선으로부터의 주사 신호의 공급에 의해 구동되는 박막 트랜지스터와, 상기 박막 트랜지스터를 통해 상기 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극이 형성되며,

   상기 박막 트랜지스터의 게이트 전극은 상기 게이트 신호선과는 다른 재료로 형성됨과 함께, 그 일부가 상기 게이트 신호선에 전기적으로 접속되고,

   상기 박막 트랜지스터의 반도체층의 드레인 영역 및 소스 영역에 금속층이 형성되고, 상기 박막 트랜지스터를 피복하는 보호막에 형성되는 컨택트홀은 상기 금속층의 일부를 노출시키도록 형성되고,

   상기 금속층은 상기 박막 트랜지스터의 게이트 전극의 형성과 동시에 형성되는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
3. 게이트 신호선과 드레인 신호선이 형성된 기판을 갖는 액티브 매트릭스형 표시 장치에 있어서,

   상기 기판 상에는 상기 게이트 신호선으로부터의 주사 신호의 공급에 의해 구동되는 박막 트랜지스터와, 상기 박막 트랜지스터를 통해 상기 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극이 형성되며,

   상기 박막 트랜지스터의 게이트 전극은 상기 게이트 신호선과는 다른 재료로 형성됨과 함께, 그 일부가 상기 게이트 신호선에 중첩되어 있고,

   상기 박막 트랜지스터의 반도체층의 드레인 영역 및 소스 영역에 금속층이 형성되고, 상기 박막 트랜지스터를 피복하는 보호막에 형성되는 컨택트홀은 상기 금속층의 일부를 노출시키도록 형성되고,

   상기 금속층은 상기 박막 트랜지스터의 게이트 전극의 형성과 동시에 형성되는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
4. 게이트 신호선과 드레인 신호선이 형성된 기판을 갖는 액티브 매트릭스형 표시 장치에 있어서,

   상기 기판 상에는 상기 게이트 신호선으로부터의 주사 신호의 공급에 의해 구동되는 박막 트랜지스터와, 상기 박막 트랜지스터를 통해 상기 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극이 형성되며,

   상기 박막 트랜지스터의 게이트 전극은 상기 게이트 신호선과는 다른 층에 형성되어 있는 부분을 가짐과 함께, 상기 게이트 신호선에 전기적으로 접속되어 있고,

   상기 박막 트랜지스터의 반도체층의 드레인 영역 및 소스 영역에 금속층이 형성되고, 상기 박막 트랜지스터를 피복하는 보호막에 형성되는 컨택트홀은 상기 금속층의 일부를 노출시키도록 형성되고,

   상기 금속층은 상기 박막 트랜지스터의 게이트 전극의 형성과 동시에 형성되는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
5. 제1 박막 트랜지스터를 구비하는 화소 영역의 집합을 포함하는 표시 영역과, 상기 표시 영역 외측에 제2 박막 트랜지스터를 구비하는 구동 회로 형성 영역을 갖는 액티브 매트릭스형 표시 장치에 있어서,

   상기 제1 박막 트랜지스터의 게이트 전극은 게이트 신호선과는 다른 재료로 형성되어 있음과 함께, 그 일부가 상기 게이트 신호선에 전기적으로 접속되며,

   상기 제2 박막 트랜지스터의 게이트 전극은 그것에 접속되는 배선층 또는 전극과는 다른 재료로 형성되어 있음과 함께, 그 일부가 상기 배선층 또는 전극에 전기적으로 접속되어 있고,

   상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터 각각의 게이트 전극은 동일한 재료로 구성되어 있음과 함께,

   상기 게이트 신호선 및 상기 배선층 또는 전극은 각각 동일한 재료로 구성되어 있고,

   상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터의 반도체층의 드레인 영역 및 소스 영역에 금속층이 형성되고, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터를 피복하는 보호막에 형성되는 컨택트홀은 상기 금속층의 일부를 노출시키도록 형성되고,

   상기 금속층은 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터의 게이트 전극의 형성과 동시에 형성되는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
6. 제1항 내지 제5항 중 어느 한 항에 있어서,

   상기 게이트 신호선은 알루미늄으로 형성되어 있는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
7. 제1항 내지 제5항 중 어느 한 항에 있어서,

   상기 박막 트랜지스터의 반도체층은 폴리실리콘으로 형성되어 있는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
8. 삭제
9. 삭제
10. 제1항 내지 제5항 중 어느 한 항에 있어서,

    상기 액티브 매트릭스형 표시 장치는 액정 표시 장치인 것을 특징으로 하는 액티브 매트릭스형 표시 장치.