KR0169379B1 - 터미날 고상용액을 형성하는 알루미늄-하프늄 합금을 이용한 게이트 전극의 제조방법 - Google Patents

터미날 고상용액을 형성하는 알루미늄-하프늄 합금을 이용한 게이트 전극의 제조방법 Download PDF

Info

Publication number
KR0169379B1
KR0169379B1 KR1019950034297A KR19950034297A KR0169379B1 KR 0169379 B1 KR0169379 B1 KR 0169379B1 KR 1019950034297 A KR1019950034297 A KR 1019950034297A KR 19950034297 A KR19950034297 A KR 19950034297A KR 0169379 B1 KR0169379 B1 KR 0169379B1
Authority
KR
South Korea
Prior art keywords
gate electrode
thin film
film transistor
aluminum
manufacturing
Prior art date
Application number
KR1019950034297A
Other languages
English (en)
Other versions
KR970023706A (ko
Inventor
송진호
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950034297A priority Critical patent/KR0169379B1/ko
Publication of KR970023706A publication Critical patent/KR970023706A/ko
Application granted granted Critical
Publication of KR0169379B1 publication Critical patent/KR0169379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터의 게이트 전극에 터미날 고상용액을 형성하는 알루미늄-하프늄 합금계를 사용하여 침전강화를 적용하고 어닐링 공정을 추가하여 2차상으로서 단일 성분으로 되어 있는 화합물만을 석출시킴으로써 식각 잔기의 발생을 억제하고 기계적 강화를 극대화시켜 양극산화막만으로는 해결할 수 없었던 힐록과 크랙 등의 기계적 성질에 관한 여러가지 문제들을 개선하고자 하는데에 본 발명의 목적이 있다.

Description

터미날 고상용액을 형성하는 알루미늄-하프늄 합금을 이용한 게이트 전극의 제조방법
제1도는 터미날 고상용액을 형성하는 알루미늄-하프늄 합금계의 상태도를 나타낸 도면.
제2도는 본 발명의 실시예에 의한 탑-산화인듐틴(Top-ITO)구조를 지닌 박막 트랜지스터 기판의 단면도.
* 도면의 주요부분에 대한 부호의 설명
T : 터미날 고상 용액(terminal solid solution)
21 : 유리기판 22 : 게이트전극
23 : 게이트전극 양극산화막 24 : SiOx
25 : 게이트절연막(SiN) 26 : 활성비정질실리콘층
27 : 비정질 음접촉층 28 : 소스(source) 전극
29 : 드레인(drain) 전극 30 : 보호막
31 : 화소전극(ITO)
본 발명은 박막 트랜지스터에 관한 것으로서, 터미날 고상용액(terminal solid solution)을 형성하는 알루미늄-하프늄 합금계(Al-Hf alloy system)를 사용하여 침전강화(precipitation strengthening)를 적용하고 어닐링(annealing)에 의하여 단일 성분만을 석출시킴으로써 식각 잔기(etching residue)의 발생을 억제하고 기계적 강화(mechanical strenthening)를 극대화시켜 힐록(hillock)과 크랙(crack)의 문제를 해결한 게이트 금속(gate metal)및 이를 포함하는 박막 트랜지스터의 제조방법에 관한 것이다.
알루미늄이나 그 합금을 게이트 금속으로 사용하여 박막 트랜지스터를 제조하는 공정은 다음과 같다. 우선 알루미늄과 그 합금으로 글래스 기판위에 게이트 전극을 형성한다. 여기에서 알루미늄과 그 합금 박막의 형성에는 진공 증착법이나 스퍼터법이 사용된다. 특히 합금막의 경우, 진공 증착법에서는 조성 제어가 어렵기 때문에 타겟(target) 재료와 거의 같은 조성의 합금막이 증착되는 스퍼터법이 주류를 이루고 있다. 이러한 성장법으로 증착한 박막은 다결정체이고 그 결정구조는 증착시의 기판온도, 합금 조성, 증착속도 등 의도적으로 제어되는 요인 외에 장치의 진공도(도달 진공도)의 양부나 기판의 청정도 등에 따라서도 변화한다. 증착막의 결정 입경이나 배향성을 결정하는 요인에는 성장 초기에서의 성장핵의 밀도나 결정축의 방향과 그후의 증착 과정에서 생기는 입경 성장, 재배열이 있다.
알루미늄은 자기 확산 계수가 높기 때문에 입계 이동에 따른 입경 성장은 실온 부근의 저온에서도 생기고 있지만 기판 온도의 상승과 함께 더욱 현저해진다. 따라서 증착막의 결정 입경은 증착 시의 기판 온도가 높을수록 증대한다. 한편, 합금 박막처럼 타원소인 불순물이 입계 이동을 억제하기 때문에 결정 입경이 미세화한다. 합금막의 경우에도 기판 온도의 상승에 따라서 결정 입경이 증대하지만 그 이유로는 자기 확산의 촉진 효과와 입내 용해도의 상승이나 불순물의 기판 계면에의 편석(偏析: segregation)에 의해서 입계의 석출 불순물량이 감소해서 입계 이동이 일어나기 쉽기 때문이라고 볼 수 있다. 이와 같은 결정 구조를 민감하게 반영하는 증갗막의 평활성과 저항률은 박막의 막질을 판정하기 위한 간단한 기준으로 사용되고 있으며 이러한 막질, 결정 구조는 증착 챔버(chamber)의 잔류 가스 등에서부터 오염을 받으면 크게 변화하고 프로세스의 안정성이나 재현성을 열화시킨다.
막의 순도는 알루미늄의 증착 속도와 이 잔류 가스의 증착 속도의 비로 결정되므로 고순도인 막을 얻기 위해서는 증착 장치의 잔류 가스압을 낮게 또 증착 속도를 가급적으로 빠르게 할 필요가 있다. 증착막에의 오염원으로는 챔버나 증착 소스, 스퍼터 타겟, 웨이퍼 등에 흡착한 가스와 진공 펌프 자체에서의 오염이 있다.
상기한 게이트 전극(22) 위에 제2도의 박막 트랜지스터 기판의 단면도에서 보듯이 게이트 전극 양극 산화막(Al2O3: 23), SiOx(24), 게이트 절연막(SiN: 25)과 그 위의 활성비정질 실리콘층(26)을 플라즈마 화학적 기상 증착법에 의해 성장시킨다. 다음에 박막 트랜지스터가 되는 부분만을 패터닝해서 비정질의 음접촉층(27)을 형성한다. 패터닝은 성장시킨 막을 세정하고 여기에 자외선에 의해 감광하는 레지스트를 도포하고 레지스트를 프리베이크(prebake)해서 경화시키고 다음에 자외선에 의해 노광한 뒤 필요한 부분만을 현상해서 남기고 포스트베이크(postbake)한 뒤 식각에 의해 패터닝하지 않은 부분을 제거한다. 다음에 박막 트랜지스터가 되는 부분에 알루미늄과 티탄 등을 스퍼터하고 패터닝해서 소스(source) 전극(28)과 드레인(drain) 전극(29)을 형성한다. 다음에 질화막(SiNx)등을 보호막(30)으로 해서 플라즈마 화학적 기상증착법에 의해 성장시킨다. 보호막을 패터닝한 후 화소전극이 되는 부분에 산화인듐틴(indium tin oxide: ITO)등의 금속산화막을 스퍼터하고 패터닝해서 화소전극(31)을 형성한다. 마지막으로 특성을 체크하면 탑-산화인듐틴(Top-ITO) 구조를 가진 박막 트랜지스터 기판이 형성된다.
최근에는 박막 트랜지스터 액정 디스플레이(Thin Film Transistor Liquid Crystal Display: TFT-LCD)의 추세는 대면적, 고정세화로 가고 있는 실정이다. 이 현실에서 해결해야 할 것은 박막 트랜지스터 액정 디스플레이의 제조시에 증가하는 게이트 금속(gate metal)의 저항이다. 박막 트랜지스터의 게이트 배선에는 여러 캐퍼시턴스(capacitance)들이 걸리므로 RC 시간의 지연(time delay)를 작게 하기 위해 저항이 작아야 한다.
사용하는 알루미늄은 염가로 고순도(99.999% 이상)인 재료가 입수되고 스퍼터(sputter)법이나 증착법에 의해서 고순도인 박막이 용이하게 형성되며 저항률이 2.7×10-5Ω·cm로 작기 때문에 전기 전도율이 높고 30인치(inch)까지의 대형기판에도 사용할 수 있으며 태이퍼 식각(taper etch)이 가능하며 상층막이 게이트 부위를 자연스럽게 넘어간다. 또한 비교적 비금속이지만 표면에 화학적으로 안정한 산화물층이 형성되고 부식되기 어렵다는 장점으로 인하여 알루미늄이 주류를 이루며 사용되고 있다.
그러나 순수한 알루미늄은 제조 공정상에서 여러가지 문제점을 가지고 있다.
첫째, 열팽창계수가 2.3×10-5/℃로 4.6×10-6/℃의 유리보다 커서 플라즈마 화학적 기상증착(Plasma Enhanced Chemical Vapor Deposition: PECVD)등 이후의 공정에서 힐록(hillock)과 크랙(crack)을 발생시키며 스트립터 등 화학물질에 쉽게 침식 당하기 쉽다.
둘째, 알루미늄이 비교적 저융점인 금속이고 자기 확산 계수가 높다는 것에 기인해서 제조 공정에서의 비교적 저온인 열처리에서도 결정립 성장이나 조성 분포의 변화가 생기고 막의 성질이 불안정하다. 이러한 성질로 인하여 알루미늄계의 금속막을 형성하는 경우에 있어서 프로세스(process)의 온도의 상한을 정하는 이유가 된다. 알루미늄은 비교적 660℃의 저융점인 금속이고 화학적 기상 증착법 등에 의한 절연막 증착 공정(200-400℃)뿐만 아니라 포토리소그래피(photolithograpy)에서의 레지스트(resist)막의 베이크(bake) 등 200℃ 이상인 저온의 열처리에 의해서도 막구조가 변화되므로 가열을 수반하는 처리를 할 때에는 충분한 주의를 요하고 있다. 알루미늄막의 열처리 온도를 높여가면 재결정 온도(Tr)라는 온도 부근부터 결정 구조의 변화가 현저해진다. 재결정 온도에서 막 중의 새로운 결정핵의 발생과 성장이 일어나며 박막 중의 내부 응력은 이 온도에서의 열처리에 의해서 완화되어서 소멸한다. 더 온도를 높이면 결정립의 성장(2차 재결정)이 일어난다. 알루미늄막의 재결정 온도는 150-250℃이다. 알루미늄막을 가열하면 막에 압축 응력이 작용하고 이 응력을 완화하는 과정에서 표면에 돌기한 어닐힐럭(anneal hillock)이 발생하고 시료 온도가 저하하는 과정에서는 장력을 완화하기 때문에 결정 입계에 공극(void)가 발생하는 경우가 있다. 이러한 힐록, 보이드는 배선의 단락이나 단선의 원인이 된다.
어닐힐럭의 발생조건으로는 대소의 결정립이 혼돈하는 박막으로 작은 결정립이 핵이 되어서 성장하는 것이나 어닐힐럭 중에 증착 시에 생긴 힐럭의 흔적이 보이는 등이 관찰되므로 2차 재결정의 한종류라고 볼 수 있다. 또 어닐힐럭은 비교적 큰 배선 패턴에서 발생하기 쉽고 수 ㎛이하인 소패턴에서는 변형이 절대량이 적어서 성장하기 어렵다. 어닐힐럭의 억제법에는 알루미늄의 표면을 강성이 높은(rigid)로 피복하는 방법과 합금화하는 방법이 있다. 피복 재료로는 스퍼터 산화규소(SiO2), 양극산화인 산화알루미늄(Al2O3) 등의 절연막 외에 몰리브늄(molybdenum: Mo). 텡스텐(tungsten: W)드의 고융점 금속도 효과적인 것으로 알려져 있다. 합금에 의한 힐럭 억제에 효과가 있다고 알려져 있다. 이러한 합금에서 힐럭이 생기기 어려운 것은 입계에 석출한 불순물이 입계 이동을 제어하는 것이나 결정법이 미세해져서 큰 힐럭이 발생하기 어려워지기 때문이다.
그러나 이러한 합금을 사용할 경우 막의 증착 온도에 따라서 막 중의 조성 분포가 변화함으로 그 효과가 이에 따라 달라지며 어닐 힐럭은 결정 입경이 가지런하지 않아도 발생하므로 입경이 가지런하지 않는 경우에 있어서는 문제를 발생시킨다는 단점을 가지고 있다.
또한 순수한 알루미늄 대신에 기계적인 성질(mechanical property)을 개선한 알루미늄 합금(Al alloy)의 주된 목적은 합금에서의 전이금속(transition metal)의 첨가로 인한 고상용액강화(solid solution strengthening)와 후속열처리로 인한 침전 강화인데, 알루미늄 합금막 중에서 첨가된 불순물 원소는 결정 내에 용해한 상태로 존재하는 외에 고농도의 경우에는 불순물 원소 자체 또는 알루미늄이나 다른 첨가 원소와의 화합물로서 서로 분리해서 결정립간(입계)이나 기판과의 계면에 석출한 상태에서 존재하며 첨가 불순물이 입계의 계면 에너지를 저감하는 원소인 경우는 입계 편석이 일어난다. 첨가한 불순물의 존재 상태에는 몇 가지의 형태가 있고 각각이 어떠한 비율로 어디에 분포하고 있는가는 막의 증착 조건이나 열이력에 따라서 다르지만 열평형 시 알루미늄 결정 중에 있는 첨가 원소의 용해도나 석출물의 종류는 그 합금계의 상태도(phase diagram)에서 알 수 있는데, 그 상태도상에서의 터미날 고상용액 형성에 따른 침전강화는 거의 고려가 되지 못한 것으로 관찰되었으며 실질적으로 침전강화의 효과는 보지 못하고 열역학적(thermodynamics)인 관점에서 아스디포지티드(as-deposited)인 준안정(metastable)상태를 어닐링에 의한 구조적인 완화(structural relaxation)만을 시켜주는 정도이다. 더우기 어닐링에 의하여 2차상(second phase)이 생성되더라도 이는 열역학적인 관점에서 안정된 상태가 아닌 편석에 그친 정도였으므로 기계적인 강도개선은 거의 기대할 수 없었고 서로 조성이 다른 상의 존재로 인한 전기전도도 역시 일정하지 않은 경우가 있다. 이 예로서는 코베(Kobe) 스틸(steel)의 알루미늄-네오디미움(Aluminium-neodymium: Al-Nd)의 경우가 대표적인 예로서 조성이 다른 석출물이 여러개 생긴다. 이 알루미늄-네오디미움은 양극산화공정 없이 힐록의 문제는 해결할 수 있으나, 게이트 침식에는 알루미늄-네오디미움 합금이 순수한 알루미늄보다 더 취약하다는 결점을 가지고 있다.
전해 양극 산화공정이란 산화막을 녹이지 않는 전해질 중에서 산화종의 이온 이동의 촉진에 따라 산화막 중의 전계에 의존하는 양극 산화막의 성장공정을 의미한다. 유리 기판위에 알루미늄을 패터닝하고 양극산화하여 산화알루미늄(Al2Ox)을 형성하는 과정에 의하여 진행된다.
양극 산화법에는 산화막에 흐르는 전류를 일정하게 하는 정전류법과 전해질 중의 양극과 음극 상이에 일정한 전압을 거는 정전압법이 있다. 어느 경우에도 산화막을 흐른 모든 전류 중 약 1%가 이온 전류로 간주된다.
전해조는 통상 실리콘 기판의 이면에는 양극을 압착하고 음극에는 백금(Pt)을 사용한다. 이 전해 양극 산화법은 거의 상온에서 성장할 수 있다는 것과 전해조의 구성에 따라서 실리콘 기판의 한쪽에만 산화막을 형성할 수 있다는 특징을 가지고 있으나 전해액 중 이온이 혼입하는 것을 막을 수 없으며 그래서 산화막은 순도가 높은 것을 얻기 어렵다는 단점을 가지고 있다. 그리고 양극산화막 역시 힐록등의 문제를 해결할 수 없었다.
셋째, 대전류 밀도(105A/㎠ 이상)에서 사용하면 알루미늄막 중에서 물질이동인 일렉트로마이그레이션(electromigration)이 일어나서 단선 등의 장해가 발생하는 일이 있는 점 등의 약점을 가지고 있다. 알루미늄 배선에 장시간 전류를 계속 흘리면 양전극측에 향해서 알루미늄이 이동하고 터미날적으로 보이드나 크랙이 발생해서 단선하는 일이 있다. 이 통전에 의한 물질 이동 현상을 일렉트로마이그레이션이라고 하는 알루미늄배선에서의 통전 사고의 원인중에서 가장 중요한 것으로 보고 있다. 일렉트로 마이그레이션에 의한 배선 고정은 장시간의 통전 사용후에 발생하므로 사용하는 알루미늄 합금막의 수명을 미리 예측해서 고장이 발생하지 않는 전류 밀도가 되도록 배선 패턴을 설계해야한다는 주의를 필요로 하고 있다.
이 일렉트로마이그레이션의 억제법으로는 알루미늄-구리(Al-Cu)의 합금이 이용되고 있다. 입계에 석출 또는 편석한 구리 또는 Cu2Al의 이동도가 알루미늄보다 크고 통전 초기 단계에서 우선적으로 이동하기 때문에 알루미늄의 이동을 억제한다는 보고 있으며 그레인 크기의 균일성의 향상에 의한 것이라고 보는 견해도 있다. 이런 일렉트로마이스레이션의 억제에 효과가 있는 첨가 불순물로는 구리 외에 티탄, 마그네슘(Mg), 크롬(Cr)등이 보고되었다. 그러나 이러한 합금은 합금 조성이라는 파라미터뿐만 아니라 증착 장치의 진공도, 공정에서의 막구조에 영향을 주는 요인, 막구조의 균일성에 따라서 영향을 받는다는 단점이 있다. 특히 일렉트로마이그레이션, 보이드 등의 결함 발생이 막구조의 불균일성에 크게 의전하고 있다.
본 발명은 물리적인 야금술(physical metallurgy)에 있어서, 침전강화를 적용할 수 있게 터미날 고상용액을 형성하는 알루미늄-하프늄의 합금시스템(Al-Hf alloy system)의 특정조성을 지정해주고 어닐링에 의하여 단일 성분만을 석출시켜서 석출된 2차상에 의한 식각 잔기의 발생을 억제하는 등의 기계적인 성질을 개선하여 어닐링 정의 기계적 강화를 극대화시키는 것을 목적으로 한다.
본 발명의 상기와 같은 과제를 달성하기 위하여 제2도에서 보는 바와 같은 구성을 가진다.
세정한 투명 유리 기판위에 알루미늄과 그외에 첨가원소를 포함하는 알루미늄 합금을 증착하는 공정, 자외선에 의해 감광하는 레지스트를 도포하고 레지스트를 프리베이크해서 경화시키는 공정, 자외선에 의해 노광, 현상하는 공정 포스트베이크한 뒤 식각하여 패터닝하지 않은 부분을 제거하는 공정, 양극산화 공정 그리고 활성 증착공정을 포함하는 박막 트랜지스터용 게이트 전극 제조방법에 있어서, 식각 공정후에 어닐링 공정을 더욱 포함하는 것을 특징으로 하는 박막 트랜지스터용 게이트 전극의 제조방법을 제공한다.
그리고 세정한 투명 유리 기판위에 알루미늄 합금을 증착, 포토, 식각, 양극산화, 활성증착하여 게이트 전극(22)을 형성하는 공정, 상기 게이트 전극 위에 게이트 절연막(25)을 형성하는 공정, 상기 절연막 위에 활성비정질 실리콘층(26)을 형성하는 공정, 상기 절연막 위에 박막 트랜지스터가 되는 부분만을 패터닝해서 비정질의 음접촉층(27)을 형성하는 공정, 상기 비정질의 음접촉층 위에 소스 전극(28)과 드레인 전극(29)을 형성하는 공정 그리고 보호막(30)을 형성하는 공정, 상기 절연막 위에 화소전극이 되는 부분을 산화인듐틴의 금속산화막으로 화소전극(31)을 형성하는 공정을 포함하는 박막 트랜지스터 기판의 제조방법에 있어서, 상기 게이트 전극을 형성하는 공정은 식각 후에 어닐링 공정을 더욱 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법도 제공한다.
상기한 알루미늄 합금은 알루미늄-하프늄 또는 알루미늄-게르마늄인 이중 알루미늄 합금이며 상기한 첨가원소는 터미날 고상용액이며 그 첨가량은 최대 터미날 용해도(maximum terminal solubility) 근처로 0.1-2% 범위내에 있는 것이 바람직하다.
또한 상기 어닐링 공정은 열역학적으로 안정한 단일조성의 화합물을 석출시키며 그 석출되는 2차상의 조성이 HfAl3인 것이 바람직하다. 그리고 이닐링의 온도는 300-400℃인 것이 바람직하다.
다음은 본 발명의 바람직한 실시예를 제시한다. 그러나 다음의 실시예는 본 발명을 더욱 쉽게 이해하기 위하여 제공되는 것일 뿐 본 발명이 실시예에 한정되는 것은 아니다.
[실시예 1]
투명한 유리 기판을 세정하고 그 위에 알루미늄-하프늄 합금을 증착하고 레지스트를 도포하고 노광, 현상한 후에 식각공정을 거쳤다. 그리고 300℃정도의 온도에서 어닐링을 하였다. 그 후에 양극산화, 활성증착(active deposition)하여 게이트 전극을 형성했다. 그 게이트 전극 위에 SiOx, SiN 게이트 절연막 그리고 그 위의 활성비정질 실리콘층을 플라즈마 화학적 기상 증착법에 의해 성장시켰다. 다음에 박막 트랜지스터가 되는 부분만을 패터닝해서 비정질의 음접촉층을 형성했다. 패터닝은 성장 시킨 막을 세정하고 여기에 자외선에 의해 감광하는 레지스트를 도포하고 레지스트를 프리베이크(prebake)해서 경화시키고 다음에 자외선에 의해 노광한 뒤 필요한 부분만을 현상해서 남기고 포스트베이크(postbake)한 뒤 식각에 의해 패터닝하지 않은 부분을 제거했다. 다음에 박막 트랜지스터가 되는 부분에 크롬(Cr)으로 하여 스퍼터하고 패터닝해서 드레인 전극과 소스 전극을 형성했다. 다음에 SiNx으로 질화보호막으로 해서 플라즈마 화학적 기상증착법에 의해 성장시켰다. 보호막을 패터닝하고 난 후 화소전극이 되는 부분에 산화인듐틴 금속산화막을 스퍼터하고 패터닝해서 화소전극을 형성했다. 마지막으로 특성을 체크하여 박막 트랜지스터 기판을 완성하였다.
[실시예 2]
게이트 전극을 형성하는 공정에 있어서, 알루미늄 대신에 알루미늄-게르마늄(Al-Ge) 합금을 사용하는 것을 제외하고는 실시예 1과 동일하게 실시하여 박막 트랜지스터 기판을 완성하였다.
게이트 전극을 형성하는 공정에 있어서, 알루미늄-하프늄 대신에 순수한 알루미늄을 사용한 것을 제외하고는 실시예 1과 동일하게 실시하여 박막 트랜지스터 기판을 완성하였다.
본 발명의 특징은 알루미늄과 공융(eutectic) 상태도 형성시에 터미날 고상용액을 가지는 첨가원소의 선택과 첨가량 설정 및 제조공정시에 2차상에 의한 식각공정에서 발생하는 잔기(residue)를 억제하기 위한 어닐링 순서를 지정해주는 데에 있다. 본 발명에 의한 게이트 전극의 형성 공정은 다음과 같다. 알루미늄 합금의 증착단계에서 터미날 고상용액이 형성되고 이 후에 포토(photo) 공정, 식각공정을 거치면 게이트 패터닝(gate patterning)이 형성되고 어닐링을 하여 2차상 형성에 의한 침전강화를 하고 금속을 양극으로 하여 그 표면에 산화막을 형성시키는 전해 산화법인 양극 산화(anodization)공정을 거치고 끝으로 활성 증착(active deposition)을 하면 게이트 전극이 형성된다. 터미날 고상용액을 형성하는 알루미늄 합금을 스퍼터링에 의해 증착시키는데 첨가원소는 석출될 시간적 여유를 갖지 못한채, 상태도에서 보면 열역학적으로 준안정적인 상태인 후로즌(frozen)상으로서 존재한다. 상태도에서 볼 때 공융이나 포정(包晶: peritectic)에 상관없이 첨가원소는 알루미늄에 소량 고용될 수 있는 터미날 고상용액을 형성할 수 있어야 한다. 그래서 본 발명에서는 첨가원소로서 하프늄과 게르마늄은 사용하고 있다. 또한 어닐링은 열역학적으로 준안정적인 알루미늄 매트릭스(matrix)에 박혀 있던 첨가원소가 어닐링에 의해서 공급되는 열에너지를 가지고 일정한 조성을 가지는 2차상 HfAl3을 형성하여 석출되는 과정으로 이때 석출되어 나오는 2차상의 양은 상태도상에서 레베르룰(Lever rule)에 의존한다. 터미날 고상용액이 필요한 이유도 특정조성을 갖는 단일 석출물이 생성되게 함이며 첨가원소의 양은 상온에서 메인 매트릭스(main matrix)와 2차상이 분리되는 정도로 넣어주며 정확한 양은 제1도의 알루미늄-하프늄의 상태도를 통해서 얻을 수 있다. 여기서 어닐링을 시켜주는 순서는 식각시에 잔기생성을 방지하기 위해 게이트 식각이 끝나고 진행하는데, 기존의 터미날 고상용액을 형성하지 않는 알루미늄 합금들은 2차상들이 알루미늄-니오븀(Al-Nd) 합금과 같이 여러가지의 조성을 갖는 경우에 물리적으로 분해되는 경우라고 볼 수 있으나 본 발명의 경우는 열역학적으로 안정된 상을 형성하면서 침전이 되는 경우인데 2차상의 석출시에 식각공정에 대한 문제점이 발생할 우려가 있기 때문에 게이트의 식각 공정 다음에 어닐링을 시켜준다. 이 방법은 양극산화시에 석출된 2차상에 의해서 기계적인 성질이 향상되어 양극산화전류에 의한 일렉트로마이그레이션까지도 효과적으로 방지할 수 있는 잇점이 있다.
결과적으로 어닐링은 게이트 패턴 형성 후 양극산화시키기 전에 하는 것이 합금화(alloying)의 효과를 극대화시킬 수 있다.

Claims (14)

  1. 세정한 투명 유리 기판위에 알루미늄과 그 외에 첨가원소를 포함하는 알루미늄 합금을 증착하는 공정, 자외선에 의해 감광하는 레지스트를 도포하고 레지스트를 프리베이크해서 경화시키는 공정, 자외선에 의해 노광, 현상하는 공정 포스트베이크한 뒤 식각하여 패터닝하지 않은 부분을 제거하는 공정, 양극산화 공정 그리고 활성 증착공정을 포함하는 박막 트랜지스터용 게이트 전극 제조방법에 있어서, 식각 공정후에 어닐링 공정을 더욱 포함하는 것을 특징으로 하는 박막 트랜지스터용 게이트 전극의 제조방법.
  2. 제1항에 있어서, 상기한 알루미늄 합금은 알루미늄-하프늄 또는 알루미늄-게르마늄인 이중 알루미늄 합금인 박막 트랜지스터용 게이트 전극의 제조방법.
  3. 제1항에 있어서, 상기한 첨가원소는 터미날 고상용액을 형성하는 것인 박막 트랜지스터용 게이트 전극의 제조방법.
  4. 제1항 또는 제3항에 있어서, 상기한 첨가원소의 첨가량은 최대 터미날 용해도 근처에서 0.5%-2%의 범위안에 있는 것인 박막 트랜지스터용 게이트 전극의 제조방법.
  5. 제1항에 있어서, 상기 어닐링 공정은 열역학적으로 안정한 단일조성의 화합물을 석출하는 것인 박막 트랜지스터용 게이트 전극의 제조방법.
  6. 제1항 또는 제5항에 있어서, 상기 어닐링 공정은 공정 후에 석출되는 2차상의 조성이 HfAl3인 박막 트랜지스터용 게이트 전극의 제조방법.
  7. 제1항 또는 제5항에 있어서, 상기 어닐링 공정은 공정의 온도가 300-400℃의 범위의 것인 박막 트랜지스터용 게이트 전극의 제조방법.
  8. 세정한 투명 유리 기판위에 알루미늄 합금을 증착, 포토, 식각, 양극산화, 활성증착하여 게이트 전극을 형성하는 공정, 상기 게이트 전극 위에 게이트 절연막을 형성하는 공정, 상기 절연막 위에 활성비정질 실리콘층을 형성하는 공정, 상기 절연막 위에 박막 트랜지스터가 되는 부분만을 패터닝해서 비정질의 옴접촉층을 형성하는 공정, 상기 비정질의 옴접촉층 위에 소스 전극과 드레인 전극을 형성하는 공정 그리고 보호막을 형성하는 공정, 상기 절연막 위의 화소전극이 되는 부분을 산화인듐틴의 금속산화막으로 화소전극을 형성하는 공정을 포함하는 박막 트랜지스터 기판의 제조방법에 있어서, 상기 게이트 전극을 형성하는 공정은 식각 후에 어닐링 공정을 더욱 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  9. 제8항에 있어서, 상기한 알루미늄 합금은 알루미늄-하프늄 또는 알루미늄-게르마늄인 이중 알루미늄 합금인 박막 트랜지스터용 게이트 전극의 제조방법.
  10. 제8항에 있어서, 상기한 첨가원소는 터미날 고상용액을 형성하는 것인 박막 트랜지스터용 게이트 전극의 제조방법.
  11. 제8항 또는 제10항에 있어서, 상기한 첨가원소의 첨가량은 최대 터미날 용해도 근처에서 0.5%-2%의 범위에 있는 것인 박막 트랜지스터용 게이트 전극의 제조방법.
  12. 제8항에 있어서, 상기 어닐링 공정은 열역학적으로 안정한 단일조성의 화합물을 석출하는 것인 박막 트랜지스터용 게이트 전극의 제조방법.
  13. 제8항 또는 제12항에 있어서, 상기 아닐린 공정은 공정 후에 석출되는 2차상의 조성이 HfAl3인 박막 트랜지스터용 게이트 전극의 제조방법.
  14. 제8항 또는 제12항에 있어서, 상기 어닐링 공정은 공정의 온도가 300-400℃의 범위의 것인 박막 트랜지스터용 게이트 전극의 제조방법.
KR1019950034297A 1995-10-06 1995-10-06 터미날 고상용액을 형성하는 알루미늄-하프늄 합금을 이용한 게이트 전극의 제조방법 KR0169379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034297A KR0169379B1 (ko) 1995-10-06 1995-10-06 터미날 고상용액을 형성하는 알루미늄-하프늄 합금을 이용한 게이트 전극의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034297A KR0169379B1 (ko) 1995-10-06 1995-10-06 터미날 고상용액을 형성하는 알루미늄-하프늄 합금을 이용한 게이트 전극의 제조방법

Publications (2)

Publication Number Publication Date
KR970023706A KR970023706A (ko) 1997-05-30
KR0169379B1 true KR0169379B1 (ko) 1999-02-01

Family

ID=19429446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034297A KR0169379B1 (ko) 1995-10-06 1995-10-06 터미날 고상용액을 형성하는 알루미늄-하프늄 합금을 이용한 게이트 전극의 제조방법

Country Status (1)

Country Link
KR (1) KR0169379B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720082B1 (ko) * 1998-03-13 2007-11-12 삼성전자주식회사 액정표시장치의제조방법
JP3995082B2 (ja) * 2001-07-18 2007-10-24 日鉱金属株式会社 ゲート酸化膜形成用ハフニウムシリサイドターゲット及びその製造方法

Also Published As

Publication number Publication date
KR970023706A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR100716322B1 (ko) Ｃｕ 합금 박막, Ｃｕ 합금 스퍼터링 타겟 및 플랫 패널디스플레이
US20040126608A1 (en) Electronic device, method of manufacture of the same, and sputtering target
KR101428349B1 (ko) 표시 장치용 ａｌ 합금막
JP3438945B2 (ja) Ａｌ合金薄膜
KR20130121959A (ko) 표시 장치 또는 반도체 장치용 Al 합금막, Al 합금막을 구비한 표시 장치 또는 반도체 장치 및 스퍼터링 타깃
KR0169379B1 (ko) 터미날 고상용액을 형성하는 알루미늄-하프늄 합금을 이용한 게이트 전극의 제조방법
JP4044383B2 (ja) 半導体デバイス電極／配線の製造方法
KR100366674B1 (ko) 반도체장치전극용 Αｌ 합금 박막 및 반도체장치전극용스퍼터링 공정에 의해 Αｌ막을 증착하기위한 스퍼터링타게트
JP2007157755A (ja) 配線膜の形成方法
KR20180102438A (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 화상표시장치용 어레이 기판의 제조방법
US20030186074A1 (en) Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
JP3276446B2 (ja) Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP4009165B2 (ja) フラットパネルディスプレイ用Ａｌ合金薄膜およびＡｌ合金薄膜形成用スパッタリングターゲット
JP4132869B2 (ja) 半導体デバイス電極／配線
KR20190002381A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
JP3684354B2 (ja) Ａｌ合金薄膜の製造方法およびＡｌ合金薄膜形成用スパッタリングターゲット
KR19980042032A (ko) Al 합금박막 및 Al 합금스퍼터링 타겟
JPH11214702A (ja) 半導体装置およびその製造方法
JP2866228B2 (ja) 液晶ディスプレイ用半導体装置の製造方法
JPH04333566A (ja) 薄膜形成法
JPH07245403A (ja) 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置
JP3257001B2 (ja) 多層配線板及び多層配線板の製造方法
JP2001066634A (ja) 液晶表示装置のアクティブパネルの製造方法
KR100258413B1 (ko) 비정질 실리콘 박막 트랜지스터 제조방법
JP2000147535A (ja) 透明導電膜

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee