JP6287635B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP6287635B2
JP6287635B2 JP2014133704A JP2014133704A JP6287635B2 JP 6287635 B2 JP6287635 B2 JP 6287635B2 JP 2014133704 A JP2014133704 A JP 2014133704A JP 2014133704 A JP2014133704 A JP 2014133704A JP 6287635 B2 JP6287635 B2 JP 6287635B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
oxide
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014133704A
Other languages
English (en)
Other versions
JP2016012666A (ja
Inventor
内山 博幸
博幸 内山
谷口 隆文
隆文 谷口
秀隆 矢ヶ部
秀隆 矢ヶ部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2014133704A priority Critical patent/JP6287635B2/ja
Priority to KR1020150069516A priority patent/KR101729090B1/ko
Priority to CN201510257183.XA priority patent/CN105321826B/zh
Priority to TW104120731A priority patent/TWI569325B/zh
Publication of JP2016012666A publication Critical patent/JP2016012666A/ja
Application granted granted Critical
Publication of JP6287635B2 publication Critical patent/JP6287635B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

本発明は、半導体装置の製造方法および半導体装置にかかわり、特に、酸化物半導体デバイスの製造方法および酸化物半導体トランジスタを有する半導体デバイスに関する。
薄膜トランジスタを画素スイッチに用いる液晶ディスプレイにおいては、薄膜トランジスタのチャネル層に非晶質シリコン(アモルファスシリコン)を採用した液晶ディスプレイが主流である。しかし、アモルファスシリコンを採用したチャネル層では、液晶ディスプレイの高い要求仕様を実現することが困難になりつつある。更に、近年では、自発光デバイスであり大電流駆動が必要な有機EL(エレクトロルミネッセンス)のバックプレーン用薄膜トランジスタとしても、アモルファスシリコンより良好な特性を有する酸化物半導体が注目されている。
酸化物半導体は、化学蒸着法(CVD)で成膜されるアモルファスシリコンとは異なり、スパッタリング法で成膜することができるため、膜の均質性に優れ、液晶ディスプレイの大型化、高精細化の要求に対応し得る。また、酸化物半導体は、アモルファスシリコンよりもオン特性に優れ、高輝度・高コントラスト化、高速駆動に有利である上、オフ時のリーク電流が低く、消費電力低減(省電力化)も期待できる。さらに、スパッタリング法は、大面積への高均一成膜が可能な上、化学蒸着法に比べて低温での成膜が可能であるため、薄膜トランジスタを構成する材料として耐熱性の低い材料を選択することができるという利点がある。
液晶ディスプレイのチャネル層に好適な酸化物半導体として、例えば、インジウムガリウム亜鉛複合酸化物(以下、「IGZO(登録商標)」という。)などが知られており、IGZOを用いた半導体デバイスも知られている(例えば、特許文献1参照)。
IGZOは電極加工プロセスに対する耐性が乏しいため、エッチストップ層の形成が必要であるなど、低コスト製造が困難であった。一方、インジウム錫亜鉛複合酸化物(以下、ITZOという。)、亜鉛錫複合酸化物(以下、ZTOという。)といった電極加工プロセスへの耐性の大きな酸化物半導体材料も提案されるようになっている(例えば、特許文献2,3参照)。特に、ZTOは希少金属や産業利用率の高い元素をあまり使用していないことから、コスト面、持続性の観点から有望な酸化物半導体材料である。
特開2006−165532号公報 特開2008−243928号公報 特開2012−033699号公報
上記の従来技術において、酸化亜鉛を主成分とした酸化物半導体をチャネル層に採用した薄膜トランジスタを用いて、液晶ディスプレイを製造しようとすると、製造工程に以下の問題が存在する。ここで、酸化亜鉛を主成分とするとは、酸化亜鉛を組成比(全体を1としたときの構成原子数の比)で0.5(50原子%)以上含むことをいい、チャネル層全体の平均、あるいは、チャネル層内部の任意の個所でサンプリングされた組成で、酸化亜鉛を組成比で0.5以上含めばよい。
図2に酸化亜鉛を主成分とした酸化物半導体(例えば、酸化亜鉛を組成比で0.5以上含むZTO)による、薄膜トランジスタの製造工程断面図を示す。薄膜トランジスタの製造工程では、基板3上に酸化亜鉛を含む酸化物半導体膜2からなるチャネル層を成膜し、チャネルを形成する領域をホトレジスト層1により覆う(A)。次にホトレジスト層1を露光・現像してマスク形状に加工し(B)、マスクを介してエッチング加工を行う(C)。
この際、酸化物半導体膜2表面に存在する酸化亜鉛相が、ホトレジスト層1の現像工程で容易に加工されることにより、数μmもの大きなサイドエッチングが形成されることがある。通常ホトレジストを形成する場合には、酸化物半導体最表面をオゾン処理や表面改質剤処理を行い、ホトレジストと酸化物半導体は強固に密着される。しかし、酸化亜鉛を主成分とした酸化物半導体の場合には、弱酸や弱アルカリ、条件によっては水でも容易にエッチングされてしまう酸化亜鉛相が表面に存在するため、ホトレジストを現像するための弱アルカリ性の薬品によっても酸化物半導体膜2表面がエッチングされる。ホトレジスト現像時に現像液により除去される酸化物半導体膜部分を4で示す(B)。ひどい場合にはホトレジストがはがれてしまうこともある。この状態で、更に酸化物半導体膜2を加工するためのエッチング処理を行うことにより、サイドエッチングが更に拡大する。更に酸化物半導体エッチングにより進行したサイドエッチング領域を5で示す(C)。
このサイドエッチングでは、デバイスを設計通り形成することが困難であり、製造歩留まりの低下も引き起こすため、製造上好ましくない。この現象は特に、酸化亜鉛含有率が高い酸化物半導体材料に特異的に見られる。一方、酸化インジウム、酸化ガリウム、酸化錫など、不動態層、すなわち腐食作用に抵抗する酸化被膜を形成しやすい酸化物が主成分の酸化物半導体材料では、ほとんど見られない現象である。
本発明は、発明者らによって見出された上記のような課題に鑑みなされたものであり、酸化亜鉛を主成分とする酸化物半導体膜加工の際の、サイドエッチングを抑制した酸化物半導体デバイスの製造方法およびサイドエッチングを抑制した半導体デバイスを提供することを目的とする。
上記課題を達成するために、本願発明は、全体を1としたとき、酸化亜鉛を組成比で0.5以上含有する酸化物半導体膜を用いた半導体装置の製造方法であって、酸化物半導体膜を形成する第1の工程、酸化物半導体膜の上にマスク材料膜を形成する第2の工程、マスク材料膜を加工して酸化物半導体膜を加工するためのマスクを形成する第3の工程、マスクを用いて酸化物半導体膜を加工する第4の工程、を有し、第1の工程の後、第2の工程の前に、酸化物半導体膜表面の少なくとも一部を除去する前処理工程を有する。この前処理によって、酸化物半導体膜表面の酸化亜鉛相を除去してから、マスク材料膜を形成することができる。したがって、このマスク材料膜と半導体膜は強固に接合され、後のエッチング工程によるサイドエッチングを低減することができる。
前処理工程は、好ましい具体例としては、酸化物半導体膜を水素イオン指数(pH)3以上14以下の処理液を用いて洗浄する。処理液は、酸化物半導体膜のうち、酸化亜鉛相の部分のエッチング速度が、他の部分より早くなるように選べばよい。
また、本発明による半導体装置は、基板と、該基板上に直接または他の層を介して形成されエッチング加工によりパターニングされた酸化物半導体膜で構成されたチャネル層と、チャネル層と直接または他の層を介して電気的に接続されるソース・ドレイン電極と、チャネル層に直接または他の層を介して積層されたゲート電極、により構成されたトランジスタを有する。酸化物半導体膜は、膜全体の平均値として酸化亜鉛を組成比で0.5以上含有する酸化物からなり、かつ、酸化物半導体膜が基板と反対側で他の膜と接する表面の少なくとも一部においては、酸化亜鉛の組成比が、他の金属酸化物の組成比よりも小さくなっている。このように、酸化物半導体膜表面に存在する酸化亜鉛相が少なくなっているため、製造プロセス中で用いるエッチング用マスクと酸化物半導体膜表面との接合が強固になり、サイドエッチングが抑制できる。よって、加工精度の高い半導体装置となる。
本発明によれば、酸化亜鉛を含む酸化物半導体材料を用いた薄膜トランジスタを用いた半導体装置の高歩留まりな製造方法が提供される。また、当該方法で作成された加工精度の向上した半導体装置が提供される。
本発明の実施例の前処理により、予めに酸化亜鉛を含む酸化物半導体膜表面の酸化亜鉛相を除去することにより、サイドエッチングが抑制される過程を説明するための工程断面図である。 酸化亜鉛を含む酸化物半導体膜が、ホトレジスト形成時、酸化物半導体エッチング時に、酸化亜鉛相がエッチングされる事により、サイドエッチングが進行する過程を説明するための工程断面図である。 本発明の実施例による、ボトムゲートトップコンタクト型薄膜トランジスタの製造工程を説明する工程断面図である。 本発明の実施例による、ボトムゲートトップコンタクト型薄膜トランジスタの製造工程を説明する工程断面図(つづき)である。 実施例のアルカリ性処理液による処理を、ZTO酸化物半導体膜に適用した場合の表面処理効果を示す図表である。 実施例の弱酸性処理液による処理を、ZTO酸化物半導体膜に適用した場合の表面処理効果を示す図表である。 実施例の前処理を行った場合と、行わない場合のサイドエッチング量を比較する図表である。
実施の形態について、図を用いて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容や数値に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
本明細書等における「第1」、「第2」、「第3」などの表記は、構成要素を識別するために付するものであり、必ずしも数または順序を限定するものではない。
図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができる。
以下、本発明の酸化物半導体装置の製造方法の一例について説明する。本実施例の酸化物半導体膜は、酸化亜鉛を酸化物半導体の全体に対して組成比で0.5以上含むZTOである。酸化亜鉛の含有率が組成比で0.5未満になると、エッチングの加工性が低下するため、製造プロセス上は、組成比で0.5以上の含有率が望ましい。
図1は本発明の酸化物半導体製造方法の一例を示す断面図である。
基板12の上に酸化亜鉛を含む酸化物半導体膜11が形成されている。酸化物半導体膜11の表面には酸化亜鉛相が形成されている。酸化物半導体膜11を水溶液で前処理することにより、この酸化亜鉛相を除去することができる。本発明の前処理により除去される酸化亜鉛相を10で示す(A)。
酸化亜鉛層が除去された後の酸化物半導体膜11の表面には、亜鉛以外の金属酸化物が残され、これによる不動態相が形成される。不動態相は酸化亜鉛相よりも浸食され難い。このため、不動態相の上に形成されたホトレジスト13は酸化物半導体膜11と強固に接合される(B)。
このホトレジスト13をマスクパターンに形成し、エッチング処理を行う(C)。これによりサイドエッチ14の抑制された加工を行うことができる(D)。
本実施例の酸化物半導体膜は、例えば、酸化亜鉛を酸化物半導体膜の全体に対して組成比で0.5以上含む酸化物半導体である。望ましい具体例としては、酸化亜鉛を酸化物半導体の全体に対して組成比で0.6〜0.7含むZTOである。酸化亜鉛相を前処理する水溶液は、水素イオン指数(pH)3以上14以下の処理液を用いることができる。より好ましい具体例としては、弱酸またはアルカリ性の水溶液のなかから、目的とする酸化亜鉛相の処理速度に応じて、適宜選択することができる。
以上の工程において、酸化物半導体膜11を形成する工程では、酸化物半導体材料を含むターゲットをスパッタリングし、ターゲットから放出される原子(分子その他の形態で放出される原子を含む)で酸化物半導体膜11を形成することができる。酸化物半導体膜の形成工程については、例えば特開2012−033699号公報等に開示がある。酸化物半導体膜11の上にマスク材料膜13を形成し、マスクを形成する工程は、酸化物半導体膜11にホトレジスト材料を塗布してホトレジスト膜であるマスク材料膜13を形成し、ホトレジスト現像液を用いて現像して、所望のマスク形状を得る公知の技術を用いることができる。マスクを用いて酸化物半導体膜を加工する工程も、エッチング液を用いて酸化物半導体膜をエッチングし、形成されたマスクの有無により上記酸化物半導体膜を所望の形状に加工する公知の技術を用いることができる。
以上のように、本実施例では、酸化亜鉛を主成分とする酸化物半導体膜の最表面に存在する酸化亜鉛相のみを選択的にエッチングする処理を事前に前処理として採用することで、サイドエッチングを抑制し、良好な加工精度が得られる。
通常、酸化亜鉛を主成分とする酸化物半導体表面には、ウエットエッチングにより容易に溶解する酸化亜鉛相が存在する。酸化亜鉛は両性酸化物であり、酸性・アルカリ性双方に対し、易溶である。このため、ホトレジストをアルカリ性の現像液にて現像する際にも、ホトレジストとの界面近傍の酸化物半導体表面層がエッチングされることがある。この酸化亜鉛相は、深さにして数nm程度除去されると不動態層が形成され、これにより被覆されるため、それ以上はホトレジストの現像液程度では容易にエッチングされることはない。しかし、先に図2で説明したように、現像工程でホトレジストなどのマスク材料と酸化物半導体膜界面の酸化亜鉛相が除去されると、マスクと酸化物半導体膜の間に隙間が生じる。よって、酸化物半導体膜のエッチング加工時には、この隙間から過剰なサイドエッチングが発生することになる。従って、事前にこの酸化物半導体膜表面に存在する酸化亜鉛相を選択的に除去することができれば、同様な問題は発生しないはずである。すなわち、ホトレジストを形成する前に、酸化物半導体膜表面の部分を除去しておけば、溶けやすい部分はすでに前処理で除去済みになる。よって、前処理済みの酸化物半導体膜の上にホトレジストの層を形成すれば、ホトレジストの層は現像液程度では容易にエッチングされない酸化物半導体膜表面上に形成される。このため、ホトレジストの現像工程では、酸化物半導体膜とホトレジストとの間に形成される隙間を縮小することができる。そこで本実施例では、前処理において、ホトレジストを形成する直前に水溶液を用いて洗浄する。これらの水溶液は、ZTOなどの酸化亜鉛を主成分とする酸化物半導体自体のエッチングレートより、酸化亜鉛相のエッチングレートが大きいものであればよい。理想的には、酸化物半導体自体はエッチングせず、酸化亜鉛相のみをゆっくりエッチングする水溶液がよい。酸化亜鉛相がエッチングされた後、その他の金属酸化物を主成分とした不動態層が形成されるため、効果的に酸化亜鉛相のみの除去が可能である。この際に除去される酸化物半導体膜は、処理に用いる液の濃度や処理温度にも依存するが、概ね1〜3nm程度であり、デバイス特性への影響もほとんど無い。
この前処理を予め行った後、ホトレジストをコーティング、露光、現像処理を行うが、すでに酸化亜鉛相が除去され、酸化物半導体表面が不動態層により被覆されているため、現像時にホトレジストと酸化物半導体界面にサイドエッチが生じることもない。また、その後の酸化物半導体膜のエッチング処理においても過剰なサイドエッチングが入ることもなくなる。
先に述べたように亜鉛錫複合酸化物(ZTO)は優れた酸化物半導体材料である。特に、半導体装置としての性能やプロセスの見地から、酸化亜鉛を組成比で0.5以上含有するものが望ましい。より望ましくは、酸化亜鉛を組成比で0.6以上0.8以下含むものである。
本実施例では、酸化亜鉛の組成が0.6〜0.7のZTOを酸化物半導体膜に用いた薄膜トランジスタの製造工程について記述する。
図3〜図4は本実施例の製造方法を示す断面図である。フラットパネルディスプレイなどでは通常、ボトムゲートトップコンタクト型の薄膜トランジスタを用いることが多いため、ここではこの構造を例に記述する。なお、他のタイプの薄膜トランジスタであっても、酸化物半導体膜上にホトレジスト等でマスクを形成するデバイスにおいては、本発明の作用効果は同様である。
まず、基板となるガラス基板22上に、Mo等の金属薄膜21を形成し、その後、ホトレジストでゲートパターンのマスク20を形成する(A)。
マスク20を介してエッチング加工し、厚さ50〜100nmのゲート電極23を形成する(B)。
その後、ゲート絶縁膜となる酸化シリコン等の絶縁膜24を全面に10nm程度の厚さ形成し、更に、スパッタリングにより酸化物半導体膜25を形成する(C)。スパッタリングによる酸化物半導体膜の形成方法については、例えば、特開2012−33699等に記載がある。酸化物半導体膜25の厚さは例えば20〜100nmの範囲で選ばれ、ここでは一例として50nmとした。
酸化物半導体膜25の上に、後にチャネルパターンとなるホトレジスト層26を形成する(D)。
チャネル領域を加工するため、周知の方法によりホトレジスト層26にチャネルパターンを描画、露光、現像してマスク27を形成する(E)。
マスク27を用いてエッチング加工し、チャネル28を形成する(F)。
ソース・ドレイン電極となるMo,Cu等の金属薄膜29を厚さ100〜300nmで形成、ホトレジストをマスク30としてエッチング加工し、ソース・ドレイン電極31を形成する(G)(H)。さらに保護膜32で被覆し、酸化物薄膜トランジスタの基本構造が完成する(I)。保護膜32は、例えば100nmの酸化シリコン層を含む単層あるいは多層膜である。
以上のプロセスにおいて、酸化物半導体膜25の形成後、ホトレジスト26形成前に、酸化物半導体膜25の表面に形成される酸化亜鉛相を除去する前処理を行う。
本実施例では、酸化物半導体そのものと酸化亜鉛相でエッチングレートの異なる処理液で前処理を行う。理想的には、ZTOなど、酸化物半導体そのもののエッチングはほとんど進行しないが、酸化亜鉛相のみは除去できるアルカリ性の水溶液を前処理液として用い、ZTOなど酸化亜鉛を主成分とする酸化物半導体表面の処理を行う。アルカリ性の水溶液としては、水素イオン指数(pH)8以上14以下のアルカリ性処理液を用いることができる。アンモニア、その他のアミン類のうち少なくとも一つを含む液体が典型例であり、安全性、価格、取扱いの容易性等を考慮して選択すればよい。
ここで用いたのは、質量パーセント(mass%)濃度で、0.3%のアンモニア水溶液、2.3%のTMAH(テトラメチルアンモニウムハイドロオキサイド)水溶液である。それぞれを25℃の条件で、30秒ほど浸漬することにより酸化物半導体表面から酸化亜鉛相が除去され、残された錫酸化物により強固な不動態層で被覆される。この際に、目減りする酸化物半導体膜は深さにして凡そ、1〜2nm程度であり、薄膜トランジスタの性能に影響するような変動ではない。これらの水溶液による前処理を行った後、ホトレジスト塗布、露光、現像処理を行うことで、前述のようなホトレジストと酸化物半導体界面でのサイドエッチングも低減でき、酸化物半導体の加工を行うシュウ酸系エッチング液による適正なサイドエッチングに抑制することができた。本実施例の前処理を行うことにより、ZTO加工時の寸法精度低下を防止し、歩留まり良く薄膜トランジスタ、およびそのアレイの製造が可能となった。
このプロセスでソース・ドレイン電極31を加工する場合、金属電極を加工するために、酸によるウエットエッチングを行うことが多い。本実施例で用いたZTOなどの酸化物半導体材料の場合、金属加工が完了し、酸化物半導体膜25表面がエッチング液に曝されても、先に形成された酸化錫の不動態層によりチャネル層である酸化物半導体膜がエッチングされることはない。この製造方法は、チャネルエッチングプロセスと呼ばれ、マスク数削減と低コスト化に寄与する製造方法とされている。一方、背景技術で示したIGZOなどでは、金属電極のエッチング液に対する耐性がなく、ソース・ドレイン電極加工時にエッチングされてしまうため、このプロセスでは製造できない。この点が、ZTOなどチャネルエッチングプロセスを実現する酸化物半導体材料の利点である。
比較のため、本実施例の前処理を適用しない場合の比較例を以下に説明する。前述のように、このZTOなど、酸化亜鉛を主成分とした酸化物半導体材料の場合、表面に存在する酸化亜鉛相が弱酸性やアルカリ性の水溶液にも易溶なことから、これを原因とした過剰なサイドエッチングが進行する。本実施例の前処理を適用しないと、例えば、酸化亜鉛の組成比が0.6〜0.7のZTOの場合、ホトレジストを現像するアルカリ性の現像液の処理により、ホトレジストパターニングの時点で、ホトレジストと酸化物半導体膜の界面に1〜3nm程度の隙間が生ずる。更に、酸化物半導体チャネル層のパターニングのため、シュウ酸系のウエットエッチング液などにより加工すると、すでにホトレジストパターニング時にできていた隙間を基点としてエッチングが進行してしまうため、通常発生するサイドエッチングより大きなサイドエッチング形状を示すことになる。同様の系で実際に試したところ、厚さ50nm程度の酸化物半導体膜の加工で、ホトレジスト端面から片側凡そ3μmのサイドエッチングが形成されていた。
図5は、本実施例の各種アルカリ性処理液による前処理を、ZTO酸化物半導体膜に適用した場合の表面処理効果を示す図表である。
TMAHは、3級アミンであり、ホトレジスト現像液の主成分として用いられている。そのため、ホトレジスト現像液を本実施例の前処理液として代用し、プロセスを効率化することも可能である。また、特にアルカリ基材の濃度については、酸化物半導体膜のエッチングが進行しない範囲であれば問題なく、適用する酸化物半導体材料、処理液寿命、生産性などを考慮の上適正に制御すればよい。
また、ここではボトムゲートトップコンタクト構造のチャネルエッチプロセス、代表的な材料、プロセス技術について述べてきたが、これらとこれらの組み合わせを種々変更して用いた場合でも、酸化亜鉛相がエッチングされることにより生ずる種々の問題について、本発明の前処理方法の適用が可能である。
実施例2では、アルカリ性の前処理液について記述したが、同様な効果は弱酸性の液でも期待できる。そこで次に、ZTOなど酸化亜鉛を主成分とする酸化物半導体表面の前処理液として、弱酸性の水溶液を前処理液として用いた場合の例を説明する。
図6は、本実施例の弱酸性処理液による前処理を、ZTO酸化物半導体膜に適用した場合の表面処理効果を示す図表である。
弱酸性の水溶液としては、水素イオン指数(pH)3以上6以下の弱酸性処理液を用いることができる。典型例としては、弱酸性処理液は、ホウ酸、酢酸、クエン酸、その他のカルボン酸のうち少なくとも一つを含む液体である。あるいは、塩酸、硫酸、リン酸、硝酸、フッ酸のうち少なくとも一つを含む液体である。
ここで用いたのは、質量パーセント(mass%)濃度で、0.01%の塩酸水溶液、0.01%の硫酸水溶液、0.04%のリン酸水溶液、0.01%の硝酸水溶液、0.01%のフッ酸水溶液、0.1%の酢酸水溶液、1.0%のクエン酸水溶液、0.5%のホウ酸水溶液である。それぞれを25℃の条件で、30秒ほど浸漬することにより酸化物半導体表面から酸化亜鉛相が除去され、強固な不動態層で被覆される。この際に、目減りする酸化物半導体膜は深さにして凡そ、2〜3nm程度であり、薄膜トランジスタの性能に影響するような変動ではない。これらの水溶液による前処理を行った後、ホトレジスト塗布、露光、現像処理を行うことで、前述のようなホトレジストと酸化物半導体界面でのサイドエッチングも低減でき、酸化物半導体の加工を行うシュウ酸系エッチング液による適正なサイドエッチングに抑制することができた。本実施例の前処理を行うことにより、ZTO加工時の寸法精度低下を防止し、歩留まり良く薄膜トランジスタ、およびそのアレイの製造が可能となった。
なお、本実施例については弱酸性前処理液として、希釈した強酸、弱酸であるホウ酸、代表的なカルボン酸である酢酸、クエン酸を用いたが、その他弱酸性溶液が調整可能な酸、例えば炭酸、その他のカルボン酸などでも同様の効果が期待できる。また、弱酸性前処理液の濃度については、概ね水素イオン指数(pH)が3〜6に近い数値であれば問題なく、酸化物半導体膜のエッチングが進行しない限り、これらの値から外れていても全く効果に影響はない。
また、実施に際しても実施例2同様、デバイスの構造、プロセスに従い、適宜変更して使用することが可能である。
実施例2および実施例3の前処理液をZTO表面にホトレジストパターンを形成する工程の前処理に利用し、その後シュウ酸系エッチング液を用いてZTO層を加工した(100%オーバーエッチ)。
図7は、本発明の一実施例の効果として、ZTO酸化物半導体表面に上記前処理を適用しエッチング加工を行った際のサイドエッチング量を示す図表である。前処理なしの場合2.5〜3.0μmのサイドエッチング量が、約10分の1に低減されていることがわかる。以上の実施例の前処理において、酸化物半導体を液体で処理するいわゆるウエット洗浄は、公知の方法、装置を用いて行うことができる。例えば、ウエハを全面にわたり液体に浸漬する浸漬式(例えば特開2002−158200号)や、基板に液体をスプレーする枚葉式(例えば特開2003−249477号)があり、上記前処理の工程において適宜適用することができる。
以上の実施例で説明した本発明の製造方法によれば、製造された半導体装置は、図4(I)に示すトランジスタ構造を含む。このトランジスタの酸化物半導体膜25は、例えば酸化亜鉛の組成比が0.6〜0.7のZTOである。この酸化物半導体膜25は、実施例1〜4で述べた前工程により、表面近傍の酸化亜鉛相が除去されており、代わりに他の金属の酸化物相(ZTOの場合には錫酸化物の相)が現れている。このような特徴は、酸化物半導体膜25の他の膜との境界近傍の組成と、酸化物半導体膜25を構成する酸化物半導体の組成との比較により確認が可能である。確認のためには、酸化物半導体膜の内部の複数のサンプル点での組成の平均値、膜厚の中心近傍の組成、あるいは、酸化物半導体膜を形成するためのターゲット(厳密にはターゲットの組成と形成された酸化物半導体膜の組成は同一ではないが近似してはいる)の組成を、酸化物半導体膜表面近傍(例えば、表面から深さ2〜3nm以内の範囲)の組成と比較してみればよい。
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、発明の趣旨を逸脱しない範囲で、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることが可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
本願発明は、半導体装置の製造分野に適用することができる。
1・・・ホトレジスト層
2・・・酸化亜鉛を含む酸化物半導体膜
3・・・基板
25・・・酸化物半導体チャネル層
27・・・ホトレジスト層(チャネルパターン)
28・・・チャネル
30・・・ホトレジスト層(ソース・ドレインパターン)
29・・・ソース・ドレイン電極層
31・・・ソース・ドレイン電極
32・・・保護膜層

Claims (9)

  1. 酸化亜鉛を組成比で0.5以上含有する酸化物半導体膜を用いた半導体装置の製造方法であって、
    上記酸化物半導体膜を形成する第1の工程、
    上記酸化物半導体膜の上にマスク材料膜を形成する第2の工程、
    上記マスク材料膜を加工して上記酸化物半導体膜を加工するためのマスクを形成する第3の工程、
    上記マスクを用いて上記酸化物半導体膜を加工する第4の工程、を有し、
    上記第1の工程の後、上記第2の工程の前に、上記酸化物半導体膜表面の少なくとも一部を除去する前処理工程を有し、
    上記前処理工程は、上記酸化物半導体膜を水素イオン指数(pH)3以上14以下の処理液を用いて処理する半導体装置の製造方法。
  2. 上記前処理工程は、上記酸化物半導体膜を水素イオン指数(pH)8以上14以下のアルカリ性処理液を用いて処理する請求項1記載の半導体装置の製造方法。
  3. 上記アルカリ性処理液が、アンモニア、その他のアミン類のうち少なくとも一つを含む液体である請求項2記載の半導体装置の製造方法。
  4. 上記前処理工程は、上記酸化物半導体膜を水素イオン指数(pH)3以上6以下の弱酸性処理液を用いて処理する請求項1記載の半導体装置の製造方法。
  5. 上記弱酸性処理液が、ホウ酸、酢酸、クエン酸、その他のカルボン酸のうち少なくとも一つを含む液体である請求項4記載の半導体装置の製造方法。
  6. 上記弱酸性処理液が、塩酸、硫酸、リン酸、硝酸、フッ酸のうち少なくとも一つを含む液体である請求項4記載の半導体装置の製造方法。
  7. 上記酸化物半導体膜が、酸化亜鉛を組成比で0.5以上含有する亜鉛錫複合酸化物よりなる請求項1記載の半導体装置の製造方法。
  8. 上記亜鉛錫複合酸化物が、酸化亜鉛を組成比で0.6以上0.8以下含む請求項7記載の半導体装置の製造方法。
  9. 酸化亜鉛を組成比で0.5以上含有する酸化物半導体膜を用いた半導体装置の製造方法であって、
    上記酸化物半導体膜を形成する第1の工程、
    上記酸化物半導体膜の上にマスク材料膜を形成する第2の工程、
    上記マスク材料膜を加工して上記酸化物半導体膜を加工するためのマスクを形成する第3の工程、
    上記マスクを用いて上記酸化物半導体膜を加工する第4の工程、を有し、
    上記第1の工程の後、上記第2の工程の前に、上記酸化物半導体膜表面の少なくとも一部を除去する前処理工程を有し、
    上記酸化物半導体膜を形成する第1の工程は、酸化物半導体材料を含むターゲットをスパッタリングし、上記ターゲットから放出される原子で上記酸化物半導体膜を形成する工程であり、
    上記酸化物半導体膜の上にマスク材料膜を形成する第2の工程は、上記酸化物半導体膜にホトレジスト材料を配置してホトレジスト膜であるマスク材料膜を形成する工程であり、
    上記マスク材料膜を加工して上記酸化物半導体膜を加工するためのマスクを形成する第3の工程は、ホトレジスト現像液を用いて上記ホトレジスト膜を現像する工程であり、
    上記マスクを用いて上記酸化物半導体膜を加工する第4の工程は、エッチング液を用いて上記酸化物半導体膜をエッチングし、上記形成されたマスクの有無により上記酸化物半導体膜を所望の形状に加工する工程であり、
    上記ホトレジスト現像液と同種の液を上記前処理工程の処理液として用いる、半導体装置の製造方法。
JP2014133704A 2014-06-30 2014-06-30 半導体装置の製造方法および半導体装置 Active JP6287635B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014133704A JP6287635B2 (ja) 2014-06-30 2014-06-30 半導体装置の製造方法および半導体装置
KR1020150069516A KR101729090B1 (ko) 2014-06-30 2015-05-19 반도체 장치의 제조 방법 및 반도체 장치
CN201510257183.XA CN105321826B (zh) 2014-06-30 2015-05-19 半导体装置的制造方法以及半导体装置
TW104120731A TWI569325B (zh) 2014-06-30 2015-06-26 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014133704A JP6287635B2 (ja) 2014-06-30 2014-06-30 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2016012666A JP2016012666A (ja) 2016-01-21
JP6287635B2 true JP6287635B2 (ja) 2018-03-07

Family

ID=55169006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014133704A Active JP6287635B2 (ja) 2014-06-30 2014-06-30 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
JP (1) JP6287635B2 (ja)
KR (1) KR101729090B1 (ja)
CN (1) CN105321826B (ja)
TW (1) TWI569325B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6888318B2 (ja) * 2016-03-23 2021-06-16 三菱マテリアル株式会社 積層透明導電膜、積層配線膜及び積層配線膜の製造方法
CN109087852B (zh) * 2018-08-10 2020-09-08 深圳市华星光电技术有限公司 晶体管金属电极结构的制作方法
KR102679897B1 (ko) 2021-12-16 2024-07-01 주식회사 셀코스 LCoS 기반 마이크로디스플레이 및 그의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
US20100019239A1 (en) * 2008-07-23 2010-01-28 Electronics And Telecommunications Research Institute Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
TWI467663B (zh) * 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5488033B2 (ja) * 2010-02-19 2014-05-14 凸版印刷株式会社 有機el表示装置および有機el表示装置の製造方法
US9293597B2 (en) * 2010-07-30 2016-03-22 Hitachi, Ltd. Oxide semiconductor device
JP5540972B2 (ja) 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
US9299852B2 (en) * 2011-06-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5865634B2 (ja) * 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5722293B2 (ja) * 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ

Also Published As

Publication number Publication date
CN105321826A (zh) 2016-02-10
KR101729090B1 (ko) 2017-04-21
TWI569325B (zh) 2017-02-01
CN105321826B (zh) 2018-04-13
TW201601215A (zh) 2016-01-01
KR20160002342A (ko) 2016-01-07
JP2016012666A (ja) 2016-01-21

Similar Documents

Publication Publication Date Title
JP6078063B2 (ja) 薄膜トランジスタデバイスの製造方法
EP2822030B1 (en) Manufacturing method for array substrate, array substrate and display
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
CN103715177A (zh) 一种图案化的金属导线和基板的组合
KR20090042831A (ko) 산화물의 에칭 방법
KR20090085699A (ko) 알칼리성의 에칭액에 의한 아모포스 반도체 산화물의 에칭
JP6287635B2 (ja) 半導体装置の製造方法および半導体装置
US9627421B2 (en) Array substrate and method for manufacturing the same, and display device
CN106920753A (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN104766877B (zh) 阵列基板、阵列基板的制造方法及显示装置
CN104409361A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US9893096B2 (en) LTPS array substrate and method for producing the same
CN104319278A (zh) 阵列基板、显示面板和阵列基板的制作方法
CN106601668B (zh) 平板显示设备、薄膜晶体管基板及其制作方法
CN106876477B (zh) 一种图案化目标膜层、薄膜晶体管、阵列基板及制作方法
KR20100132781A (ko) 대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온공정 제작방법
CN105957872A (zh) 阵列基板的制作方法、阵列基板及显示装置
CN104733542A (zh) 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
CN107146791A (zh) 一种阵列基板的制作方法、阵列基板和显示装置
US20150279976A1 (en) Display array substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6287635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350