KR20100132781A - 대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온공정 제작방법 - Google Patents

대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온공정 제작방법 Download PDF

Info

Publication number
KR20100132781A
KR20100132781A KR1020090051554A KR20090051554A KR20100132781A KR 20100132781 A KR20100132781 A KR 20100132781A KR 1020090051554 A KR1020090051554 A KR 1020090051554A KR 20090051554 A KR20090051554 A KR 20090051554A KR 20100132781 A KR20100132781 A KR 20100132781A
Authority
KR
South Korea
Prior art keywords
transparent
thin film
film transistor
layer
transparent thin
Prior art date
Application number
KR1020090051554A
Other languages
English (en)
Inventor
임유승
김상모
김대현
김경환
Original Assignee
임유승
김경환
김상모
김대현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 임유승, 김경환, 김상모, 김대현 filed Critical 임유승
Priority to KR1020090051554A priority Critical patent/KR20100132781A/ko
Publication of KR20100132781A publication Critical patent/KR20100132781A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 디스플레이용 저온 증착을 통한 투명박막트랜지스터 소자 제작에 관한 것으로 대향 타겟식 스퍼터링을 이용하여 제작하는 것을 특징으로 한다.
본 발명에 따르면 대향 타겟식 스퍼터 장비를 이용한 저온 증착 기술로 디스플레이 패널 내의 구동 소자를 제작함으로써 플렉서블 디스플레이 응용할 수 있는 장점을 가지고 있다.
투명박막트랜지스터, 스퍼터, FTS

Description

대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온공정 제작방법 {Preparation Method of Transparent Thin Film Transistor By The Facing Targets Sputtering System}
본 발명은 대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온증착을 통한 제작에 관한 것이다..
21세기 유비쿼터스 시대의 도래 속에서 디스플레이 시장은 가정용 TV와 각종 전자기기들 분야로 양분화되어 고효율, 고성능의 디스플레이를 만들기 위한 노력이 계속 되어 왔다. 가정용 TV 시장은 LCD와 PDP의 경쟁 구도 속에서 차세대 디스플레이로 주목받는 OLED의 발전이 대두되고 있으며, 좀 더 크고 얇게, 뛰어난 특성을 내기 위한 경쟁은 기술 전반에 걸쳐 진행되고 있다.
반면, 핸드폰, PDA를 비롯한 각종 전자기기들은 경박단소함을 위해 첨단 나노기술을 접목한 제품들이 빠르게 발전하고 있다. 또한, 기존의 디스플레이에서 진보된 휘어지고 접히며, 투명한 형태의 디스플레이의 시대적 요구는 기존 디스플레이 개발방법에서 벗어난 새로운 시도와 접근을 요구하고 있다.
이처럼 현시대 속에서 요구되는 첨단기술은 경량, 박형을 기본으로 휘거나 접을 수 있는 특성 또한 낼 수 있으며, 크기에 관계없이 제작 가능한 정보 표시 소자여야 한다. 이러한 진보된 디스플레이 제작 기술에 근간이 되는 제어소자인 박막 트랜지스터 (Thin Film Transistor, TFT)는 고효율, 고성능의 특징이 있어야하며, 차세대 디스플레이와 같은 유연하고 투명한 디스플레이를 제작하기 위해선 저온 공정 및 대체 재료를 개발하고 사용해야 한다.
이러한 기술의 요구에 따라 본 발명은 투명박막트랜지스터에 관한 것으로, 보다 구체적으로는 투명전극층, 투명반도체층, 투명절연층을 이용하여 유리기판에 선택적으로 증착된 소자를 종래의 스퍼터 장비와는 다른 대향 타겟식 스퍼터링 장치를 이용하여 저온공정을 통해 제작하는 기술이다.
공정 기술중 하나인 스퍼터링 장치는 산업에 널리 각종 박막을 형성하기 위해 이용되고 있으며, 디스플레이 패널 제작 공정 중 대면적 전극 형성에 주로 사용되며, 빠른 성막속도와 높은 품질의 박막을 제작할 수 있다.
한편, 종래의 일반적인 마그네트론 방식은 기판과 타겟이 서로 마주보고 있는 구조로 되어있기 때문에 전기장에 의해 가속된 플라즈마 이온들이 기판에 대한 충격과 발생한 열로 인해 기판 위에 증착된 박막 혹은 기판에 대한 손상을 나타냄으로써 차세대 플렉서블 디스플레이 기판 재료들, 특히 열에 취약한 폴리머 기판 사용에 제한적이다.
이러한 플라즈마 노출에 의한 문제점을 해결하기 위해 고안된 대향 타겟식 스퍼터링 장치는 플라즈마에 노출되지 않고 박막을 성막시킬 수 있기 때문에 열에 취약한 폴리머 기판을 재료로 대면적 플렉서블 디스플레이 패널의 투명박막트랜지스터 제 작에 사용될 수 있다.
본 발명은 대향 타겟식 스퍼터 장치를 이용하여 열에 취약한 폴리머 기판(폴리에테르슐폰, 폴리카보네이트) 기판위에 투명전극, 투명절연층, 투명반도체층을 저온 공정을 통한 제작을 목적으로 한다.
종래 마그네트론 스퍼터 장치를 이용하여 폴리머 기판위에 박막 성막시 발생하는 열로 기판이 구부러지거나 녹아내리는 현상을 방지하며 고품질의 박막을 성막하는 것을 목적으로 대향 타겟식 스퍼터 장치를 이용한다. 투명박막트랜지스터의 구현을 위한 요지는 아래와 같다.
게이트, 소오스/드레인 투명전극용 마스크와 투명절연층 마스크, 투명절연층용 마스크를 각각 제작하고 리프트오프 공정을 통해 각각의 소자층을 순차적으로 패터닝/증착을 반복하여 소자를 제작한다.
본 발명에 따르면 대향 타겟식 스퍼터 장치를 통해 제작한 투명박막트랜지스터는 플렉서블 디스플레이 패널의 화소구동소자로써 사용이 가능하며, 투명디스플레이와 같은 차세대 디스플레이 구현을 가능하도록 한다.
상기 목적을 달성하기 위한 본 발명의 투명박막트랜지스터는 폴리머 기판 위 로 투명 게이트전극, 투명 절연층, 투명 반도체층, 투명 소오스/드레인층이 차례로 구비되어 이루어지는 투명박막트랜지스터 소자에 있어서,
대향 타겟식 스퍼터링 장치를 이용하여 공정압력 1mTorr에서 10mTorr 범위내의 증착을 리프트 오프(Lift off) 공정을 순차적으로 실시하며 제작하는 것을 특징으로 한다.
본 발명은 특히 투명전극의 저온 제작으로 이루어지는 플렉서블 표시소자 및 투명 플렉서블 표시소자에 사용되는 것이 바람직하다.
상기 목적을 달성하기 위한 본 발명의 투명박막트랜지스터 제작 방법은,
폴리머 기판 상에 투명 게이트 전극, 투명 절연층, 투명 반도체층, 투명 소오스/드레인 층을 포함하는 리프트 오프 공정을 순차적으로 실시함에 있어서,
증착 속도를 상대적으로 낮게 하여 기판에 손상을 덜 주고 박막의 부착력을 증가시키는 저속 증착 단계의 상기 증착공정 위에 증착속도를 상대적으로 높게 하여 본층을 형성하는 고속 증착 단계를 구비하여 투명 게이트 박막을 형성한다.
본 발명에는 대향 타겟식 스퍼터링 장치를 이용하여 100℃ 이하의 온도, 보다 바람직하게는 80℃ 이하의 온도에서 성막이 이루어질 수 있다.
각 층의 성막 전단계에는 얼라이너(Aligner)를 이용하여 각각의 층에 해당하는 제작된 패턴 마스크를 사용하여 Photoresist의 노광(Explosure)을 통해 성막부분과 제거 부분을 형성하고 아세톤에 의한 리프트오프 과정을 순차적으로 실시한다.
투명게이트층의 패턴이 완료되면 투명 절연층의 포토리소그라피 공정을 다시 순차적으로 진행한 후 투명 절연층을 성막하고 리프트오프과정을 통해 패터닝을 실시한다.
상기 과정과 동일한 방법으로 투명 반도체 층, 투명 소오스/드레인 층을 형성한다.
상기 과정에 사용된 투명 게이트, 소오스/드레인 층은 ITO, IZO, IZTO, AZO, GZO 등의 투명 산화물이 사용될 수 있으며, 투명 절연층은 SiO2, SiNx, SiON 등의 실리콘계 화합물과 ZrO, HfO, TiO2 등의 천이금속계 산화물이 사용될 수 있다. 또한 투명 반도체 층으로써 ZnO, ZTO, IZO, IGZO, GZO 등의 투명 산화물이 사용될 수 있다.
상기 과정에 사용된 기판은 폴리에테르슐폰(Polyethersulfone, PES), 폴리카보네이트(Polycarbonate, PC), 폴리에틸렌테레프탈레이트(Polyethylene terephtalate, PET), 폴리이미드(Polyimide, PI) 필름을 포함할 수 있다.
보다 구체적인 예를 살펴보면 도1과 같은 구조의 대향 타겟식 스퍼터링 장치를 이용하여 약 4인치 웨이퍼 사이즈의 플렉서블 기판을 타겟 중심으로부터 10cm 이격된 곳에 설치하고, 타겟과 타겟 간의 거리 또한 10cm로 고정한다. 대향 타겟식 스퍼터링 챔버의 공정 압력은 1mTorr 내지 10mTorr, 기판온도 가열 없이 내지는 온도 80℃ 이하로 할 때, 투입 전력 50W 내지 500W의 전력을 음극 모듈에 공금 할 수 있다. 이때 기판은 10rpm 내지 50rpm으로 회전시켜 성막되는 박막의 균일도를 높힐 수 있게 실시하며, 주입된 방전 가스는 아르곤을 사용하며, 미량의 산소가스를 주입하여 전기전도도를 제어하는 방법, 실 예로 아르곤: 산소= 10sccm: 0sccm로 하는 방법, 아르곤: 산소=10sccm: 1sccm로 하는 방법을 등 수 있다. 이때 아르곤은 반응성 가스가 아닌 플라즈마 형성용으로 사용된다.
도 1은 본 발명의 실시 예에 해당하는 투명박막트랜지스터의 구조를 나타낸 그래프이다.
도 2는 대향 타겟식 스퍼터링 장치를 나타내는 종단면도이다.
도 3은 본 발명의 실시 예에 따른 투명박막트랜지스터의 광 투과율을 나타낸 그래프이다.
도 4는 본 발명의 실시 예에 따른 투명박막트랜지스터의 원자현미경(SEM) 사진 및 촬영사진을 나타낸 그림이다.
**도면의 주요 부분에 대한 부호의 설명**
1 : 챔버 2 : 기판로더 3 : 기판 4 : 마그네트
5 : 터보펌프 7 : 전원공급장치 8 : 스퍼터 타겟 9 : 다크쉴드
11 : 폴리머 기판 12 : 투명게이트층 13 : 투명절연층
14 : 투명반도체층 15: 투명 소오스/드레인층

Claims (6)

  1. 폴리머 기판 위로 투명 게이트 전극, 투명 절연층, 투명 반도체층, 투명 소오스/드레인 전극이 차례로 구비되어 이루어지는 투명박막트랜지스터에 있어서,
    상기 박막이 폴리머 기판에 열적 손상을 주지 않는 범위에서 이루어지는 것을 특징으로 하는 투명박막트랜지스터.
  2. 제1항에 있어서, 투명 절연층은 SiO2, SiNx, SiON 등의 실리콘계 화합물과 ZrO, HfO, TiO2 등의 천이금속계 산화물을 가운데 하나로 이루저니는 것을 특징으로 하는 투명박막트랜지스터.
  3. 제1항에 있어서, ZnO, ZTO, IZO, IGZO, GZO 등의 산화물 가운데 하나로 투명반도체층으로 이루어지는 것을 특징으로 하는 투명박막트랜지스터.
  4. 제 1항에 있어서, 투명 소오스/드레인 전극층을 ITO, IZO, IZTO, AZO, GZO 등의 산화물 가운데 하나로 이루어지는 것을 특징으로하는 투명박막트랜지스터.
  5. 제 1항에 있어서, 상기 저속 및 고속 증착 단계에 대향 타겟식 스퍼터링 장치를 이용하여 100℃ 이하의 온도에서 성막하는 것을 특징으로 하는 투명박막트랜 지스터의 박막층 형성 방법.
  6. 제 5항에 있어서, 공정압력 1 내지 10mTorr, 상기 저속 및 고속 증착 단계는 투입전력 50W 내지 500W, 아르곤 가스의 공급율 10sccm, 산소가스 공급율 0 내지 1sccm으로 투명 게이트층, 투명 절연층, 투명 반도체층, 투명 소오스/드레인층으로 투명박막트랜지스터용 박막 형성 방법.
KR1020090051554A 2009-06-10 2009-06-10 대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온공정 제작방법 KR20100132781A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090051554A KR20100132781A (ko) 2009-06-10 2009-06-10 대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온공정 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090051554A KR20100132781A (ko) 2009-06-10 2009-06-10 대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온공정 제작방법

Publications (1)

Publication Number Publication Date
KR20100132781A true KR20100132781A (ko) 2010-12-20

Family

ID=43508336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051554A KR20100132781A (ko) 2009-06-10 2009-06-10 대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온공정 제작방법

Country Status (1)

Country Link
KR (1) KR20100132781A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373834B1 (ko) * 2013-04-16 2014-03-14 광주과학기술원 투명 반도체 장치 및 그 제조방법
KR101627815B1 (ko) * 2015-04-21 2016-06-08 인천대학교 산학협력단 비결정질 이그조(igzo) tft 기반 트랜젼트 반도체의 제조 방법
CN114737153A (zh) * 2022-03-22 2022-07-12 洛阳理工学院 一种钛酸锶/金/二氧化硅结构柔性透明电极及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373834B1 (ko) * 2013-04-16 2014-03-14 광주과학기술원 투명 반도체 장치 및 그 제조방법
KR101627815B1 (ko) * 2015-04-21 2016-06-08 인천대학교 산학협력단 비결정질 이그조(igzo) tft 기반 트랜젼트 반도체의 제조 방법
US10134913B2 (en) 2015-04-21 2018-11-20 Incheon University Industry Academic Cooperation Foundation Method of manufacturing amorphous IGZO TFT-based transient semiconductor
CN114737153A (zh) * 2022-03-22 2022-07-12 洛阳理工学院 一种钛酸锶/金/二氧化硅结构柔性透明电极及其制备方法
CN114737153B (zh) * 2022-03-22 2023-07-18 洛阳理工学院 一种钛酸锶/金/二氧化硅结构柔性透明电极及其制备方法

Similar Documents

Publication Publication Date Title
CN101814455B (zh) 制造阵列基板的方法
CN101488459B (zh) 一种自对准的金属氧化物薄膜晶体管的制作方法
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
EP2709159B1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
KR20140037808A (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
US10615284B2 (en) Thin film transistor and method for fabricating the same, display substrate, display apparatus
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2013170605A1 (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
US9666727B2 (en) Display device
CN104934481A (zh) 一种薄膜晶体管及其制备方法
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2015067054A1 (zh) 互补式薄膜晶体管及其制备方法、阵列基板和显示装置
WO2015161619A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
WO2013127337A1 (zh) 氧化物半导体薄膜晶体管及其制造方法与显示装置
CN103337462A (zh) 一种薄膜晶体管的制备方法
US9269637B2 (en) Thin film transistor substrate
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination