KR101373834B1 - 투명 반도체 장치 및 그 제조방법 - Google Patents

투명 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR101373834B1
KR101373834B1 KR1020130041762A KR20130041762A KR101373834B1 KR 101373834 B1 KR101373834 B1 KR 101373834B1 KR 1020130041762 A KR1020130041762 A KR 1020130041762A KR 20130041762 A KR20130041762 A KR 20130041762A KR 101373834 B1 KR101373834 B1 KR 101373834B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
electrode
transparent
transparent semiconductor
gate electrode
Prior art date
Application number
KR1020130041762A
Other languages
English (en)
Inventor
정건영
이광호
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020130041762A priority Critical patent/KR101373834B1/ko
Priority to PCT/KR2013/012364 priority patent/WO2014171616A1/ko
Application granted granted Critical
Publication of KR101373834B1 publication Critical patent/KR101373834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

용액 공정으로 제조되는 투명 반도체 장치가 개시된다. 이 장치는 게이트 전극과, 게이트 전극 상면에 배치된 게이트 절연막과, 게이트 절연막 상면에 배치된 활성층과, 활성층 상면에 배치된 소스 및 드레인 전극을 포함하고, 게이트 전극, 게이트 절연막, 및 활성층은 투명성 물질로 이루어지고, 소스 전극 및 드레인 전극은 활성층 상면에 각각 금속 나노파티클 용액을 이용하여 코팅되어 형성된 격자 무늬형으로 형성되어 투명성을 갖는다. 이러한 투명 반도체 장치는 바람직하게 투명 디스플레이의 구동유닛으로 적용될 수 있다.

Description

투명 반도체 장치 및 그 제조방법{TRANSPARENT SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 분야에 관한 것으로서, 보다 상세하게는 용액법 공정을 이용하여 제조되는, 격자 전극을 포함하는 투명 반도체 장치 및 그 제조방법에 관한 것이다.
투명 전도성 전극(Transparent conductive electrodes: TCE)이 유기 발광다이오드(OLED), 액정 디스플레이(LCD), 유기 솔라셀 등에 많이 이용되고 있다. 이들 디바이스에는 공통적으로 인듐주석산화물(indium tin oxide: ITO)이 투명전극으로 이용된다. ITO 전극은 광학적 투명성, 전기전도도, 및 환경 안정성과 같은 많은 장점을 가진다.
디스플레이 산업이 급성장함에 따라, 투명전극에 대한 수요가 급증하고 있다. 그로 인해, 인듐 고갈 문제가 세계적으로 중요한 이슈가 되고 있고, 이러한 산업적 수요의 증대는 희토류 금속 자원의 배분 문제를 야기하고 있다. 따라서, ITO를 대체하는 투명전극용으로서, 투명 금속 산화물, 카본 나노튜브(CNT), 전도성 폴리머, 및 그래핀과 같은 대안들이 개발되고 있다. 그러나, 이들 대안적인 물질들은 고투명성, 고전도성, 균일한 전도도 및 기판과의 높은 접착성과 같은 필요조건들을 모두 충족시키지는 못한다. 더구나, 대부분 상용의 투명전극 제품들이 진공 증착 시스템에서 제조되고 있는데, 이러한 진공 공정은 차세대 플렉시블 전극 개발에서 추구하고 있는 롤투롤(roll-to-roll: R2R) 연속 공정에 적합하지 않다. 대안으로서, 폴리머 템플릿 상면에 금속 나노파티클 용액을 도말(spreading)시키는 방법이 주목을 받고 있는데, 이는 고-진공 장비를 사용하지 않고 전극을 제조할 수 있다.
얇은 금속 라인에 의하여 전기가 흐를 수 있으며 입사광이 금속 라인 사이의 갭으로 전파되는 금속 그리드 전극이 또한 전도도 또는 투과도 손실이 없는 투명 벤더블(bendable) 전극으로서 연구되고 있다. 여기서는 금(Au) 및 은(Ag) 그리드가 금속 나노파티클(NP) 용액을 이용하여 자기 조립 현상과 증발 리소그래피를 통해 각각 제조되었다. 또한 유기발광다이오드(OLED)의 투명 플렉시블 전극으로서 은 나노와이어-네트워크 필름이 연구되고 있다.
투명 전극 개발의 진전에 따라서, 투명 박막 트랜지스터(TTFT)를 구동유닛으로 이용하여 투명 디스플레이를 제작하는 것이 실현될 수 있다. 투명 금속 산화물(즉, ZnO, ZTO) 트랜지스터에 의해 구동되는 투명 능동형 및 싱글 TTFT OLED가 발표된 바 있으나, 여기서는 투명 콘택 전극으로 채용된 ITO 또는 금속 산화물 전극이 연속 공정에 적합하지 않은 고-진공 증착 시스템에 의해 증착되었다.
한국특허등록 10-0957780
본 발명은 상술한 종래의 문제점을 감안하여 안출된 것으로서, 격자 전극을 포함하는 투명 반도체 장치를 제공한다.
본 발명은 용액법으로 전체 공정을 진행하는 투명 반도체 장치의 제조방법을 제공한다.
본 발명은 투명 반도체 장치를 제공하며, 이 장치는: 게이트 전극; 상기 게이트 전극 상면에 배치된 게이트 절연막; 상기 게이트 절연막 상면에 배치된 활성층; 상기 활성층 상면에 배치된 소스 전극 및 드레인 전극;을 포함하고, 상기 게이트 전극, 상기 게이트 절연막, 및 상기 활성층은 투명성 물질로 이루어지고, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중의 하나 이상은 격자 무늬형으로 형성된다.
상기 게이트 전극은 불소가 도핑된 산화주석(FTO)막 또는 금속 격자이고, 상기 게이트 절연막과 상기 활성층은 실록산 기반 SOG막과 아연-주석산화물(ZTO)이다.
상기 격자 무늬형의 상기 게이트 전극, 소스 전극 및 드레인 전극은 전도성 금속물질로 형성된다.
본 발명은 또한 투명 반도체 장치 제조방법을 제공하며, 이 방법은: 게이트 전극을 준비하는 단계; 상기 게이트 전극 상에 게이트 절연막을 코팅 형성하는 단계; 상기 게이트 절연막 상면에 활성층을 코팅 형성하는 단계; 및 상기 활성층 상면에 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하고, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상은 각각 격자 무늬형의 금속으로 형성될 수 있다.
상기 게이트 전극은 불소가 도핑된 산화주석(FTO)막, 또는 금속격자로 이루어질 수 있다.
상기 게이트 절연막은 메틸 실록산 기반 SOG막일 수 있다.
상기 활성층은 아연-주석산화물(ZTO)일 수 있다.
상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극의 형성은: (가) 기판 상에 격자무늬형의 트렌치홈을 가지는 템플릿을 형성하는 단계; (나) 상기 템플릿 상에 적어도 상기 트렌치홈을 매립하도록 전도성 물질을 배치하는 단계; 및 (다) 상기 트렌치홈에 매립된 전도성 물질을 남기고 상기 템플릿 및 상기 템플릿 상의 전도성 물질을 제거하는 단계;를 포함한다.
상기 단계 (나)의 상기 전도성 물질은 금속 나노파티클 용액 또는 금속을 포함하는 용액일 수 있다.
상기 단계 (나)와 상기 단계 (다) 사이에 상기 전도성 물질에 열을 가하여 솔벤트를 제거하는 과정을 더 포함할 수 있다.
상기 남겨진 전도성 물질을 소결하는 단계를 더 포함한다.
상기 단계 (가)에서 상기 템플릿의 형성은: 투명 기판 상면에 폴리머 물질층을 스핀코팅하는 단계; 및 격자 스탬프를 이용하여 폴리머 물질층에 격자형 트렌치홈을 형성하는 단계;를 포함한다.
본 발명에 따르면, 투명 전극인 Ag 격자 소스/드레인 전극을 가지는 전체 용액 공정(all-solution-processed)에 의한 투명 반도체 장치인 TTFT가 제공된다. 본 발명에서는 고가의 고-진공 시스템을 채용하지 않고서도 연속 공정으로 투명 전극 및 그를 채용하는 투명 반도체 장치를 제조할 수 있다. 본 발명의 투명 반도체 장치에 채용되는 투명 전극은 가시대역에서 80% 정도의 적정한 투과도와 6.13±0.12 Ω/sq의 시트 저항을 가진다. 이러한 투명 전극은 예를 들어 프린팅과 Ag 나노파티클 용액 코팅에 의해 제조될 수 있다. 벤딩 및 테이핑 테스트는 투명 전극이 기계적 전기적으로 안정적이라는 것을 보여준다. 또한 상술한 투명 전극을 채용하는 본 발명의 투명 반도체 장치의 일예인 TTFT는 전형적인 n-형 트랜지스터 성능인 1.27㎝2/Vs의 이동도, 1.7V의 문턱전압 및 2.8×104의 점멸비를 보여준다. TN-모드 LC 셀을 스위칭하기 위한 구동 유닛으로 적용된 TTFT는 전 가시대역에 걸쳐서 순수한 FTO 글라스와 유사한 투과도를 가진다. 따라서, 본 발명의 투명 반도체 장치는 투명 디스플레이에 바람직하게 적용될 수 있다는 것을 알 수 있다.
도 1은 본 발명의 투명 반도체 장치에 채용되는 투명 금속 그리드 전극의 제조 과정을 개략적으로 보여주는 도면이다.
도 2a 및 2b는 본 발명의 투명 반도체 장치에 채용되는 투명 전극의 제조에 이용되는 폴리머 템플릿에 대한 전계방사형 주사전자현미경 이미지이다.
도 3a 및 3b는 본 발명의 투명 반도체 장치에 채용되는 투명 전극에 대한 사진으로서, 도 3a는 주사전자현미경 이미지이고, 도 3b는 AFM 이미지이다.
도 4a 및 4b는 본 발명의 투명 반도체 장치에 채용되는 투명 전극의 예에 관한 사진과, 파장에 따른 투과도를 나타내는 그래프를 포함하는 도면이다.
도 5는 본 발명의 투명 반도체 장치에 채용되는 투명 전극의 예와 기존의 ITO 전극의 벤딩 테스트의 결과를 나타내는 그래프이다.
도 6a 및 6b는 본 발명의 투명 반도체 장치에 채용되는 투명 전극의 예의 벤딩에 따른 광출력 강도 변화를 보여주는 사진이다.
도 7은 본 발명의 투명 반도체 장치를 개략적으로 나타낸 도면이다.
도 8은 Zn 대 Sn의 몰비에 따른 일반적인 ZTO 기반 트랜지스터의 특성을 나타낸 그래프이다.
도 9는 본 발명의 투명 반도체 장치의 활성층으로 채용되는 ZTO막의 X-ray 회절 패턴을 나타내는 그래프이다.
도 10은 본 발명의 투명 반도체 장치(TTFT)의 광학적 투과도와 비교군의 투과도를 나타내는 도면이다.
도 11은 본 발명의 투명 전극의 제조에 이용되는 각 막들에 대한 AFM 이미지로서, (a)는 순수한 FTO 글라스 기판에 대한 것이고, (b)는 FTO 글라스 기판 상에 SOG막이 형성된 것이며, (c)는 SOG/FTO 적층 기판 상에 ZTO막이 형성된 것이다.
도 12는 본 발명의 투명 반도체 장치의 전달특성을 나타내는 그래프이다.
도 13은 본 발명의 투명 반도체 장치의 특성을 나타내는 도면이다.
도 14a 내지 14e는 본 발명의 투명 반도체 장치를 액정(liquid crystal: LC) 셀에 적용한 예시를 개략적으로 도시한 도면이다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명의 실시예를 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
먼저 간략히 설명하면, 본 발명은 용액법 공정을 이용하여 제조되는 투명 반도체 장치를 제공한다. 이러한 투명 반도체 장치는 게이트 전극, 게이트 절연막, 활성층, 및 소스/드레인 전극을 투명성 물질로 형성함으로써 높은 투과도를 가지는 투명 반도체 장치가 제공될 수 있다. 또한 본 발명의 투명 반도체 장치의 제조방법은 상술한 바와 같이 전체 공정을 용액법으로 진행하기 때문에, 고비용을 초래하는 고진공 시스템을 이용하지 않게 된다. 나아가, 본 발명의 투명 반도체 장치는 투명 디스플레이의 구동유닛으로서 제공될 수 있다. 이러한 본 발명의 투명 반도체 장치는 상술한 투명성 물질을 이용하는 것 외에 특히 용액법으로 제조되는 투명 격자 전극을 게이트 전극 및 소스/드레인 전극으로 채용함으로써 구현될 수 있다.
하기에서는 본 발명의 투명 반도체 장치에 채용되는 투명 전극의 제조에 대하여 먼저 설명하기로 한다.
도 1은 본 발명의 투명 반도체 장치에 채용되는 투명 금속 그리드 전극의 제조 과정을 개략적으로 보여주는 도면이다.
투명 반도체 장치 제조방법은, 도 1의 (a) 내지 (c)에 도시한 바와 같이, 기판(111) 상에 폴리머 템플릿(120)을 형성하는 단계를 포함한다.
이러한 템플릿(120)은 투명한 기판(111)의 상면에 폴리머 물질을 스핀코팅하여 폴리머 물질층(12)을 형성한 후 스탬프(130)로 각인시켜서 다수개의 트렌치홈 라인으로 이루어진 격자무늬 트렌치홈(120g)을 가지는 템플릿(120)을 형성한다. 도시한 바와 같이, 이러한 템플릿(120)은 스탬프(130)를 이용하여 제작되며 이에 대하여 간략하게 설명한다.
투명 전극(11)을 제조하는 데 이용되는 스탬프(130)는 예를 들어 직각형 격자(grid) 형상을 가지는 h-PDMS(hard polydimethylsiloxane) 스탬프로서 이는 공지된 기술을 이용하여 변형과 뒤틀림이 발생하지 않도록 제작한다.
예를 들어, 다음과 같이 스탬프(130)를 제작하였다. 먼저, h-PDMS 용액(30㎛)을 포토리소그래피 공정에 의해 형성된 실리콘 마스터 몰드에 스핀코팅한 후 베이킹하였다. 이어, s-PDMS(soft polydimethylsiloxane) 용액을 h-PDMS의 상에 10㎜ 두께로 스핀코팅하였다. h-PDMS와 s-PDMS를 마스터 몰드로부터 분리하면 스탬프(130)가 제조된다. 이러한 스탬프(130)는 예를 들어 선폭 3㎛과 갭(gap) 사이즈 30㎛을 가지는 직사각형 격자 형상을 가진다. 또한 스탬프(130)는 h-PDMS와 s-PDMS를 모두 포함함으로써, 결과적으로 연성과 경성을 함께 가지게 된다. 스탬프(130)에 포함된 s-PDMS는 압력 또는 자극 흡수부로 사용되어, 기판(111)에 균일한 접촉을 가능하게 한다. 스탬프(130)의 사이즈는 예를 들어 2.5×2.5㎝2이었다.
다시 도 1의 (a) 내지 (c)의 템플릿(120)의 형성단계의 설명으로 돌아오면, 상술한 바와 같이 제작된 스탬프(130)를 이용하여 도 1의 (b)에서와 같이 폴리머 물질층(12)에 격자무늬 트렌치홈(120g)을 전사시킴으로써 템플릿(120)을 형성하게 된다. 폴리머 물질층(12)은 예를 들어 포토레지스트 용액일 수 있다.
이때의 기판(111)은 예를 들어 글라스 또는 플렉시블 PET일 수 있다. 플렉시블 기판이 이용될 경우에는 플렉시블 전극을 구현할 수 있다. 또한 하기에서 설명되는 본 발명의 투명 반도체 장치에서는 ZTO(zinc-tin oxide)으로 형성되는 활성층의 상면에 소스/드레인 전극이 형성되기 때문에 활성층의 이하의 층들이 여기에서의 기판일 수 있다.
바람직하게 템플릿(120)에 형성된 격자무늬 트렌치홈(120g)은 바닥면에 기판(111)의 상면을 노출하도록 형성된다.
이어서, 도 1의 (d)에서와 같이 템플릿(120) 상에 적어도 다수개의 트렌치홈 라인 또는 격자무늬 트렌치홈(120g)을 매립하도록 전도성 물질(14)을 배치한다. 전도성 물질은 금속 나노파티클 용액이거나 전도성을 갖는 금속을 포함하는 용액으로 형성할 수 있다. 이러한 전도성 물질(14)은 바람직하게는 스핀코팅, 드롭핑(dropping) 또는 닥터블레이드법(doctor blade) 등으로 형성할 수 있다.
이어, 바람직하게는 전도성 물질(14)인 금속 나노파티클 용액에 열을 가하여 솔벤트를 제거할 수 있다.
이어, 도 1의 (e)와 같이 트렌치홈(120g)에 매립된 전도성 물질(14)을 남기고 템플릿(120) 및 템플릿(120) 상의 전도성 물질(14)을 제거한다. 예를 들어 템플릿(120)을 형성한 폴리머가 포토레지스트일 경우에 아세톤을 이용하여 템플릿(120)을 제거할 수 있다. 템플릿(120)이 제거될 때 그 위에 있는 전도성 물질(14)도 함께 분리되며, 도 1의 (e)에서 알 수 있는 바와 같이, 트렌치홈(120g) 내부에 매립되어 격자무늬를 이루는 전도성 물질(14)만이 기판(111) 상에 잔류하게 된다.
다음에, 도 1의 (f)와 같이, 기판(111) 상에 남겨진 격자무늬의 전도성 물질(14)을 소결함으로써 전기적 경로를 확립함으로써 전극(11)을 형성한다. 이 과정에서 유기 분산제 등도 제거될 수 있다.
템플릿 제조
폴리머 물질로서 SU-8 레지스트(MicroChem, Germany)를 희석제 AZ-1500(AZ Electronics Materials, Germany)으로 희석하였으며, 중량비 2:1이었다.
기판(111) 상에 희석된 레지스트 용액을 떨어뜨리고 나서 스핀코팅함으로써 폴리머 물질층(12)을 형성하였다(도 1의 (a) 참조).
상술한 바와 같은 h-PDMS 스탬프(130)를 9.8kPa의 압력을 가지는 콘택 프린터(HTM-500, Hutem)를 이용하여 레지스트 상에 압박하였다. 다음에, h-PDMS 스탬프(130)/폴리머 물질층(12)/기판(111)으로 이루어진 조립체를 1분 동안 100℃로 가열하였다(도 1의 (b) 참조).
h-PDMS 스탬프(130)를 분리한 후에 폴리머 물질층(12)에 역 패턴이 전사된 템플릿(120)이 형성되었다. 여기서 역 패턴은 다수개의 트렌치홈 라인, 바람직하게는 격자무늬 트렌치홈(120g)이다(도 1의 (c) 참조).
투명 전극 제조
금속 나노파티클 용액으로서, Ag 나노파티클 용액(NPS-J, Harima Chem., Japan, 5 ㎚ particle size on average, dispersed in tetradecane at 60 wt%)을 헥산(Sigma Aldrich, USA)을 이용하여 중량비 1:20으로 희석하였다. 이러한 Ag 나노파티클 용액을 폴리머 템플릿(120) 30초당 4,000rpm으로 스핀코팅하고 난 후, 핫플레이트에서 1분 동안 100℃로 가열하여 솔벤트를 증발시켰다(도 1의 (d)).
마지막으로, 아세톤에 침지한 상태에서 손으로 교반하여 폴리머 물질층(12)인 SU-8 레지스트를 제거하였다(도 1의 (e)).
Ag 나노파티클들의 전기적 연결을 확립하기 위해, 100℃의 오븐에서 5시간 동안 소결하였다(도 1의 (f)).
도 2a 및 2b는 본 발명의 투명 반도체 장치에 채용되는 투명 전극의 제조에 이용되는 폴리머 템플릿(120)에 대한 전계방사형 주사전자현미경 이미지로서, 폴리머 템플릿(120)이 320㎚의 두께를 가지는 것이다. 도시된 바와 같이, 트렌치홈(120g) 내부 영역에 잔류층이 남지 않았다는 것을 알 수 있다. 또한 도 2a의 삽입 이미지는 템플릿(120)의 광역 패턴성을 보여준다.
도 3a 및 3b는 본 발명의 투명 반도체 장치에 채용되는 투명 전극의 예에 대한 사진으로서, 도 3a는 주사전자현미경 이미지이고, 도 3b는 AFM 이미지이다.
도 3a 및 3b에서 알 수 있는 바와 같이 전극(11)을 이루는 Ag 격자는 소결 이후에 와이어를 따라 크랙이나 베이컨시(vacancy)가 관찰되지 않는 양호한 재현성을 보여준다.
도 4a 및 도 4b는 본 발명의 제조방법에 따라 각각 글라스 기판과 플렉시블 PET 기판에 제조된 Ag 격자를 포함하는 투명 전극의 사진과, 파장에 따른 해당 전극의 투과도를 나타내는 그래프를 포함하는 도면이다. 도 4a 및 4b에서는 기판이 4cm2 면적을 가진다. 또한 도면에는 순수한 글라스(bare glass) 기판 또는 순수한 PET(bare PET) 기판의 투과도가 비교를 위해 표시되었다. 또한 Ag 격자(grid) 전극을 Ag 메쉬(mesh) 전극으로 표시하기도 하였다.
도면의 그래프에서 알 수 있는 바와 같이, 글라스 기반 전극(도 4a)과 PET기반 전극(도 4b)은 각각 가시대역(400 내지 800㎚)에서 79.4%와 69.4%의 평균 투과도를 나타낸다. Ag 전극을 통한 투과도 손실은 양자 모두 대략 13%이다.
투명 전극의 성능을 평가하는 데 있어서 시트 저항 역시 중요한 파라미터이다. 리지드 전극(도 4a)과 플렉시블 투명 전극(도 4b)이 각각 6.13±0.12과 7.95±0.12 Ω/sq으로 측정되었다.
더구나, 상술한 본 발명의 실시예에 따라 제조된 Ag 격자 전극의 투과도와 시트 저항은 4개월 이상 동안 변하지 않았다.
도 5는 본 발명의 투명 반도체 장치에 채용되는 투명 전극의 예와 기존의 ITO 전극의 벤딩 테스트의 결과를 나타내는 그래프이다. 그래프는 벤딩 싸이클 수(number of bending cycle) 대비 R/Ro를 나타낸다.
벤딩 테스트를 실시하여 물리적 응력 하에 플렉시블 PET 기판 상에 형성된 본 발명의 Ag 격자 전극의 전도도의 안정성을 평가하였다. 도 5는 1,000 사이클의 벤딩(반지름 ≤ 12㎜)에 대한 R/Ro를 나타내며, 여기서 Ro은 초기 저항으로서 ITO PET과 Ag 격자 PET이 각각 108.1과 8.4Ω으로 측정되었다. Ro과 R이 벤딩 테스트 전과 후에 기판의 양 엣지 부위에 2㎝ 간격으로 배치된 2개의 전기 프로브 라인을 이용하여 자동으로 측정되었다. Ag 격자 PET의 R/Ro는 1,000 벤딩 사이클 동안 일정하게 유지되었지만, ITO PET의 R/Ro는 ITO의 크랙으로 인해 5배로 증가하였다. 테이핑 테스트 역시 Ag 격자 전극이 기판에 견고하게 부착된다는 것을 보여주었다.
도 6a 및 6b는 본 발명의 투명 반도체 장치에 채용되는 투명 전극의 예의 벤딩에 따른 광출력 강도 변화를 보여주는 사진이다.
또한 Ag 격자 플렉시블 PET 전극을 크로커다일 집게(crocodile clip)를 통해 발광 다이오드에 전기적으로 연결하여, 벤딩시키는 동안 광출력 강도의 변화를 모니터링함으로써 Ag 격자 전극의 전기 전도도를 측정하였다. 도 6a(flat) 및 6b(bent)에 나타낸 바와 같이, Ag 격자 PET 전극의 경우에는 벤딩에 따른 변화가 관찰되지 않았다. 그에 비해, 기존의 ITO PET 전극의 경우, 광출력 강도가 벤딩에 민감하였으며, 실제로 구부림 상태에서는 다이오드의 광출력 강도가 거의 없었고 기계적 변형이 제거되었을 때 광출력 강도가 복구되었다.
이하에서는 상술한 투명 전극 및 그 제조방법을 채용하여 제조되는 본 발명의 반도체 장치 및 그 제조방법에 대하여 상세하게 설명한다.
상술한 투명 전극의 예로서 Ag 격자 전극은 투명 박막 트랜지스터(TTFT)에 바람직하게 적용될 수 있다. 기존의 실리콘-기반 TFT는 구동 유닛으로 적합하지 않은데, 이는 반도체 와 전극으로 사용된 물질이 투명하지 않기 때문이다. 따라서 ITO, IZO, ZnO, IGZO and Al2O3와 같은 투명 금속 산화물 기반 물질을 TFT에서 전극, 게이트 절연물질 및 반도체 물질로서 이용하기 위한 연구가 진행되어 왔다. 그러나, 이들 물질은 고-진공 증착 시스템을 이용하여 증착된다.
그러나, 본 발명은 진공 증착 시스템을 사용하지 않는, 용액법으로 전체 공정을 진행하여 제조되는 투명 반도체 장치를 제공한다.
도 7은 본 발명의 투명 반도체 장치를 개략적으로 나타낸 도면이다.
도 7을 참조하여, 본 발명의 투명 반도체 장치는 게이트 전극(21)과, 게이트 전극(21) 상면에 배치된 게이트 절연막(22)과, 게이트 절연막(22) 상면에 배치된 활성층(23)과, 활성층(23) 상면에 배치된 소스 전극(11s) 및 드레인 전극(11d)을 포함한다. 게이트 전극 및 소스/드레인 전극(11s, 11d)은 상술한 투명 전극(11)이 적용될 수 있다. 또한 이들 반도체층과 전극은 바람직하게 올-용액 프로세스(all-solution process)로 제조될 수 있다.
구체적으로, 게이트 전극(21)은 예를 들어 불소가 도핑된 산화주석(FTO: fluorine-doped tin oxide)막일 수 있다. 게이트 절연막(22)은 메틸 실록산 기반 SOG막일 수 있다. 활성층은 아연-주석 산화물(ZTO)로 형성될 수 있다. 게이트 전극(21)은 또한 상술한 투명 전극인 금속 격자로 형성할 수 있다.
바람직하게, 이들 게이트 절연막(22)과 활성층(23)의 아연-주석 산화물(ZTO)은 스핀코팅으로 형성될 수 있다.
격자 무늬형의 게이트 전극, 소스/드레인 전극에는 상술한 투명 전극을 적용할 수 있고, 예컨대 Ag로 형성될 수 있다.
도 7에 나타낸 본 발명의 투명 반도체 장치의 예는 5,000㎛의 채널폭과 50㎛의 채널길이를 가지는 하부 게이트 전극-Ag 격자 소스/드레인 전극의 구성을 가진다. 불소가 도핑된 산화주석(FTO) 글라스 또는 금속 격자로 게이트 전극(21)을 형성하여 공통전극으로 이용한다. 메틸 실록산 기반 SOG(methyl siloxane-based spin on glass)을 게이트 전극(21)에 코팅하여, 게이트 절연막(22)을 형성한다. 이는 용액법 공정 적용성과 열적 안정성으로 인해 유기 및 무기 트랜지스터에서 게이트 절연층으로 많이 이용된다.
활성층(23)인 n-형 반도체로서는, 비정질 아연-주석 산화물(ZTO)이 솔-겔 공정성, 고투명성, 및 적정한 전기적 특성으로 인해 채택된다. ZTO-기반 트랜지스터는 이동도와 점멸비(on-off ratio)가 각각 1.1~14.11㎝2/Vs 및 105~108이다.
투명 반도체 장치(TTFT: Transparent Thin Film Transistor) 제조
게이트 전극(21)으로 이용될 FTO 글라스 기판(시트 저항: 8 Ω/sq)을 피클링톤(Piklington, TEC-7, Japan)으로부터 구입하여 초음파 욕조에서 아세톤, 이소프로필 알콜(IPA: iso-propyl alcohol) 및 순수(DI)의 순서로 세정하였다.
실록산-기반 SOG (Honeywell 512B, USA)를 40초당 4,000rpm의 속도로 FTO 글라스에 스핀코팅한 후, 250℃의 핫플레이트에서 1분 동안 베이킹하여 게이트 절연막(22)을 형성하였다. 마지막으로, N2를 100sc㎝으로 흘리면서 1시간 동안 400℃로 어닐링하였다.
0.09M의 아세트산 아연(zinc acetate, 0.17g, Zn(CH3CO2)2, Sigma Aldrich, USA)과 0.21M의 염화주석(II)(0.4g, SnCl2: Sigma Aldrich, USA)을 2-메톡시에탄올 솔벤트(10㎖)에 용해함으로써 ZTO 필름에 대한 전구체 용액을 형성하였다. 0.18M의 에탄올아민(0.05g, NH3aH3aH2OH, Sigma Aldrich, USA) 안정제를 용액에 첨가하여 아연 전구체의 용해도를 높였다. 사용 전에 용액을 상온에서 3시간 동안 충분히 교반한 후, 1회용 필터(사이즈: 0.1㎛)를 이용하여 필터링하였다. ZTO 용액을 SOG/FTO 기판 상에 스핀코팅한 후 500℃의 노 내에서 1시간 동안 어닐링함으로써 활성층(23)을 형성하였다.
이어서, 활성층(23)인 ZTO 상면에 Ag 격자 소스/드레인 전극(11s, 11d)을 형성하였다. 이러한 소스/드레인 전극(11S, 11d)은 상술한 바와 같은 투명 전극(11)의 제조방법의 단계를 적용하였으며, 따라서 여기서는 게이트 전극(21)/게이트 절연막(22)/활성층(23)이 도 1에서의 기판(111) 역할을 하였다.
도 8은 Zn 대 Sn의 몰비에 따른 일반적인 ZTO 기반 트랜지스터의 특성을 나타낸 그래프이다.
참고적으로, 도 8은 전자빔 증착된 알루미늄 소스/드레인 전극인 것을 빼고 도 7에 도시한 본 발명의 투명 반도체 장치와 동일한 구성을 가지는 ZTO-기반 트랜지스터를 이용하여 도출된 그래프이다. 이를 통해 ZTO-기반 트랜지스터의 전기적 특성에 있어서 전구체 용액에서의 Zn 대 Sn의 몰비에 따른 영향을 조사하였다. 도시한 바와 같이 최상의 전계효과 이동도(5.87㎝2/Vs)와 점멸비(3.3×108)가 Zn:Sn의 몰비 3:7을 가지는 전구체 용액으로부터 얻어졌다.
도 9는 본 발명의 투명 반도체 장치의 활성층으로 채용되는 ZTO막의 X-ray 회절 패턴을 나타내는 그래프이다.
도시한 바와 같이, 열적으로 어닐링된 ZTO막(Zn:Sn의 몰비 3:7)의 X-ray 회절(XRD) 분석은, 피크가 없는 넓은 회절 프로파일을 가지는 비정질 상을 보여주었다. 기존 연구에 따르면, 비정질 ZTO막의 ZnO 결정면에 넓고 작은 피크들이 배치된다고 보고된 바 있다. 이러한 차이점은 ZTO 막에서의 Sn 농도에 기인한다. 프루토스(Frutos) 등은 XRD 회절 분석을 이용하여 0.1% 내지 10%의 Sn 농도(목표 중량%) 범위의 ZnO막에서의 상전이를 보고한 바 있다. 0.1% Sn을 가지는 ZnO막은 순수한 ZnO 결정면으로부터의 피크들을 보여준다. Sn 농도가 10%로 증가할 때 ZnO의 결정도가 없어졌다.
본 발명의 졸-겔 공정(sol-gel processed)에 의한 ZTO막에서의 고농도 Sn(Sn/Sn+Zn으로 정의된 Sn mol%=0.7)로 인해, 결정 피크가 사라지고 막이 비정질화되었고, 이는 기존에 보고된 결과와 일치한다. 기존 연구에 따르면 이동도 13.11 ㎝2/Vs과 108 보다 큰 점멸비를 가지는 알루미늄 상부 콘택의 용액법 공정으로 제조된 비정질 ZTO 트랜지스터가 보고된 바 있다.
도 10은 본 발명의 투명 반도체 장치(TTFT)의 광학적 투과도와 비교군의 투과도를 나타내는 도면이다.
본 발명의 투명 반도체 장치는 게이트 전극(21)으로서 FTO 글라스, 게이트 절연막(22)으로서 730㎚ 두께의 SOG막, 활성층(23)으로서 20㎚ 두께의 ZTO막 및 투명 전극으로서 150㎚ 두께 Ag 격자 소스/드레인 전극(11s, 11d)으로 구성된 TTFT이다. 비교군은 FTO 글라스와, FTO 글라스 상에 SOG막, ZTO막, 및 Ag 메쉬가 각각 형성된 것이다.
본 발명의 투명 반도체 장치와 비교군의 광학적 투과도를 측정하여 비교하였다. 가시대역에서의 FTO 글라스의 평균 투과도는 73.4%이다. 흥미롭게도, 주목할 만한 투명도 개선이 SOG 샘플(80.4%)에서 관찰되었으며, 이는 아마도 FTO/공기 계면의 반사계수 매칭 보다 FTO(n=1.85)/SOG(n=1.39)/공기(n=1.0)의 계면들에서의 반사계수 매칭이 더 양호하기 때문이라고 추정된다. 이는 반사계수 차이가 큰 2개의 매질 사이의 계면에서 발생하는 총내부반사를 상당히 감소시킨 결과라고 할 수 있다.
FTO 기판의 거친 표면(4㎛2당 rms 거칠기: 22.62㎚)은 심한 광산란을 일으켜서 투과도를 감소시키게 된다. 그러나, 본 발명의 투명 반도체 장치에서는 이와 같이 거친 FTO 글라스 표면은 게이트 절연막(22)인 SOG막으로 인해 동일한 스캐닝 영역에 해당하는 표면의 rms 거칠기가 0.56㎚이 된다. 핀토(Pinto) 등에 따른 기존 연구 역시 투과도에 대한 표면 거칠기의 영향에 대하여 동일한 결과를 보고한 바 있다.
FTO 상에 Ag 메쉬가 형성된 기판은 64.7%의 투과도(대략 9% 손실)를 갖지만, 본 발명의 투명 반도체 장치인 전체 TTFT 장치의 광학적 투과도(73.8%)는 전체 가시대역에 대하여 순수한 FTO 기판의 투과도로 복귀한다.
도 10의 우측 도면은 본 발명의 투명 반도체 장치의 예와 비교군들의 사진으로서 본 발명의 투명 반도체 장치와 비교군들과의 투과도 차이를 보여준다.
도 11은 본 발명의 투명 전극의 제조에 이용되는 각 막들에 대한 AFM 이미지로서, (a)는 순수한 FTO 글라스 기판에 대한 것이고, (b)는 FTO 글라스 기판 상에 SOG막이 형성된 것이며, (c)는 SOG/FTO 적층 기판 상에 ZTO막이 형성된 것이다.
SOG/FTO 적층 기판 상면의 ZTO막에 대한 AFM 분석은 rms 거칠기 0.55㎚의 부드러운 표면을 보여주며, 이는 소스 및 드레인 전극 모두에 대하여 양호한 계면을 제공하게 된다.
도 12는 본 발명의 투명 반도체 장치의 전달특성을 나타내는 그래프이다. 이 그래프는 일정한 VD하에서 VG를 순차적으로 증가시킴에 따라 드레인 전극에 흐르는 전류를 기록한 그래프로서 전형적인 산화아연반도체의 n-type 특성을 보이고 있다. 여기서는 VD=40V에서 -5~40V의 VG값에 대한 본 발명의 투명 반도체 장치(TTFT)의 전달 특성을 나타낸다. 이 결과는 1.27㎝2/Vs의 전하 캐리어 이동도, 1.7V의 문턱전압, 및 2.8×104의 점멸비를 가지는 n-형 반도체 ZTO의 트랜지스터의 성능을 나타낸다. 이들 값은 전술한 전자-빔으로 증착된 Al 소스/드레인 콘택을 가지는 트랜지스터 보다 낮은데, 이에 대한 주 원인은 Ag가 Al 보다 더 높은 일함수를 갖기 때문이다.
도 13은 본 발명의 투명 반도체 장치의 특성을 보여주는 도면으로서, 0, 10, 20, 30, 40V의 VG하에서의 TTFT의 전형적인 트랜지스터 출력 커브를 나타낸다.
도 14a 내지 14e는 본 발명의 투명 반도체 장치를 액정(liquid crystal: LC) 셀에 적용한 예시를 개략적으로 도시한 도면이다.
도시한 바와 같이 본 발명의 투명 반도체 장치(싱글 TTFT)를 투명 디스플레이 장치의 구동유닛으로 적용하여, TN(twisted nematic) 모드 액정(LC) 셀의 스위칭 특성을 알아보았다. 전체 LC 시스템이 도 14a에 개략적으로 도시되었으며, 여기서는 LC 셀이 본 발명의 투명 반도체 장치인 TTFT의 상면에 배치된다. TTFT의 소스 전극은 LC셀의 하부 전극에 연결되고, 도 14a의 전기회로도에 도시된 바와 같이 LC 셀의 상부 전극의 접지된다. 10V의 일정한 드레인 전압이 인가된 상태에서 0.25Hz에서의 0~25V 사각형 펄스가 게이트 전극에 인가되었다.
여기서의 TN-모드 LC 셀은 통상적인 화이트 모드로 제조되었고, 연속 90° 트위스트된 액정의 웨이브가이드 특성으로 인해 제로 바이어스 하에서 최대 투명도를 나타내며, 이는 어느 전계 이상에서 기판에 직교하도록 재배향될 수 있다. 이러한 조건 하에서는 편광된 입사광 LC 셀의 분석기를 통해 전파될 수 없어서 최소 투과도가 된다. 제로 게이트 바이어스에서는, 도 14b에 도시한 바와 같이, 아래의 'GIST' 로고가 TTFT와 LC 셀 모두를 통해서 선명하게 보인다. 게이트 전압이 TTFT의 문턱전압 이상으로 인가될 때, 도 14c에 도시한 바와 같이 LC 재배향으로 인해 게이트 바이어스가 증가함에 따라 광을 전파시키는 강도가 점차적으로 줄어든다. LC 분자가 20V의 게이트 바이어스에서 전계에 평행하게 정렬될 때, 도 14d와 같이 아래의 GIST 로고가 보이지 않게 된다. 이와 같이 본 발명의 투명 반도체 장치인 TTFT의 게이트 바이어스(VG)를 제어함으로써 LC 셀이 화이트와 블랙 사이에서 스위칭될 수 있다.
LC 시스템의 투과도를 1㎜의 스폿 사이즈를 가지는 He-Ne 레이저(λ= 633㎚)를 이용하여 측정하였다. 도 14a에 도시된 시스템의 문턱전압은 3.4V이고, 투과도가 7.7V에서 포화된다(도 14e). LC 셀의 반응시간 분석에 따르면, 턴온에 대해서는 20.12ms이고, 턴오프에 대해서는 1.59ms였다.
이상과 같이 본 발명에 따르면, 투명 전극인 Ag 격자 소스/드레인 전극을 가지는 전체 용액 공정(all-solution-processed)에 의한 투명 반도체 장치인 TTFT가 제공된다. 본 발명에서는 고가의 고-진공 시스템을 채용하지 않고서도 연속 공정으로 투명 전극 및 그를 채용하는 투명 반도체 장치를 제조할 수 있다. 본 발명의 투명 반도체 장치에 채용되는 투명 전극은 가시대역에서 80% 정도의 적정한 투과도와 6.13±0.12 Ω/sq의 시트 저항을 가진다. 이러한 투명 전극은 예를 들어 프린팅과 Ag 나노파티클 용액 코팅에 의해 제조될 수 있다. 벤딩 및 테이핑 테스트는 투명 전극이 기계적 전기적으로 안정적이라는 것을 보여준다. 또한 상술한 투명 전극을 채용하는 본 발명의 투명 반도체 장치의 일예인 TTFT는 전형적인 n-형 트랜지스터 성능인 1.27㎝2/Vs의 이동도, 1.7V의 문턱전압 및 2.8×104의 점멸비를 보여준다. TN-모드 LC 셀을 스위칭하기 위한 구동 유닛으로 적용된 TTFT는 전 가시대역에 걸쳐서 순수한 FTO 글라스와 유사한 투과도를 가진다. 따라서, 본 발명의 투명 반도체 장치는 투명 디스플레이에 바람직하게 적용될 수 있다는 것을 알 수 있다.
이상, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
11: 전극 12: 폴리머 물질층
14: 전도성 물질 111: 기판
120: 템플릿 120g: 트렌치홈
130: 스탬프 21: 게이트 전극
22: 게이트 절연막 23: 활성층
11s: 소스 전극 11d: 드레인 전극

Claims (12)

  1. 투명 반도체 장치로서:
    게이트 전극;
    상기 게이트 전극 상면에 배치된 게이트 절연막;
    상기 게이트 절연막 상면에 배치된 활성층;
    상기 활성층 상면에 배치된 소스 전극 및 드레인 전극;을 포함하고,
    상기 게이트 전극, 상기 게이트 절연막, 및 상기 활성층은 투명성 물질로 이루어지고, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중의 하나 이상은 격자 무늬형으로 형성된 것인,
    투명 반도체 장치.
  2. 청구항 1에 있어서,
    상기 게이트 전극은 불소가 도핑된 산화주석(FTO)막 또는 금속 격자이고,
    상기 게이트 절연막과 상기 활성층은 실록산 기반 SOG막과 아연-주석산화물(ZTO)인,
    투명 반도체 장치.
  3. 청구항 1에 있어서,
    상기 격자 무늬형의 상기 게이트 전극, 소스 전극 및 드레인 전극은 전도성 금속물질로 형성된 것인,
    투명 반도체 장치.
  4. 투명 반도체 장치 제조방법으로서:
    게이트 전극을 준비하는 단계;
    상기 게이트 전극 상에 게이트 절연막을 코팅 형성하는 단계;
    상기 게이트 절연막 상면에 활성층을 코팅 형성하는 단계; 및
    상기 활성층 상면에 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하고,
    상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상은 각각 격자 무늬형의 금속으로 형성되는 것인,
    투명 반도체 장치 제조방법.
  5. 청구항 4에 있어서,
    상기 게이트 전극은 불소가 도핑된 산화주석(FTO)막, 또는 금속격자로 이루어진 것인,
    투명 반도체 장치 제조방법.
  6. 청구항 4에 있어서,
    상기 게이트 절연막은 메틸 실록산 기반 SOG막인 것인,
    투명 반도체 장치 제조방법.
  7. 청구항 4에 있어서,
    상기 활성층은 아연-주석산화물(ZTO)인 것인,
    투명 반도체 장치 제조방법.
  8. 청구항 4에 있어서, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극의 형성은:
    (가) 기판 상에 격자무늬형의 트렌치홈을 가지는 템플릿을 형성하는 단계;
    (나) 상기 템플릿 상에 적어도 상기 트렌치홈을 매립하도록 전도성 물질을 배치하는 단계; 및
    (다) 상기 트렌치홈에 매립된 전도성 물질을 남기고 상기 템플릿 및 상기 템플릿 상의 전도성 물질을 제거하는 단계;를 포함하는,
    투명 반도체 장치 제조방법.
  9. 청구항 8에 있어서,
    상기 단계 (나)의 상기 전도성 물질은 금속 나노파티클 용액 또는 금속을 포함하는 용액인,
    투명 반도체 장치 제조방법.
  10. 청구항 8에 있어서,
    상기 단계 (나)와 상기 단계 (다) 사이에 상기 전도성 물질에 열을 가하여 솔벤트를 제거하는 과정을 더 포함하는 것인,
    투명 반도체 장치 제조방법.
  11. 청구항 8에 있어서,
    상기 남겨진 전도성 물질을 소결하는 단계를 더 포함하는 것인,
    투명 반도체 장치 제조방법.
  12. 청구항 8에 있어서, 상기 단계 (가)에서 상기 템플릿의 형성은:
    투명 기판 상면에 폴리머 물질층을 스핀코팅하는 단계; 및
    격자 스탬프를 이용하여 폴리머 물질층에 격자형 트렌치홈을 형성하는 단계;를 포함하는,
    투명 반도체 장치 제조방법.
KR1020130041762A 2013-04-16 2013-04-16 투명 반도체 장치 및 그 제조방법 KR101373834B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130041762A KR101373834B1 (ko) 2013-04-16 2013-04-16 투명 반도체 장치 및 그 제조방법
PCT/KR2013/012364 WO2014171616A1 (ko) 2013-04-16 2013-12-30 투명 전극의 제조방법, 투명 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130041762A KR101373834B1 (ko) 2013-04-16 2013-04-16 투명 반도체 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101373834B1 true KR101373834B1 (ko) 2014-03-14

Family

ID=50648571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130041762A KR101373834B1 (ko) 2013-04-16 2013-04-16 투명 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101373834B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741784B2 (en) 2015-01-16 2017-08-22 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR20180066362A (ko) 2016-12-08 2018-06-19 한국생산기술연구원 금속 촉매 패턴을 이용한 금속 배선 형성방법 및 이에 의한 금속 배선

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010108684A (ja) * 2008-10-29 2010-05-13 Konica Minolta Holdings Inc 透明導電性基板、及び電気化学表示素子
KR20100132781A (ko) * 2009-06-10 2010-12-20 임유승 대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온공정 제작방법
KR101051448B1 (ko) * 2010-10-26 2011-07-22 한국기계연구원 인쇄기반 금속 배선을 이용한 투명전극 제조 방법 및 그 투명전극
KR20120080930A (ko) * 2011-01-10 2012-07-18 경희대학교 산학협력단 투명전극과 이를 이용한 투명 안테나 및 투명전극의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010108684A (ja) * 2008-10-29 2010-05-13 Konica Minolta Holdings Inc 透明導電性基板、及び電気化学表示素子
KR20100132781A (ko) * 2009-06-10 2010-12-20 임유승 대향 타겟식 스퍼터 장치를 이용한 투명박막트랜지스터의 저온공정 제작방법
KR101051448B1 (ko) * 2010-10-26 2011-07-22 한국기계연구원 인쇄기반 금속 배선을 이용한 투명전극 제조 방법 및 그 투명전극
KR20120080930A (ko) * 2011-01-10 2012-07-18 경희대학교 산학협력단 투명전극과 이를 이용한 투명 안테나 및 투명전극의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741784B2 (en) 2015-01-16 2017-08-22 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR20180066362A (ko) 2016-12-08 2018-06-19 한국생산기술연구원 금속 촉매 패턴을 이용한 금속 배선 형성방법 및 이에 의한 금속 배선

Similar Documents

Publication Publication Date Title
Lee et al. All‐Solution‐Processed Transparent Thin Film Transistor and Its Application to Liquid Crystals Driving
CN102403361B (zh) 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
Kim et al. Chemical stability and electrical performance of dual-active-layered zinc–tin–oxide/indium–gallium–zinc–oxide thin-film transistors using a solution process
CN103022143B (zh) 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
TW201033381A (en) Conductive oxynitride and method for manufacturing conductive oxynitride film
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
JP2010087223A (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP2012191131A (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
Dominguez et al. Low-temperature ultrasonic spray deposited aluminum doped zinc oxide film and its application in flexible Metal-Insulator-Semiconductor diodes
KR101373834B1 (ko) 투명 반도체 장치 및 그 제조방법
US20140021464A1 (en) Yttrium-doped Indium Oxide Transparent Conductive Thin-Film Transistor and Method for Making Same
JP6222218B2 (ja) 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法
WO2014171616A1 (ko) 투명 전극의 제조방법, 투명 반도체 장치 및 그 제조방법
Zeng et al. Hybrid photovoltaic devices based on the reduced graphene oxide-based polymer composite and n-type GaAs
TWI518791B (zh) 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置
KR101544723B1 (ko) 투명 전극 제조방법
JP5604938B2 (ja) 薄膜トランジスタ及びその製造方法
TW202301694A (zh) 薄膜電晶體及薄膜電晶體的製造方法
JP2010118445A (ja) 薄膜トランジスタ及びその製造方法
WO2012124408A1 (ja) 酸化物半導体薄膜の製造方法
US20160126421A1 (en) Composite electrode, array substrate and display device
Lee et al. Optical properties of laterally aligned Si nanowires for transparent electronics applications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7