TWI529810B - 製造對於源極－汲極金屬蝕刻使用濕式製程之金屬氧化物或金屬氮氧化物薄膜電晶體之方法 - Google Patents

製造對於源極－汲極金屬蝕刻使用濕式製程之金屬氧化物或金屬氮氧化物薄膜電晶體之方法 Download PDF

Info

Publication number
TWI529810B
TWI529810B TW099132380A TW99132380A TWI529810B TW I529810 B TWI529810 B TW I529810B TW 099132380 A TW099132380 A TW 099132380A TW 99132380 A TW99132380 A TW 99132380A TW I529810 B TWI529810 B TW I529810B
Authority
TW
Taiwan
Prior art keywords
layer
mask
gate
etch stop
etching
Prior art date
Application number
TW099132380A
Other languages
English (en)
Other versions
TW201133643A (en
Inventor
葉雁
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201133643A publication Critical patent/TW201133643A/zh
Application granted granted Critical
Publication of TWI529810B publication Critical patent/TWI529810B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

製造對於源極-汲極金屬蝕刻使用濕式製程之金屬氧化物或金屬氮氧化物薄膜電晶體之方法
本發明之實施例大體上關於薄膜電晶體(TFT)製造方法。
當前世人特別對TFT陣列高度感興趣，因為這些元件可用在經常供電腦及電視平板所利用的液晶主動矩陣顯示器(LCD)上。LCD亦可含有發光二極體(LED)以用於背光方面。進一步言之，有機發光二極體(OLED)已用於主動矩陣顯示器，而該等OLED利用TFT解決顯示器的活動問題。
以非晶矽做為主動材料而製成的TFT已成為平面顯示器工業中的關鍵部份。工業中，TFT有兩種一般類型。第一種類型稱為頂閘極TFT，因為閘極電極位於源極與汲極電極上方。第二種類型稱為底閘極TFT，因為閘極電極位於源極與汲極電極下方。在底閘極TFT結構中，源極與汲極電極配置在主動材料之上。
底閘極TFT中的源極與汲極電極是透過以下步驟製造：先將金屬層沉積覆於主動材料層上，然後蝕刻該金屬層以界定源極與汲極電極。在蝕刻期間，主動材料層可暴露至蝕刻化學物質。相較於源極-汲極金屬，金屬氧化物或氮氧化物的半導體通常對於濕式化學物質較不具抵抗性，但對於電漿乾式化學物質具有較高的抵抗性。因此，欲使用濕式化學物質蝕刻源極-汲極金屬電極而不至於嚴重傷害半導體通道層是一大挑戰。因此，世人通常偏好乾式蝕刻源極-汲極金屬。然而並非所有金屬都能夠透過乾式電漿蝕刻而有效蝕刻，例如銅。為了防止主動材料層暴露於非期望的乾式或濕式蝕刻化學物質，可使用蝕刻停止層或雙金屬層。
蝕刻停止部底閘極TFT具有沉積在主動材料層與用於源極與汲極電極的金屬層之間的蝕刻停止層。蝕刻停止層是以包覆式沉積，隨後在有罩幕的情況下蝕刻，使得蝕刻停止部的殘餘部份配置於閘極電極上。隨後，金屬層是以包覆式沉積，之後以罩幕對主動材料層與金屬層進行蝕刻。隨後，透過使用罩幕使金屬層被蝕刻穿過而界定源極與汲極電極。因此，蝕刻停止部底閘極TFT利用至少五個罩幕以圖案化(即，圖案化閘極電極，圖案化蝕刻停止部、圖案化主動材料層與金屬層、暴露主動材料層以及形成主動通道、界定源極與汲極電極)。倘若交叉介電質觸點形成，隨後可使用額外罩幕。相較之下，不具有蝕刻停止部的底閘極TFT需要至少少掉一個罩幕，因而儘管具蝕刻停止部的底閘極TFT的性能較佳，世人仍偏好製造不具有蝕刻停止部的底閘極TFT。
在多重金屬層結構中，可以幾乎任何濕式或乾式蝕刻化學物質蝕刻頂金屬。接近主動通道層的金屬層經過選擇，使其在頂金屬的蝕刻期間不會完全受到蝕刻，並且其能夠在某些製程條件下易於受蝕刻而不至傷害主動層。例如能選擇銅做為頂金屬，而能選擇鉬做為接觸半導體的金屬。
因此，在此技術領域中，需要一種使用濕式金屬蝕刻化學物質製造蝕刻停止的底閘極TFT的方法，且該方法利用較少量的罩幕。
本發明大體上關於薄膜電晶體(TFT)以及製做TFT的方法。TFT的主動通道可包含一種以上的金屬，該等金屬選自由鋅、鎵、錫、銦及鎘所構成之群組。主動通道亦可包含氮及氧。為了在源極-汲極電極圖案化期間保護主動通道，蝕刻停止層可沉積於主動層上。蝕刻停止層防止主動通道暴露至用於界定源極與汲極電極的電漿。當對用於主動通道的主動材料層進行濕式或乾式蝕刻時，蝕刻停止層與源極和汲極電極可用做為罩幕。
一個實施例中，揭露一種薄膜電晶體形成方法。該方法包括以下步驟：使用一第一罩幕在一基材上沉積與圖案化一閘極電極，並且沉積一閘極介電層於該閘極電極上。該方法亦包括沉積一半導體主動層於該閘極介電層上。該半導體主動層包含氧、氮、以及一種或多種元素，該等元素選自由鋅、鎵、錫、銦及鎘所構成之群組。該方法亦包括沉積一蝕刻停止層於該主動層上，形成第二罩幕於該蝕刻停止層上並且蝕刻該蝕刻停止層以形成該薄膜電晶體的該元件部份之一圖案化蝕刻停止層，以及從該薄膜電晶體的該閘極觸點部份移除該蝕刻停止層，以暴露該半導體主動層。該方法亦包括移除該第二罩幕以暴露該圖案化蝕刻停止層，以及沉積一金屬層於該圖案化蝕刻停止層及半導體主動層上。該方法亦包括於該薄膜電晶體的該元件部份形成一第三罩幕於該金屬層上，並且蝕刻該金屬層以界定一源極電極與一汲極電極於該元件部份，以及從該閘極觸點部份移除該金屬層。該方法亦包括移除該第三罩幕，並且使用該源極電極與該汲極電極做為一罩幕而蝕刻該半導體主動層，以從該閘極觸點部份移除該半導體主動層，以及暴露該閘極觸點部份中的該閘極介電層。該方法亦包括使用一第四罩幕蝕刻該閘極介電層，以暴露該閘極觸點部份中的該閘極觸點。
另一實施例中，揭露一種薄膜電晶體形成方法。該方法包括以下步驟：使用一第一罩幕在一基材上沉積與圖案化一閘極電極，並且沉積一閘極介電層於該閘極電極上。該方法亦包括沉積一半導體主動層於該閘極介電層上。該半導體主動層包含氧、氮、以及一種或多種元素，該等元素選自由鋅、鎵、錫、銦及鎘所構成之群組。該方法亦包括使用一第二罩幕圖案化該半導體主動層，以在該薄膜電晶體的該元件部份中形成一主動通道，以及從該薄膜電晶體的該閘極觸點部份移除該半導體主動層並且暴露該閘極觸點部份中的閘極介電層。該方法亦包括沉積一蝕刻停止層覆於該元件部份中的該主動通道上，以及覆於該閘極觸點部份中的該閘極介電層上，並且使用一第三罩幕蝕刻該蝕刻停止層以形成該元件部份的一圖案化蝕刻停止層，並且蝕刻穿透該蝕刻停止層以及該閘極觸點部份中的閘極介電層，以暴露該閘極觸點部份中的該閘極觸點。該方法亦包括沉積一金屬層於該圖案化蝕刻停止層、該半導體主動層與該閘極觸點部份上。該方法也包括用一第四罩幕蝕刻該金屬層，以界定該元件部份處的一源極電極與一汲極電極，並且形成在該閘極觸點部份處的一金屬觸點。
另一實施例中，揭露一種薄膜電晶體形成方法。該方法包括以下步驟：使用一第一罩幕在一基材上沉積與圖案化一閘極電極，沉積一閘極介電層於該閘極電極上，並且沉積一半導體主動層於該閘極介電層上。該半導體主動層包含氧、氮、以及一種或多種元素，該等元素選自由鋅、鎵、錫、銦及鎘所構成之群組。該方法亦包括沉積一蝕刻停止層於該主動層上，以及使用一第二罩幕蝕刻該蝕刻停止層，以形成該薄膜電晶體的該元件部份的一圖案化蝕刻停止層，以及從該薄膜電晶體的該閘極觸點部份移除該蝕刻停止層以暴露該半導體主動層。該方法亦包括使用該圖案化蝕刻停止層做為一罩幕而蝕刻該半導體主動層，以暴露該閘極觸點部份中的該閘極介電層，以及形成一主動通道。該方法也包括沉積一鈍化層於該元件部份以及該閘極觸點部份上，並且使用一第三罩幕蝕刻穿透該鈍化層以及該圖案化蝕刻停止層，以暴露該元件部份中的該主動通道，以及蝕刻穿透該鈍化層與該閘極觸點部份中的該閘極介電層，以暴露該閘極電極。該方法亦包括沉積一金屬層於該圖案化蝕刻停止層與該半導體主動層上，以及使用一第四罩幕蝕刻該金屬層以界定在該元件部份處的一源極電極與一汲極電極，且界定在該閘極觸點部份中的一金屬觸點。
另一實施例中，揭露一種薄膜電晶體形成方法。該方法包括以下步驟：使用一第一罩幕在一基材上沉積與圖案化一閘極電極，沉積一閘極介電層於該閘極電極上，並且沉積一半導體主動層於該閘極介電層上。該半導體主動層包含氧、氮、以及一種或多種元素，該等元素選自由鋅、銦、鎘、鎵及錫所構成之群組。該方法亦包括沉積具有一第一成份的一第一金屬層於該主動層上，以及沉積具有有別於該第一成份的一第二成份之一第二金屬層於該第一金屬層上。該方法亦包括使用一第二罩幕蝕刻該第二金屬層以形成一個以上的蝕刻停止部於該薄膜電晶體的一元件部份上，同時從該薄膜電晶體的一閘極觸點部份移除該第二金屬層。該方法也包括形成一第三罩幕於該蝕刻過的第二金屬層上，以及蝕刻該第一金屬層以從該閘極觸點部份移除該第一金屬層並且以形成一蝕刻過的第一金屬層於該元件部份上。該方法也包括蝕刻該半導體主動層以形成該元件部份中的一主動通道及以從該閘極觸點部份移除該半導體主動層。該方法亦包括蝕刻該蝕刻過的第一金屬層以形成源極與汲極電極。
本發明大體上關於薄膜電晶體(TFT)以及製做TFT的方法。TFT的主動通道可包含一種以上的金屬，該等金屬選自由鋅、鎵、錫、銦及鎘所構成之群組。主動通道可受摻雜或不受摻雜。主動通道亦可包含氮及氧。為了在源極-汲極電極圖案化期間保護主動通道，蝕刻停止層可沉積於主動層上。蝕刻停止層防止主動通道暴露至用於界定源極與汲極電極的電漿。當對用於主動通道的主動材料層進行濕式蝕刻時，蝕刻停止層與源極和汲極電極可用做為罩幕。
第1A圖至第1J圖顯示根據一個實施例的各處理階段的TFT。在第1A圖至第1J圖中，第1A、1C、1E、1G、及1I圖顯示元件部份，而第1B、1D、1F、1H與1J圖顯示閘極觸點部份。TFT顯示如第1A圖與第1B圖中的結構100，其具有閘極電極102、形成於其上的閘極介電層104、形成於閘極介電層104上的主動層106、以及最後是形成在主動層106上的蝕刻停止層108。結構100可形成於基材上。在一個實施例中，基材可包含玻璃。另一實施例中，基材可包含聚合物。另一實施例中，基材可包含塑膠。另一實施例中，基材可包含金屬。一個實施例中，閘極電極102包含導電材料。另一實施例中，閘極102包含金屬。另一實施例中，閘極電極102包含一種金屬，該金屬選自由鉻、鉬、鋁、鎢、鉭、銅或其組合所構成的群組。可使用習知技術形成閘極電極102，該等技術包括濺鍍、微影以及使用第一罩幕的蝕刻。
閘極介電層104可包含二氧化矽、氮氧化矽、氮化矽或其組合。可透過已知的沉積技術(包括電漿輔助化學氣相沉積(PECVD))沉積閘極介電層104。
在一個實施例中，退火主動層106。另一實施例中，主動層106暴露至電漿處理。退火及/或電漿處理可增加主動層106的移動率。主動層106可包含具有一種或多種元素的化合物，該等元素是選自由鋅、錫、鎵、鎘及銦所構成之群組。在一個實施例中，元素可包含具有d軌道受填充的元素。在另一實施例中，元素可包含具有f軌道受填充的元素。主動層106亦可包含氧與氮。一個實施例中，該化合物可受摻雜。可用的適合摻質包括Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy、與SiC。一個實施例中，摻質包含鋁。在一個實施例中，主動層106可包含氧與選自由鋅、錫、鎵、鎘及銦所構成的群組的元素。
主動層106可藉由反應性濺鍍而沉積。反應性濺鍍法可在用於處理大面積基材的物理氣相沉積(PVD)腔室中實行，該等腔室諸如4300 PVD腔室，可購自AKT America,Inc.，這是美國加州Santa Clara的應用材料公司的子公司。然而，因為根據該方法產生的主動層可透過結構與成份而決定，應瞭解該反應性濺鍍法可具有在其他系統組態中的可利用性，該等系統包括經裝設以處理大面積圓基材的系統以及由其他製造商生產的系統，包括捲對捲處理平台。應瞭解到亦可利用其他方法沉積主動層106，該等方法包括化學氣相沉積(CVD)、原子層沉積(ALD)或旋轉塗佈製程。
對於PVD而言，濺鍍標靶可含有鋅、錫、鎵、鎘與銦中的一者或多者。亦可存在一種以上的摻質。濺鍍可包含完全反應性濺鍍。完全反應性濺鍍包含濺射在形成反應性材料的大氣中不含反應性材料的標靶。完全反應性濺鍍有別於其中標靶不僅含有金屬還含有反應物的RF反應性濺鍍。在RF反應性濺鍍中，材料受到濺射，隨後進一步與反應性氣體中提供的額外反應物反應。
對於本發明而言，用於完全反應性濺鍍的濺鍍標靶可包含鋅、錫、鎵、鎘及銦之一者或多者，而摻質可存在或不存在。在標靶中不存在氧或氮。濺鍍標靶可受DC偏壓，同時惰氣、含氮氣體以及含氧氣體導入濺鍍腔室中。含氮氣體的氮與含氧氣體的氧隨後與鋅、錫、鎵、鎘及銦之一者或多者反應，以沉積該層於基材上。在一個實施例中，惰氣可包含氬。在一個實施例中，含氮氣體可選自由氮氣、二氧化氮及其組合所構成之群組。在一個實施例中，含氧氣體可選自由氧氣、臭氧、二氧化氮及其組合所構成之群組。主動層106可具晶形或半晶形。在一個實施例中，主動層106可為非晶形。
可透過包覆式沉積(blanket depositing)形成蝕刻停止層108，之後沉積光阻，再之後顯影圖案。蝕刻停止層108可透過電漿蝕刻而圖案化，該電漿蝕刻是使用一種以上選自由含氟蝕刻劑(該等含氟蝕刻劑是諸如CF4、C2F6、CHF3、C4F6)、氧、氮、諸如氬之類的惰氣或其組合所構成之群組的氣體。在一個實施例中，蝕刻停止層108可包含氮化矽。另一實施例中，蝕刻停止層108可包含氮氧化矽。又一實施例中，蝕刻停止層108可包含矽氧化物。可透過已知的沉積技術(包括PECVD與旋轉塗佈)沉積蝕刻停止層108。在一個實施例中，可利用第二罩幕以圖案式沉積蝕刻停止層108。在蝕刻停止層108形成之後，第二罩幕可移除，使得蝕刻停止部110得以留下，如第1C圖所示。如第1D圖所示，在結構100的閘極觸點部份上的蝕刻停止層108全部被移除。
形成蝕刻停止部110之後，蝕刻主動層106以移除主動材料層106的不需要的部份，如第1E圖所示。主動材料層106完全從閘極觸點部份移除，如第1F圖所示。蝕刻是以第三罩幕執行。
在蝕刻主動材料層106與閘極介電層104之後，閘極觸點通孔112形成。為了形成閘極觸點通孔112，第四罩幕沉積於結構100上，隨後在閘極觸點部份中的閘極電極102上暴露的閘極介電層104受到蝕刻，以暴露閘極電極102，如第1H圖所示。元件部份維持未受蝕刻，如第1G圖所示。隨後移除第四罩幕。
暴露閘極電極102後，可沉積及蝕刻金屬層。可使用第五罩幕蝕刻金屬層。可利用電漿蝕刻法蝕刻金屬層。在一個實施例中，電漿蝕刻法可包含將金屬層暴露至含有具一元素的氣體之電漿，該元素選自氯、氧、氟或其組合所構成的群組。隨後可使用濕式蝕刻劑以蝕刻主動層106與源極及汲極電極114以界定主動層106與源極及汲極電極114的最終結構。濕式蝕刻劑可包含習知濕式蝕刻劑，其可蝕刻一有效量，該有效量使主動層106蝕刻而不至於使蝕刻停止部110與源極及汲極電極114受到蝕刻。蝕刻劑可包含pH值高於10的鹼或pH值低於3的酸。在一個實施例中，蝕刻劑可包含稀釋的HCl。在另一實施例中，蝕刻劑可包含與用於顯影光阻劑相同的液體。
蝕刻後，可移除第五罩幕，而留下源極及汲極電極114(如第1I圖所示)，且金屬接點116維持沉積在閘極觸點通孔112中以與閘極電極102接觸(如第1J圖所示)。因此，如第1A圖至第1J圖所示的形成TFT，利用個別五個罩幕。
第2A至第2H圖中顯示根據另一實施例的各處理階段的TFT。在第2A至第2H圖中，第2A、2C、2E與2G圖顯示元件部份，而第2B、2D、2F與2H圖顯示閘極觸點部份。第2A圖與第2B圖中所示的結構200包括閘極電極202、閘極介電層204、主動材料層206與蝕刻停止層208，如前文所述。可透過包覆式沉積導電層且隨後使用第一罩幕蝕刻而形成閘極電極202。
蝕刻停止層208可隨後透過在其上形成第二罩幕而圖案化。一旦第二罩幕移除，蝕刻停止部210留在元件部份上(如第2C圖所示)，而無蝕刻停止層留在閘極觸點部份上(如第2D圖所示)。
形成蝕刻停止部210且蝕刻停止層208已從閘極觸點部份移除後，可使用第三罩幕蝕刻主動材料層206並且可將主動材料層206從閘極觸點部份移除。鈍化層212可沉積於其上。可將鈍化層212沉積達到介於約1000埃(Angstrom)至約5000埃的厚度。在一個實施例中，鈍化層212可包含二氧化矽或氮化矽。使用第四罩幕蝕刻鈍化層212以界定主動材料層206的金屬觸點區域214(如第2E圖所示)，並且形成穿過鈍化層212以及閘極介電層204的開口216以暴露閘極電極202(如第2F圖所示)。此後，可以第五罩幕沉積及圖案化金屬層，以形成源極及汲極電極218(如第2G圖所示)以及金屬觸點220，該金屬觸點與閘極電極在閘極觸點部份接觸(如第2H圖所示)。
第3A圖至第3H圖顯示根據另一不具有交叉介電質觸點的實施例的各處理階段的TFT。在第3A至第3H圖中，第3A、3C、3E與3G圖顯示元件部份，而第3B、3D、3F與3H圖顯示閘極觸點部份。結構300包括閘極電極302、閘極介電層304、主動材料層306與蝕刻停止層308。如前，可使用第一罩幕圖案化用於形成閘極電極302的導電層。可使用第二罩幕圖案化蝕刻停止層308，以形成蝕刻停止部310(如第3C圖所示)，並且從閘極觸點部份移除蝕刻停止層308(如第3D圖所示)。金屬層312隨後沉積於蝕刻停止部310與主動材料層306上。隨後使用第三罩幕以界定源極及汲極電極314(如第3E圖所示)並且從閘極觸點部份移除金屬層312，使得主動材料層306留在閘極觸點部份上(如第3F圖所示)。隨後使用源極及汲極電極314做為罩幕蝕刻暴露的主動材料層306，使得主動材料層306從閘極觸點部份移除(如第3H圖所示)。因此，在第3A圖至第3H圖中所示的TFT的形成中，只用了三個罩幕。源極及汲極電極在做為罩幕時，並非單為了圖案化的目的沉積及移除。換句話說，在此有三個罩幕形成步驟以及三個罩幕移除步驟。為了執行蝕刻，乾式蝕刻製程較佳。
第4A圖至第4J圖顯示根據另一具有部份交叉介電質觸點的實施例的各處理階段的TFT。在第4A至第4J圖中，第4A、4C、4E、4G及4I圖顯示元件部份，而第4B、4D、4F、4H與4J圖顯示閘極觸點部份。第4A圖與第4B圖中所示的結構400包括閘極電極402、閘極介電層404、主動材料層406與蝕刻停止層408。可透過包覆式沉積導電層並且隨後使用第一罩幕蝕刻導電層而形成閘極電極402。可透過使用第二罩幕圖案化蝕刻停止層而蝕刻該蝕刻停止層並且在元件部份上形成蝕刻停止部，同時從閘極觸點部份移除蝕刻停止層408。金屬層412隨後沉積於主動材料層406與蝕刻停止部410上，如第4C圖與第4D圖所示。隨後使用第三罩幕圖案化金屬層412，以界定元件部份上的源極及汲極電極414(如第4E圖所示)並且從閘極觸點部份移除金屬層412(如第4F圖所示)。隨後，使用源極及汲極電極414做為罩幕在暴露區域中移除主動材料層406(如第4G圖所示)，使得主動材料層406從閘極觸點部份移除(如第4H圖所示)。此後，透過使用第四罩幕蝕刻閘極介電層404閘極電極402暴露於閘極觸點部份中(如第4J圖所示)，同時元件部份維持未改變(如第4I圖所示)。關於蝕刻，乾式蝕刻為所利用的較佳蝕刻劑。
第5A圖至第5C圖顯示使用濕式與乾式蝕刻技術所製造的TFT。顯示於第5A圖至第5C圖中的結構每一者具有閘極電極502、閘極介電層504、主動材料層506與蝕刻停止部508和源極及汲極電極510。第5A圖中，源極及汲極電極510與主動材料層506兩者皆是使用乾式或電漿蝕刻製程圖案化。透過以乾式或電漿蝕刻製程蝕刻，源極及汲極電極510每一者具有漸縮的輪廓512。主動材料層506亦具有漸縮輪廓514。然而，當主動材料層506是以濕式蝕刻劑圖案化，而源極及汲極電極510是以乾式或電漿蝕刻劑圖案化，主動材料層506具有從源極及汲極電極510凹入的底切部份516，而源極及汲極電極510具有漸縮部份518，如第5B圖所示。當主動材料層506與源極及汲極電極510二者皆以濕式蝕刻劑蝕刻時，主動材料層506具有從源極及汲極電極510凹入的底切部份522，而源極及汲極電極510每一者具有平直部份520，如第5C圖所示。因此，蝕刻製程的選擇可能影響元件結構。大體而言，乾式或電漿蝕刻製程較佳，因為其提供漸縮的輪廓而非底切輪廓。此外，單一製程配方可用於蝕刻主動材料層與源極及汲極電極二者。倘若使用濕式蝕刻製程，隨後可能需要個別的濕式蝕刻化學物質，以蝕刻主動材料層與源極及汲極電極。
第6A圖至第6J圖顯示根據另一實施例的各處理階段的TFT。在第6A至第6J圖中，第6A、6C、6E、6G及6I圖顯示元件部份，而第6B、6D、6F、6H與6J圖顯示閘極觸點部份。第6A圖與第6B圖中所示的結構600包括閘極電極602、閘極介電層604與主動材料層606。閘極電極602是透過沉積導電層且隨後使用第一罩幕蝕刻該導電層而形成。之後使用第二罩幕將主動材料層606圖案化，以形成元件部份上的主動通道608(如第6C圖所示)並且將主動材料層606完全地從閘極觸點部份移除(如第6D圖所示)。接著，蝕刻停止層610沉積於暴露的閘極介電層604與主動通道608上。隨後使用第三罩幕蝕刻開口612、614進入第6G圖所示的元件部份與第6H圖所示的閘極觸點部份二者中的蝕刻停止層610。在閘極觸點部份中，閘極介電層604亦受到蝕刻。閘極介電層604被元件部份中的主動通道608覆蓋而因此未受蝕刻。此後，使用第四罩幕將導電層沉積成一圖案，以在元件部份處形成源極及汲極電極616而在閘極觸點部份處形成金屬接點618。對於蝕刻製程而言，濕式或乾式蝕刻是適合的。然而，注意僅用四個罩幕形成TFT。
第7A圖至第7J圖顯示根據另一實施例的各處理階段的TFT。在第7A至第7J圖中，第7A、7C、7E、7G及7I圖顯示元件部份，而第7B、7D、7F、7H與7J圖顯示閘極觸點部份。第7A圖與第7B圖中所示的結構700包括閘極電極702、閘極介電層704、主動材料層706與蝕刻停止層708。閘極觸點702可透過沉積導電層且隨後使用第一罩幕蝕刻該導電層而形成。可使用第二罩幕蝕刻該蝕刻停止層708以形成蝕刻停止部710(如第7C圖所示)並且完全地從閘極觸點部份移除蝕刻停止層708(如第7D圖所示)。隨後使用蝕刻停止部710做為罩幕而蝕刻主動材料層706，以從閘極觸點移除主動材料層706並且以形成主動通道712。鈍化層714隨後沉積於暴露的閘極介電層704與蝕刻停止部710上。隨後使用第三罩幕蝕刻鈍化層與閘極介電層704以及部份的蝕刻停止部710。鈍化層714與閘極介電層704受蝕刻，以形成在第7F與第7H圖中所示的閘極觸點部份處的開口716並且暴露閘極電極702。鈍化層714與蝕刻停止部710受到蝕刻以暴露主動通道712，如第7G圖所示。之後，使用第四罩幕沉積與圖案化金屬層，以形成第7I圖中所示的元件部份中的源極及汲極電極720以及第7J圖中所示的閘極觸點部份中的金屬觸點722。
第8A圖至第8H圖顯示根據另一實施例的各處理階段的TFT。在第8A至第8H圖中，第8A、8C、8E與8G圖顯示元件部份，而第8B、8D、8F及8H圖顯示閘極觸點部份。如第8A圖與第8B圖二者中所示，結構800包括閘極電極802、閘極介電層804、主動材料層806、第一金屬層808與第二金屬層810。閘極電極802可包含如前文所述的材料。閘極電極802可透過沉積金屬層隨後使用第一罩幕蝕刻該金屬層而形成。
之後，可使用第二罩幕蝕刻第二金屬層810以移除閘極觸點部份上的第二金屬層810(如第8D圖所示)以及留下元件部份上的蝕刻停止部812(如第8C圖所示)。在一個實施例中，第二金屬層810可包含金屬。另一實施例中，第二金屬層810可包含銅。可使用濕式蝕刻化學物質蝕刻第二金屬層810。當第二金屬層810包含銅時，濕式蝕刻化學物質較佳，因非常難以用乾式或電漿蝕刻製程蝕刻銅。在一個實施例中，第二金屬層810與第一金屬層808包含不同金屬。在另一實施例中，第一金屬層包含鉬而第二金屬層包含銅。既可用乾式/電漿蝕刻製程蝕刻鉬，亦可用濕式蝕刻化學物質蝕刻鉬。
第二金屬層810受到蝕刻而留下蝕刻停止部812後，可沉積且圖案化光阻，以形成第三罩幕814。透過使用第三罩幕814，可使用乾式或電漿蝕刻製程蝕刻第一金屬層808。在蝕刻第一金屬層期間，主動材料層806不會大幅度受到蝕刻，因為主動材料層806難以用乾式或電漿蝕刻化學物質蝕刻。在第一金屬層808已被蝕刻而形成蝕刻金屬層816之後，將蝕刻金屬層816做為罩幕以蝕刻主動材料層806而形成主動通道818。因此，可無須沉積及形成第四罩幕而形成主動通道818。當第一金屬層808受蝕刻且主動材料層806受蝕刻時，第一金屬層808與主動材料層806完全從閘極觸點部份移除，如第8F與8H圖所示。
在主動通道818如第8E圖所示般形成後，可剝除罩幕814，並且可使用蝕刻停止部812做為罩幕，以使用乾式或電漿蝕刻製程對該受蝕刻的金屬層816蝕刻，而形成源極及汲極電極820，如第8G圖所示。因此，受蝕刻的金屬層816在無須沉積另一罩幕的情況下蝕刻。因此，可使用五個不同的蝕刻步驟(即，蝕刻閘極電極802、第二金屬層810、第一金屬層808、主動材料層806與已經蝕刻過的第一金屬層816)完成在第8A至8H圖中所示的製程，同時僅形成及移除三個罩幕。
應瞭解到在以下兩者之間存在差異：(a)形成用於蝕刻一層且隨後在蝕刻後移除的一罩幕、(b)在元件中具有功能、但能夠做為罩幕以蝕刻其下方的一層。在前述文本中，閘極電極是透過以下步驟圖案化：物理性沉積一層(諸如光阻)、顯影該光阻以形成罩幕、使用該罩幕蝕刻金屬層以及移除該罩幕使得該殘留層為閘極電極。然而，其他層中的某些層是使用在其上方的該層做為罩幕而受到蝕刻。例如，可蝕刻主動材料而無需(或不必沉積)任何光阻層或沉積罩幕。蝕刻停止部或源極及汲極電極可做為罩幕，而不沉積隨後移除的罩幕。因此，當使用「罩幕」時，該「罩幕」並非被沉積且被移除的形體上獨立的個體。透過不使用額外罩幕，基材處理量可增加，因為在光阻的實例中，不需要沉積、顯影及移除罩幕。
透過利用源極及汲極電極與蝕刻停止層做為罩幕，主動層可受到蝕刻而無須沉積及移除額外罩幕。在無額外罩幕的情況下，可廢棄先前技術方法中的數種處理步驟。透過利用較少的罩幕，可增加基材處理量。除了利用較少罩幕的優點外，濕式蝕刻與乾式或電漿蝕刻二者可用在製造TFT中。濕式蝕刻的選擇性與乾式或電漿蝕刻的選擇性可用於對技術人員有益之處，使得基本上可使用元件的個別層做為罩幕，以致無須沉積及移除個別罩幕。因此，可使用極少罩幕，而基材處理量可增加。
前述者是導向本發明之實施例，本發明之其他與進一步的實施例可在不背離本發明之基本範疇的情況下設計，而該等範疇由隨後的申請專利範圍所決定。
100．．．結構
102．．．閘極電極
104．．．閘極介電層
106．．．主動材料層
108．．．蝕刻停止層
110．．．蝕刻停止部
112．．．閘極觸點通孔
114．．．源極及汲極電極
116．．．金屬接點
200．．．結構
202．．．閘極電極
204．．．閘極介電層
206．．．主動材料層
208．．．蝕刻停止層
210．．．蝕刻停止部
212．．．鈍化層
214．．．金屬觸點區域
216．．．開口
218．．．源極及汲極電極
220．．．金屬觸點
300．．．結構
302．．．閘極電極
304．．．閘極介電層
306．．．主動材料層
308．．．蝕刻停止層
310．．．蝕刻停止部
312．．．金屬層
314．．．源極及汲極電極
400．．．結構
402．．．閘極電極
404．．．閘極介電層
406．．．主動材料層
408．．．蝕刻停止層
410．．．蝕刻停止部
412．．．金屬層
414．．．源極及汲極電極
502．．．閘極電極
504．．．閘極介電層
506．．．主動材料層
508．．．蝕刻停止部
510．．．源極及汲極電極
512、514．．．漸縮部份
516．．．底切部份
518．．．漸縮部份
520．．．平直部份
522．．．底切部份
600．．．結構
602．．．閘極電極
604．．．閘極介電層
606．．．主動材料層
608．．．主動通道
610．．．蝕刻停止層
612、614．．．開口
616．．．源極及汲極電極
618．．．金屬接點
700．．．結構
702．．．閘極電極
704．．．閘極介電層
706．．．主動材料層
708．．．蝕刻停止層
710．．．蝕刻停止部
712．．．主動通道
714．．．鈍化層
716、718．．．開口
720．．．源極及汲極電極
722．．．金屬觸點
800．．．結構
802．．．閘極電極
804．．．閘極介電層
806．．．主動材料層
808．．．第一金屬層
810．．．第二金屬層
812．．．蝕刻停止部
814．．．罩幕
816．．．蝕刻過的金屬層
818．．．主動通道
820．．．源極及汲極電極
參考具有某些繪製在附圖的實施例，可得到前文簡要總結的本發明之更特別描述，如此，可詳細瞭解之前陳述的本發明的特色。然而應注意，附圖只繪示本發明的典型實施例，因本發明允許其他同等有效的實施例，故不將該等圖式視為其範圍之限制。
第1A圖至第1J圖顯示根據一個實施例的各處理階段的TFT。
第2A圖至第2H圖顯示根據另一實施例的各處理階段的TFT。
第3A圖至第3H圖顯示根據另一實施例的各處理階段的TFT。
第4A圖至第4J圖顯示根據另一實施例的各處理階段的TFT。
第5A圖至第5C圖顯示使用濕式與乾式蝕刻技術所製造的TFT。
第6A圖至第6J圖顯示根據另一實施例的各處理階段的TFT。
第7A圖至第7J圖顯示根據另一實施例的各處理階段的TFT。
第8A圖至第8H圖顯示根據另一實施例的各處理階段的TFT。
為助於瞭解，如可應用，則使用同一元件符號指定各圖中共通的同一元件。應考量到在一個實施例中所揭露的元件可有利地在其他實施例中使用而無須特別詳述。
402．．．閘極電極
404．．．閘極介電層
406．．．主動材料層
410．．．蝕刻停止部
414．．．源極及汲極電極

Claims (20)

  1. 一種薄膜電晶體形成方法，其包含以下步驟：使用一第一罩幕在一基材上沉積與圖案化一閘極電極；沉積一閘極介電層於該閘極電極上；沉積一半導體主動層於該閘極介電層上，該半導體主動層包含氧、氮、以及一種或多種元素，該等元素選自由鋅、銦、鎘、鎵及錫所構成之群組；沉積一蝕刻停止層於該半導體主動層上；形成一第二罩幕於該蝕刻停止層上；蝕刻該蝕刻停止層以形成該薄膜電晶體的一元件部份之一圖案化蝕刻停止層，並且從該薄膜電晶體的一閘極觸點部份移除該蝕刻停止層，以暴露該半導體主動層；移除該第二罩幕以暴露該圖案化蝕刻停止層；沉積一金屬層於該圖案化蝕刻停止層及該半導體主動層上；於該薄膜電晶體的該元件部份處形成一第三罩幕於該金屬層上；蝕刻該金屬層，以界定一源極電極與一汲極電極於該元件部份，並且從該閘極觸點部份移除該金屬層；移除該第三罩幕； 使用該源極電極與汲極電極做為一罩幕而蝕刻該半導體主動層，以從該閘極觸點部份移除該半導體主動層，並且暴露該閘極觸點部份中的該閘極介電層；以及使用一第四罩幕蝕刻該閘極介電層，以暴露該閘極觸點部份中的一閘極觸點。
  2. 如請求項第1項所述之方法，其中該金屬層與該半導體主動層是透過使用一電漿蝕刻製程而受到蝕刻。
  3. 如請求項第2項所述之方法，其中該蝕刻該半導體主動層的步驟包含以下步驟：一起利用該源極電極、該汲極電極與該圖案化蝕刻停止層做為一罩幕，而不沉積與移除一第五罩幕。
  4. 如請求項第1項所述之方法，其中該半導體主動層是透過使用一濕式蝕刻製程而受到蝕刻，而該金屬層是透過使用一電漿蝕刻製程而受到蝕刻。
  5. 如請求項第1項所述之方法，其中該半導體主動層與該金屬層是透過使用一濕式蝕刻製程而受到蝕刻。
  6. 一種薄膜電晶體形成方法，其包含以下步驟： 使用一第一罩幕在一基材上沉積與圖案化一閘極電極；沉積一閘極介電層於該閘極電極上；沉積一半導體主動層於該閘極介電層上，該半導體主動層包含氧、氮、以及一種或多種元素，該等元素選自由鋅、銦、鎘、鎵及錫所構成之群組；使用一第二罩幕圖案化該半導體主動層，以在該薄膜電晶體的一元件部份中形成一主動通道，並且從該薄膜電晶體的一閘極觸點部份移除該半導體主動層，並且暴露該閘極觸點部份中的該閘極介電層；沉積一蝕刻停止層於該元件部份中的該主動通道上，以及於該閘極觸點部份中的該閘極介電層上；使用一第三罩幕蝕刻該蝕刻停止層以形成該元件部份中的一圖案化蝕刻停止層，並且蝕刻穿透該蝕刻停止層以及該閘極觸點部份中的該閘極介電層，以暴露該閘極觸點部份中的一閘極觸點；沉積一金屬層於該圖案化蝕刻停止層、該半導體主動層與該閘極觸點部份上；以及以一第四罩幕蝕刻該金屬層，以界定該元件部份處的一源極電極與一汲極電極，並且形成在該閘極觸點部份處的一金屬觸點。
  7. 如請求項第6項所述之方法，其中該金屬層與該半導 體主動層是透過使用一電漿蝕刻製程而受到蝕刻。
  8. 如請求項第6項所述之方法，其中該半導體主動層是透過使用一濕式蝕刻製程而受到蝕刻，而該金屬層是透過使用一電漿蝕刻製程而受到蝕刻。
  9. 如請求項第6項所述之方法，其中該半導體主動層與該金屬層是透過使用一濕式蝕刻製程而受到蝕刻。
  10. 一種薄膜電晶體形成方法，其包含以下步驟：使用一第一罩幕在一基材上沉積與圖案化一閘極電極；沉積一閘極介電層於該閘極電極上；沉積一半導體主動層於該閘極介電層上，該半導體主動層包含氧、氮、以及一種或多種元素，該等元素選自由鋅、銦、鎘、鎵及錫所構成之群組；沉積一蝕刻停止層於該半導體主動層上；使用一第二罩幕蝕刻該蝕刻停止層，以形成該薄膜電晶體的一元件部份的一圖案化蝕刻停止層，並且從該薄膜電晶體的一閘極觸點部份移除該蝕刻停止層以暴露該半導體主動層；使用該圖案化蝕刻停止層做為一罩幕而蝕刻該半導體主動層，以暴露該閘極介電層，以及形成該元件部份中的一主動通道； 沉積一鈍化層於該元件部份以及該閘極觸點部份上；使用一第三罩幕蝕刻穿透該鈍化層以及該圖案化蝕刻停止層，以暴露該元件部份中的該主動通道，並且蝕刻穿透該鈍化層與該閘極觸點部份中的該閘極介電層，以暴露該閘極電極；沉積一金屬層於該圖案化蝕刻停止層與該主動通道層上；以及使用一第四罩幕蝕刻該金屬層，以界定在該元件部份處的一源極電極與一汲極電極且界定在該閘極觸點部份中的一金屬觸點。
  11. 如請求項第10項所述之方法，其中該金屬層與該半導體主動層是透過使用一電漿蝕刻製程而受到蝕刻。
  12. 如請求項第10項所述之方法，其中該半導體主動層是透過使用一濕式蝕刻製程而受到蝕刻，而該金屬層是透過使用一電漿蝕刻製程而受到蝕刻。
  13. 如請求項第10項所述之方法，其中該半導體主動層與該金屬層是透過使用一濕式蝕刻製程而受到蝕刻。
  14. 一種薄膜電晶體形成方法，其包含以下步驟：使用一第一罩幕在一基材上沉積與圖案化一閘 極電極；沉積一閘極介電層於該閘極電極上；沉積一半導體主動層於該閘極介電層上，該半導體主動層包含氧、氮、以及一種或多種元素，該等元素選自由鋅、銦、鎘、鎵及錫所構成之群組；沉積具有一第一成份的一第一金屬層於該半導體主動層上；沉積具有有別於該第一成份的一第二成份之一第二金屬層於該第一金屬層上；使用一第二罩幕蝕刻該第二金屬層，以形成一個或多個蝕刻停止部於該薄膜電晶體的一元件部份上，同時從該薄膜電晶體的一閘極觸點部份移除該第二金屬層；形成一第三罩幕於該蝕刻過的第二金屬層上；蝕刻該第一金屬層，以從該閘極觸點部份移除該第一金屬層並且在該元件部份上形成一蝕刻過的第一金屬層；蝕刻該半導體主動層，以形成該元件部份中的一主動通道及以從該閘極觸點部份移除該半導體主動層；以及蝕刻該蝕刻過的第一金屬層以形成源極與汲極電極。
  15. 如請求項第14項所述之方法，其中該蝕刻該第二金 屬層之步驟包含濕式蝕刻。
  16. 如請求項第15項所述之方法，其中蝕刻該第一金屬層之步驟包含電漿蝕刻。
  17. 如請求項第16項所述之方法，其中蝕刻該半導體主動層之步驟包含濕式蝕刻。
  18. 如請求項第17項所述之方法，其中蝕刻該第一金屬層之步驟包含電漿蝕刻。
  19. 如請求項第18項所述之方法，其中該半導體主動層是透過施加一DC電偏壓至一金屬濺鍍標靶以及導入一含氧氣體與一含氮氣體而沉積，該金屬濺鍍標靶包含一種或多種選自由鋅、銦、鎘、鎵與錫所構成之群組的元素。
  20. 如請求項第19項所述之方法，其中該含氧氣體與該含氮氣體為個別的氣體，其中該金屬濺鍍標靶包含一摻質，該摻質選自由Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy、SiC及其組合所構成之群組，及其中該半導體主動層包含一摻質，該摻質選自由Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy、SiC及其組合所構成之群組。
TW099132380A 2009-09-24 2010-09-24 製造對於源極－汲極金屬蝕刻使用濕式製程之金屬氧化物或金屬氮氧化物薄膜電晶體之方法 TWI529810B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US24546309P 2009-09-24 2009-09-24

Publications (2)

Publication Number Publication Date
TW201133643A TW201133643A (en) 2011-10-01
TWI529810B true TWI529810B (zh) 2016-04-11

Family

ID=43756953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099132380A TWI529810B (zh) 2009-09-24 2010-09-24 製造對於源極－汲極金屬蝕刻使用濕式製程之金屬氧化物或金屬氮氧化物薄膜電晶體之方法

Country Status (6)

Country Link
US (2) US7988470B2 (zh)
JP (1) JP5889791B2 (zh)
KR (1) KR101733718B1 (zh)
CN (1) CN102640294B (zh)
TW (1) TWI529810B (zh)
WO (1) WO2011037829A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5889791B2 (ja) * 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
JP6064353B2 (ja) * 2011-09-27 2017-01-25 凸版印刷株式会社 薄膜トランジスタの製造方法
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI515910B (zh) 2011-12-22 2016-01-01 群創光電股份有限公司 薄膜電晶體基板與其製作方法、顯示器
CN102651340B (zh) * 2011-12-31 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
KR20130092848A (ko) 2012-02-13 2013-08-21 삼성전자주식회사 박막 트랜지스터 및 이를 채용한 디스플레이 패널
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
KR101975929B1 (ko) 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
WO2014109830A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. Metal oxynitride based heterojunction field effect transistor
KR102079715B1 (ko) 2013-02-13 2020-02-20 삼성전자주식회사 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
KR20150011702A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN103700625A (zh) * 2013-12-23 2014-04-02 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
TW201606861A (zh) * 2014-08-06 2016-02-16 中華映管股份有限公司 薄膜電晶體的製造方法
CN104795449B (zh) * 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN106024908A (zh) * 2016-07-26 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管制作方法和阵列基板制作方法
CN106206428A (zh) * 2016-09-05 2016-12-07 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
WO2018111247A1 (en) 2016-12-13 2018-06-21 Intel Corporation Passivation dielectrics for oxide semiconductor thin film transistors
JP2019114609A (ja) * 2017-12-21 2019-07-11 日本放送協会 薄膜トランジスタおよびその製造方法
US10566428B2 (en) * 2018-01-29 2020-02-18 Raytheon Company Method for forming gate structures for group III-V field effect transistors
US10797166B2 (en) * 2018-04-03 2020-10-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for IGZO active layer and oxide thin film transistor
CN109148303B (zh) 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
US11616057B2 (en) 2019-03-27 2023-03-28 Intel Corporation IC including back-end-of-line (BEOL) transistors with crystalline channel material
WO2021150526A1 (en) * 2020-01-22 2021-07-29 Applied Materials, Inc. Organic light-emitting diode (oled) display devices with mirror and method for making the same
CN111584424B (zh) * 2020-05-09 2023-11-28 Tcl华星光电技术有限公司 一种阵列基板制备方法
CN112309970B (zh) * 2020-10-30 2022-11-08 成都中电熊猫显示科技有限公司 阵列基板的制作方法以及阵列基板
US20230062886A1 (en) * 2021-08-26 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation structure for a thin film transistor

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
FR2579754B1 (fr) 1985-04-02 1987-07-31 Centre Nat Rech Scient Nitrures et oxynitrures utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, et dispositif de detection les contenant
US4769291A (en) * 1987-02-02 1988-09-06 The Boc Group, Inc. Transparent coatings by reactive sputtering
US4816082A (en) * 1987-08-19 1989-03-28 Energy Conversion Devices, Inc. Thin film solar cell including a spatially modulated intrinsic layer
FR2638527B1 (fr) * 1988-11-02 1991-02-01 Centre Nat Rech Scient Nitrure et oxynitrures de gallium utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, procede pour leur preparation, et dispositif de detection les contenant
JPH02240637A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 液晶画像表示装置の製造方法
CA2034118A1 (en) * 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
JP2999280B2 (ja) * 1991-02-22 2000-01-17 キヤノン株式会社 光起電力素子
JP2994812B2 (ja) * 1991-09-26 1999-12-27 キヤノン株式会社 太陽電池
US5346601A (en) * 1993-05-11 1994-09-13 Andrew Barada Sputter coating collimator with integral reactive gas distribution
TW273067B (zh) 1993-10-04 1996-03-21 Tokyo Electron Co Ltd
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3571785B2 (ja) * 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5620523A (en) * 1994-04-11 1997-04-15 Canon Sales Co., Inc. Apparatus for forming film
US5522934A (en) * 1994-04-26 1996-06-04 Tokyo Electron Limited Plasma processing apparatus using vertical gas inlets one on top of another
US5668663A (en) 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
US5700699A (en) 1995-03-16 1997-12-23 Lg Electronics Inc. Method for fabricating a polycrystal silicon thin film transistor
JP3306258B2 (ja) 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP3169337B2 (ja) * 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5716480A (en) * 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
US5668633A (en) * 1995-10-03 1997-09-16 General Electric Company Method and system for formulating a color match
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6153013A (en) * 1996-02-16 2000-11-28 Canon Kabushiki Kaisha Deposited-film-forming apparatus
EP0827213A3 (en) * 1996-08-28 1999-05-19 Canon Kabushiki Kaisha Photovoltaic device
US6159763A (en) 1996-09-12 2000-12-12 Canon Kabushiki Kaisha Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
US5993594A (en) * 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber
US6432203B1 (en) * 1997-03-17 2002-08-13 Applied Komatsu Technology, Inc. Heated and cooled vacuum chamber shield
US6238527B1 (en) * 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
JPH11340471A (ja) * 1998-05-25 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
WO1999063600A1 (fr) * 1998-06-01 1999-12-09 Kaneka Corporation Dispositif photoelectrique a couches minces et a base de silicium
US6488824B1 (en) 1998-11-06 2002-12-03 Raycom Technologies, Inc. Sputtering apparatus and process for high rate coatings
EP1006589B1 (en) * 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US20020084455A1 (en) * 1999-03-30 2002-07-04 Jeffery T. Cheung Transparent and conductive zinc oxide film with low growth temperature
KR100590925B1 (ko) 1999-07-30 2006-06-19 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치의 제조방법
US6228236B1 (en) * 1999-10-22 2001-05-08 Applied Materials, Inc. Sputter magnetron having two rotation diameters
US6953947B2 (en) * 1999-12-31 2005-10-11 Lg Chem, Ltd. Organic thin film transistor
US6620719B1 (en) * 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
KR100679917B1 (ko) * 2000-09-09 2007-02-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
AU2002235146A1 (en) * 2000-11-30 2002-06-11 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
JP2002252353A (ja) * 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
KR100491141B1 (ko) 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
US6943359B2 (en) * 2001-03-13 2005-09-13 University Of Utah Structured organic materials and devices using low-energy particle beams
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4560245B2 (ja) * 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
US20030049464A1 (en) * 2001-09-04 2003-03-13 Afg Industries, Inc. Double silver low-emissivity and solar control coatings
US20030207093A1 (en) * 2001-12-03 2003-11-06 Toshio Tsuji Transparent conductive layer forming method, transparent conductive layer formed by the method, and material comprising the layer
US6825134B2 (en) * 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US7238545B2 (en) * 2002-04-09 2007-07-03 Kaneka Corporation Method for fabricating tandem thin film photoelectric converter
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
SG130013A1 (en) * 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
CA2512010C (en) * 2002-12-31 2013-04-16 Cardinal Cg Company Coater having substrate cleaning device and coating deposition methods employing such coater
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
WO2004102677A1 (ja) * 2003-05-13 2004-11-25 Asahi Glass Company, Limited 太陽電池用透明導電性基板およびその製造方法
TWI222753B (en) * 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
JP4344270B2 (ja) 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
KR100936908B1 (ko) * 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7816863B2 (en) * 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI224868B (en) 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) * 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7122398B1 (en) * 2004-03-25 2006-10-17 Nanosolar, Inc. Manufacturing of optoelectronic devices
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US8083853B2 (en) * 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US20050233092A1 (en) * 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
KR101429098B1 (ko) * 2004-06-04 2014-09-22 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7158208B2 (en) * 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20060011139A1 (en) * 2004-07-16 2006-01-19 Applied Materials, Inc. Heated substrate support for chemical vapor deposition
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7622338B2 (en) * 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN1293606C (zh) 2004-09-30 2007-01-03 浙江大学 两步法生长N－Al共掺杂p型ZnO晶体薄膜的方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
WO2006051993A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7309895B2 (en) 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7628896B2 (en) * 2005-07-05 2009-12-08 Guardian Industries Corp. Coated article with transparent conductive oxide film doped to adjust Fermi level, and method of making same
US7829471B2 (en) * 2005-07-29 2010-11-09 Applied Materials, Inc. Cluster tool and method for process integration in manufacturing of a photomask
US20070030569A1 (en) * 2005-08-04 2007-02-08 Guardian Industries Corp. Broad band antireflection coating and method of making same
JP4968660B2 (ja) * 2005-08-24 2012-07-04 スタンレー電気株式会社 ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
US20070068571A1 (en) * 2005-09-29 2007-03-29 Terra Solar Global Shunt Passivation Method for Amorphous Silicon Thin Film Photovoltaic Modules
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP2007294709A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP4946156B2 (ja) * 2006-05-01 2012-06-06 富士ゼロックス株式会社 半導体膜及びその製造方法、並びに、該半導体膜を用いた受光素子、電子写真用感光体、プロセスカートリッジ、画像形成装置
US20090023959A1 (en) * 2006-06-16 2009-01-22 D Amore Michael B Process for making dibutyl ethers from dry 1-butanol
KR101232062B1 (ko) * 2007-01-12 2013-02-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101340514B1 (ko) * 2007-01-24 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
US7927713B2 (en) * 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
US20080308411A1 (en) 2007-05-25 2008-12-18 Energy Photovoltaics, Inc. Method and process for deposition of textured zinc oxide thin films
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8372250B2 (en) * 2007-07-23 2013-02-12 National Science And Technology Development Agency Gas-timing method for depositing oxynitride films by reactive R.F. magnetron sputtering
TWI434420B (zh) * 2007-08-02 2014-04-11 Applied Materials Inc 使用薄膜半導體材料的薄膜式電晶體
US20090212287A1 (en) * 2007-10-30 2009-08-27 Ignis Innovation Inc. Thin film transistor and method for forming the same
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) * 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5889791B2 (ja) * 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法

Also Published As

Publication number Publication date
JP5889791B2 (ja) 2016-03-22
WO2011037829A2 (en) 2011-03-31
KR101733718B1 (ko) 2017-05-10
CN102640294B (zh) 2014-12-17
TW201133643A (en) 2011-10-01
JP2013506294A (ja) 2013-02-21
KR20120081165A (ko) 2012-07-18
WO2011037829A3 (en) 2011-06-23
US8298879B2 (en) 2012-10-30
US20110266537A1 (en) 2011-11-03
US7988470B2 (en) 2011-08-02
CN102640294A (zh) 2012-08-15
US20110070691A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
TWI529810B (zh) 製造對於源極－汲極金屬蝕刻使用濕式製程之金屬氧化物或金屬氮氧化物薄膜電晶體之方法
TWI415267B (zh) 製造具有蝕刻終止層之金屬氧化物薄膜電晶體陣列的製程
CN104733543B (zh) 薄膜晶体管阵列面板及其制造方法
TWI442574B (zh) 利用摻雜或化合之金屬氧化物半導體產生薄膜電晶體陣列的整合製程系統與製程順序
JP6078063B2 (ja) 薄膜トランジスタデバイスの製造方法
KR100763913B1 (ko) 박막 트랜지스터의 제조방법
KR102085099B1 (ko) 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
CN102496625B (zh) 薄膜晶体管、画素结构及其制造方法
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
US8586406B1 (en) Method for forming an oxide thin film transistor
US9236451B2 (en) Method of fabricating array substrate using dry etching process of silicon nitride
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
KR100787805B1 (ko) 화소 구조의 제조 방법
US20210217978A1 (en) Transistor array
US10147807B2 (en) Method of manufacturing pixel structure
JP2007115779A (ja) 膜のパターン形成方法、及び、薄膜トランジスタの製造方法、並びに、薄膜トランジスタ基板の製造方法、及び薄膜トランジスタ基板
KR20050105867A (ko) 박막트랜지스터의 제조 방법
KR20090053137A (ko) 박막 트랜지스터의 제조 시 사용되는 마스크 패턴의제거방법 및 이를 이용한 박막 트랜지스터의 제조방법
WO2012101994A1 (ja) 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees