JP2019114609A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2019114609A JP2019114609A JP2017245318A JP2017245318A JP2019114609A JP 2019114609 A JP2019114609 A JP 2019114609A JP 2017245318 A JP2017245318 A JP 2017245318A JP 2017245318 A JP2017245318 A JP 2017245318A JP 2019114609 A JP2019114609 A JP 2019114609A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- power
- oxide semiconductor
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
および亜鉛を含む酸化物半導体(酸化インジウムガリウム亜鉛)(In-Ga-Zn-O)等の酸化物半導体をチャネル(活性層)に用いたものが注目されている。In-Ga-Zn-Oを用いたTFT(以下、IGZO−TFT)(下記非特許文献1を参照)は、アモルファスシリコンTFTに比べて10倍以上も高い移動度(〜10 cm2/Vs)を示す。
本発明は上記事情に鑑みなされたものであり、主成分として酸窒化亜鉛を半導体層に用いた薄膜トランジスタにおいて、高い移動度を保ちつつ、電気的特性の安定性を向上させうる薄膜トランジスタおよびその製造方法を提供することを目的とするものである。
本発明の薄膜トランジスタは、
活性層としての酸化物半導体層として、少なくともZn、O、N、およびInを含む半導体を材料として用い、
前記酸化物半導体層に含まれるInの該酸化物半導体層全体に対する割合が、1.5atomic%以上、かつ4.8atomic%以下であることを特徴とするものである。
基板の一方の面上に、少なくとも、ゲート電極、ゲート絶縁膜、前記酸化物半導体層、およびソース・ドレイン電極を有する構成とすることができる。
ート電極、ゲート絶縁膜、酸化物半導体層、およびソース・ドレイン電極をこの順に形成し、
前記酸化物半導体層はスパッタリングを用いて、Zn、O、N、およびInを含む半導体を材料とすることにより形成され、
前記スパッタリングは、Inのスパッタターゲットに第1の電力を印加するとともにZnのスパッタターゲットに第2の電力を印加し、
前記Inのスパッタターゲットに印加する該第1の電力は、前記酸化物半導体層に含まれるInの該酸化物半導体層全体に対する割合が、1.5atomic%以上、かつ4.8atomic%以下となる値に調整することを特徴とするものである。
ここで、「第1の電力」および「第2の電力」とは、DC電力あるいはRF電力等の電力の種類を称し、第1の電力および第2の電力が異種であっても同種であっても良い。例えば、第1の電力をDC電力、第2の電力をRF電力とすることができる。
Inの添加量が所定値を超えると移動度が減少するのは、酸化物半導体層の全体の原子数に対するInの原子数に応じてキャリアの散乱も増加し、所定値からは、キャリアの散乱による効果の方が大きくなってしまうことが考えられる。
したがって、本発明の薄膜トランジスタおよびその製造方法によれば、高い移動度を維持しつつ、経年的な電気的特性の安定化を図ることができる。
図1は本実施形態に係る薄膜トランジスタの構造を示すものである。
本発明の薄膜トランジスタ(以下、TFTと称する)は、まず、基板1の上にゲート電極2およびゲート絶縁膜3を順次形成し、次に、半導体層(インジウムを添加した酸窒化亜鉛層)(活性層)4を形成し、その上にソース電極5およびドレイン電極6を形成してなる。
プラスチックフィルムとしては、たとえばPET、PEN、ポリイミド等を用いたものが挙げられる。
ゲート電極2としては、例えば、電気抵抗率の低いAlやCuの金属、耐熱性の高いMo、Cr、Ti等の高融点金属、さらには、これら金属の合金を用いることができる。なお、ゲート電極2は、フォトリソグラフィー法(紫外線露光による微細加工技術)等を用いて、必要な大きさ、形状に、パターニングされている。
また、ゲート絶縁膜3としては、シリコン酸化膜、シリコン窒化膜、さらにはシリコン酸窒化膜等が代表的に例示される。
その他に、Al2O3やY2O3等の酸化物や、これらを積層したものを用いることもできる。
よびInの原子数を表す。
0.40 ≦Zn/(Zn+O+N+In)≦0.80 ・・・(1)
0.01 ≦O /(Zn+O+N+In)≦0.50 ・・・(2)
0.10 ≦N /(Zn+O+N+In)≦0.50 ・・・(3)
0.015 ≦In/(Zn+O+N+In)≦0.048 ・・・(4)
本実施形態の製造方法においては、まず、ガラスや樹脂等からなる基板1を洗浄し、基板1の表面にバリア層や平坦化層(無機薄膜や有機薄膜)を形成し(図示せず)、その後、ゲート電極2を積層し、必要な形状にパターニングする。なお、微細形状をパターニングするには、フォトリソグラフィー法(紫外線露光による微細加工技術)を用いる。
まず、実施例に係るTFTは、ゲート電極を兼ねた高ドープシリコン基板上にSiO2熱酸化膜からなるゲート絶縁膜をシリコンの熱酸化により100nmの厚さに形成した。
そのゲート絶縁膜の上に、スパッタ装置により、ZnスパッタターゲットおよびInスパッタターゲットを用い、共スパッタリングにより半導体層(活性層)を10nmの厚さに成膜した。
その際に、InスパッタターゲットにはDC電力が印加されるようにし、DC電力の値を、0〜50Wの範囲で変化させるようにした(DC電力の値を大きくするほど、半導体に添加されるInの量が多くなる)。
DC電力の値を変化させる毎にTFTの中間サンプルを作製した。
RBS分析法(ラザフォード後方散乱分析法)を行った結果、実施例2の中間サンプルは、半導体中のInの組成比が1.5atomic%であり、実施例4の中間サンプルは、半導体中のInの組成比が3.1atomic%であり、実施例7の中間サンプルは、半導体中のInの組成比が4.8atomic%との測定結果が得られた。
これらの各サンプルにおける、TFTのゲート電圧−ドレイン電流特性の測定は、半導体パラメータアナライザを用い、TFTを作製した日、およびその日から2ヶ月後に相当する日において、互いに同様の測定を実施した。
・半導体膜のスパッタ製膜条件
成膜時のガス流量:Ar/O2/N2=5/0.5/10 sccm
成膜時の圧力:0.6 Pa
半導体層(活性層)の厚さ:10nm
印加電力:RF100W(Znスパッタターゲット),
:DC5W(Inスパッタターゲット)
上記実施例1の条件で作製したTFTのゲート電圧−ドレイン電流特性を図2に示す。
Inスパッタターゲットの印加電力をDC8Wとしたこと以外は、実施例1の場合と同様の条件で作製した。
上記実施例2の条件で作製したTFTのゲート電圧−ドレイン電流特性を図3に示す。[実施例3]
Inスパッタターゲットの印加電力をDC10Wとしたこと以外は、実施例1の場合と同様
の条件で作製した。
上記実施例3の条件で作製したTFTのゲート電圧−ドレイン電流特性を図4に示す。
Inスパッタターゲットの印加電力をDC12Wとしたこと以外は、実施例1の場合と同様
の条件で作製した。
上記実施例4の条件で作製したTFTのゲート電圧−ドレイン電流特性を図5に示す。[実施例5]
Inスパッタターゲットの印加電力をDC15Wとしたこと以外は、実施例1の場合と同様
の条件で作製した。
上記実施例5の条件で作製したTFTのゲート電圧−ドレイン電流特性を図6に示す。
Inスパッタターゲットの印加電力をDC20Wとしたこと以外は、実施例1の場合と同様
の条件で作製した。
上記実施例6の条件で作製したTFTのゲート電圧−ドレイン電流特性を図7に示す。[実施例7]
Inスパッタターゲットの印加電力をDC30Wとしたこと以外は、実施例1の場合と同様
の条件で作製した。
上記実施例7の条件で作製したTFTのゲート電圧−ドレイン電流特性を図8に示す。
Inスパッタターゲットの印加電力をDC50Wとしたこと以外は、実施例1の場合と同様
の条件で作製した。
上記実施例8の条件で作製したTFTのゲート電圧−ドレイン電流特性を図9に示す。[比較例]
Inスパッタターゲットに電力を印加しなかったこと以外は、実施例1の場合と同様の条件で作製した。
上記比較例の条件で作製したTFTのゲート電圧−ドレイン電流特性を図10に示す。
ここで、しきい値電圧は、ドレイン電圧が1Vのときに、ドレイン電流が10-7 Aとなるときのゲート電圧で定義し、しきい値電圧変化(ΔVth)は、TFTの作製日に測定したしきい値電圧と、2ヶ月後に相当する日に測定したしきい値電圧の差の絶対値により定義した。
でき、DCパワーが15Wの場合に、しきい値電圧変化が最小となっている。
Vth)の値が小さくなるのは、DCパワーが5W以上、かつ30W以下の場合である。
つれて移動度が減少していることが明らかである。
許容できる移動度の最小値を10(cm2/Vs)とすると、DCパワーは8W以上、かつ30W以下の範囲となる。
例えば、上記酸化物半導体層に含まれる元素としては、少なくとも、Zn、O、N、およびInを含んでいればよく、その他の元素を微量含むことを排除するものではない。
また、上述した薄膜トランジスタを用いて表示駆動部を形成し、例えば、有機ELディスプレイ(OLED)やLCD等の種々の表示装置を形成することができる。
2 ゲート電極
3 ゲート絶縁膜
4 酸化物半導体層
5 ソース電極
6 ドレイン電極
Claims (3)
- 活性層としての酸化物半導体層として、少なくともZn、O、N、およびInを含む半導体を材料として用い、前記酸化物半導体層に含まれるInの該酸化物半導体層全体に対する割合が、1.5atomic%以上、かつ4.8atomic%以下であることを特徴とする薄膜トランジスタ。
- 基板の一方の面上に、少なくとも、ゲート電極、ゲート絶縁膜、前記酸化物半導体層、およびソース・ドレイン電極を有する構成とされていることを特徴とする請求項1記載の薄膜トランジスタ。
- 基板の一方の面上に、少なくとも、ゲート電極、ゲート絶縁膜、酸化物半導体層、およびソース・ドレイン電極をこの順に形成し、
前記酸化物半導体層はスパッタリングを用いて、Zn、O、N、およびInを含む半導体を材料とすることにより形成され、
前記スパッタリングは、Inのスパッタターゲットに第1の電力を印加するとともにZnのスパッタターゲットに第2の電力を印加し、
前記Inのスパッタターゲットに印加する該第1の電力は、前記酸化物半導体層に含まれるInの該酸化物半導体層全体に対する割合が、1.5atomic%以上、かつ4.8atomic%以下となる値に調整することを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017245318A JP2019114609A (ja) | 2017-12-21 | 2017-12-21 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017245318A JP2019114609A (ja) | 2017-12-21 | 2017-12-21 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019114609A true JP2019114609A (ja) | 2019-07-11 |
Family
ID=67222791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017245318A Pending JP2019114609A (ja) | 2017-12-21 | 2017-12-21 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019114609A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192721A (ja) * | 2007-02-02 | 2008-08-21 | Bridgestone Corp | 薄膜トランジスタ及びその製造方法 |
JP2009275236A (ja) * | 2007-04-25 | 2009-11-26 | Canon Inc | 酸窒化物半導体 |
JP2010118445A (ja) * | 2008-11-12 | 2010-05-27 | Bridgestone Corp | 薄膜トランジスタ及びその製造方法 |
US20110070691A1 (en) * | 2009-09-24 | 2011-03-24 | Applied Materials, Inc. | Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch |
WO2017204197A1 (ja) * | 2016-05-26 | 2017-11-30 | 住友化学株式会社 | 金属酸窒化物半導体膜の製造方法および金属酸窒化物半導体膜 |
-
2017
- 2017-12-21 JP JP2017245318A patent/JP2019114609A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192721A (ja) * | 2007-02-02 | 2008-08-21 | Bridgestone Corp | 薄膜トランジスタ及びその製造方法 |
US20100025680A1 (en) * | 2007-02-02 | 2010-02-04 | Bridgestone Corporation | Thin-film transistor and method of manufacturing the same |
JP2009275236A (ja) * | 2007-04-25 | 2009-11-26 | Canon Inc | 酸窒化物半導体 |
US20100109002A1 (en) * | 2007-04-25 | 2010-05-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
JP2010118445A (ja) * | 2008-11-12 | 2010-05-27 | Bridgestone Corp | 薄膜トランジスタ及びその製造方法 |
US20110070691A1 (en) * | 2009-09-24 | 2011-03-24 | Applied Materials, Inc. | Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch |
JP2013506294A (ja) * | 2009-09-24 | 2013-02-21 | アプライド マテリアルズ インコーポレイテッド | ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物tftの製造方法 |
WO2017204197A1 (ja) * | 2016-05-26 | 2017-11-30 | 住友化学株式会社 | 金属酸窒化物半導体膜の製造方法および金属酸窒化物半導体膜 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5006598B2 (ja) | 電界効果型トランジスタ | |
JP5698431B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP5538797B2 (ja) | 電界効果型トランジスタ及び表示装置 | |
JP6002088B2 (ja) | 薄膜トランジスタ | |
JP6043244B2 (ja) | 薄膜トランジスタ | |
JP5640478B2 (ja) | 電界効果型トランジスタの製造方法及び電界効果型トランジスタ | |
US8017045B2 (en) | Composition for oxide semiconductor thin film and field effect transistor using the composition | |
WO2012091126A1 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
TW200915576A (en) | Amorphous oxide and field effect transistor | |
JP2011129926A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2007281486A (ja) | ZnO薄膜トランジスタ | |
TW201236162A (en) | Oxide for semiconductor layer of thin-film transistor, spattering target, and thin-film transistor | |
US20100006837A1 (en) | Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor | |
Chen et al. | Transparent and flexible thin‐film transistors with high performance prepared at ultralow temperatures by atomic layer deposition | |
TW201301522A (zh) | 薄膜電晶體之半導體層用氧化物,具備前述氧化物之薄膜電晶體之半導體層及薄膜電晶體 | |
JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2012238763A (ja) | 半導体装置及び半導体装置の製造方法 | |
Lee et al. | Influence of channel layer thickness on the instability of amorphous SiZnSnO thin film transistors under negative bias temperature stress | |
JP7060366B2 (ja) | 薄膜デバイス | |
JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2019114609A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2019121634A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP5657434B2 (ja) | 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ | |
TWI834014B (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 | |
TWI767186B (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20180427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211013 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220406 |