KR101179973B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101179973B1
KR101179973B1 KR1020080120989A KR20080120989A KR101179973B1 KR 101179973 B1 KR101179973 B1 KR 101179973B1 KR 1020080120989 A KR1020080120989 A KR 1020080120989A KR 20080120989 A KR20080120989 A KR 20080120989A KR 101179973 B1 KR101179973 B1 KR 101179973B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
wiring pattern
oxide film
barrier metal
Prior art date
Application number
KR1020080120989A
Other languages
English (en)
Other versions
KR20090059045A (ko
Inventor
히로시 구도
노부유키 오츠카
마사키 하네다
다모츠 오와다
Original Assignee
후지쯔 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 세미컨덕터 가부시키가이샤 filed Critical 후지쯔 세미컨덕터 가부시키가이샤
Publication of KR20090059045A publication Critical patent/KR20090059045A/ko
Application granted granted Critical
Publication of KR101179973B1 publication Critical patent/KR101179973B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 Cu 배선 패턴의 표면에 자기(自己)형성되는 Mn 산화물막으로 이루어지는 배리어막을 갖는 다층 배선 구조에서 배선의 수명을 향상시키는 것을 과제로 한다.
상기 과제를 해결하기 위하여, 반도체 기판 상방(上方)에 형성된 제 1 절연막과, 상기 제 1 절연막에 형성된 제 1 개구부와, 상기 제 1 개구부의 내벽면을 따라 형성된 제 1 망간 산화물막과, 상기 제 1 개구부에 매립된 제 1 구리 배선 패턴과, 상기 제 1 구리 배선 패턴의 상면에 형성된 탄소를 함유하는 제 2 망간 산화물막을 갖는다.
절연막, 배선 홈, 배리어 메탈막, 배선 패턴, 다층 배선 구조

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 일반적으로 반도체 장치에 관한 것이고, 특히 다층 배선 구조를 갖는 반도체 장치 및 그 제조에 관한 것이다.
최근의 반도체 집적 회로 장치에서는 공통 기판 위에 막대한 수의 반도체 소자가 형성되어 있고, 이들을 상호 접속하기 위해서 다층 배선 구조가 사용되고 있다.
다층 배선 구조에서는 배선층을 구성하는 배선 패턴을 매설(埋設)한 층간 절연막이 적층된다. 또한, 다층 배선 구조에서는 하층의 배선층과 상층의 배선층이 층간 절연막 중에 형성된 비어(via) 콘택트에 의해 접속된다.
특히, 최근의 초미세화?초고속 반도체 장치에서는, 다층 배선 구조 중에서의 신호 지연(RC 지연)의 문제를 경감하기 위해서, 층간 절연막으로서 저(低)유전율막(소위 low-k막)이 사용된다. 이와 함께, 배선 패턴으로서 저저항의 구리(Cu) 패턴이 사용되고 있다.
이렇게 Cu 배선 패턴을 저유전율 층간 절연막 중에 매설한 다층 배선 구조에 서는 Cu층의 드라이 에칭에 의한 패터닝이 곤란하다. 이 때문에, 층간 절연막 중에 미리 배선 홈 또는 비어 홀을 형성하는, 소위 다마신(damascene)법 또는 듀얼 다마신(dual damascene)법이 사용된다. 이렇게 하여 형성된 배선 홈 또는 비어 홀은 Cu층으로 충전된다. 그 후, 층간 절연막 상의 여분의 Cu층이 화학 기계 연마(CMP)에 의해 제거된다.
그때, Cu 배선 패턴이 층간 절연막에 직접적으로 접촉하면, Cu 원자가 층간 절연막 중에 확산하여, 단락 등의 문제를 야기한다. 이 문제를 해결하기 위해서, Cu 배선 패턴이 형성되는 배선 홈 또는 비어 홀의 측벽면 및 저면(底面)을, 도전성 확산 배리어, 소위 배리어 메탈막에 의해 덮고, Cu층을 이러한 배리어 메탈막 위에 퇴적하는 것이 일반적으로 행해지고 있다. 여기서, 배리어 메탈막으로서는, 일반적으로 탄탈륨(Ta)이나 티탄(Ti), 텅스텐(W) 등의 고융점 금속, 또는 이들 고융점 금속의 도전성 질화물이 이용된다.
한편, 최근의 45㎚세대 또는 그 이후의 초미세화?초고속 반도체 장치에서는, 미세화에 따라 층간 절연막 중에 형성되는 배선 홈 또는 비어 홀의 크기가 현저하게 축소되고 있다. 이에 따라, 이러한 비(比)저항이 큰 배리어 메탈막을 사용해서 원하는 배선 저항의 저감을 실현시키려고 하면, 이들 미세한 배선 홈 또는 비어 홀에 형성되는 배리어 메탈막의 막 두께를 가능한 한 감소시킬 필요가 있다. 한편, 배리어 메탈막은 배선 홈 또는 비어 홀의 측벽면 및 저면을 연속적으로 덮을 필요가 있다.
이러한 사정에 관련하여 종래, 층간 절연막 중에 형성된 배선 홈 또는 비어 홀을 구리 망간 합금층(Cu-Mn 합금층)에 의해 직접 덮는 기술이 제안되어 있다. 이 기술에서는, Cu-Mn 합금층과 층간 절연막의 계면에, 두께가 2~3㎚이고 조성이 MnSixOy인 망간 실리콘 산화물층이, 상기 Cu-Mn 합금층 중의 Mn과 층간 절연막 중의 Si 및 산소와의 자기 형성 반응에 의해 확산 배리어막으로서 형성된다.
그러나, 이 종래 기술에서는, 자기 형성되는 망간 실리콘 산화물층 중에 포함되는 망간(Mn)의 농도가 낮은 것에 기인하여, Cu막에 대한 밀착성이 불충분하다는 문제가 인식되어 있다.
이 때문에, Cu-Mn 합금층과 Ta나 Ti 등의 고융점 금속 배리어 메탈막을 조합한 구성의 배리어 메탈 구조가 제안되어 있다.
이렇게 Cu-Mn 합금층과 Ta나 Ti 등의 고융점 금속 배리어 메탈막을 조합한 배리어 메탈 구조에서는, 이하와 같은 사정으로, 내(耐)산화성이 향상하는 바람직한 특징도 얻을 수 있다.
최근, 신호 지연(RC 지연)을 회피하는 목적으로, 층간 절연막을 구성하는 저유전율 재료로서, 다공질 저유전율막의 사용이 제안되고 있다. 그러나, 이러한 다공질 저유전율 재료는 밀도가 낮고, 제조시에 플라즈마에 의한 손상을 받기 쉬운 문제를 갖고 있다. 손상을 받은 막은 그 표면이나 내부에 수분을 흡착하기 쉬워진다. 이 때문에 이러한 다공질 저유전율막 위에 형성된 배리어 메탈막은 다공질 유전체막 중에 흡착된 수분의 영향을 받아서 산화되기 쉬워, 확산 배리어로서의 성능, 및 Cu 배선층 또는 비어 플러그에 대한 밀착성이 열화하기 쉽다.
그런데, 앞서 설명한 Cu-Mn 합금층을 이러한 구조에서 시드층으로서 이용하면, Cu-Mn 합금층 중의 Mn이 배리어 메탈막의 산화 부분과 반응하여, 확산 배리어로서의 성능 및 Cu 배선층 또는 비어 플러그에 대한 높은 밀착성을 유지하는 것이 가능해진다.
도 1a~1e는 상기 특허문헌 1에 기재된 Cu 배선 패턴의 형성 공정을 나타낸 도면이다.
도 1a를 참조하면, 도시하지 않은 실리콘 기판 위에 형성된 절연막(11) 위에는 메틸 실세스키옥산(silsesquioxane; MSQ)막으로 이루어지는 실리콘 산화막(12)이 형성되어 있다.
다음으로, 도 1b에 나타낸 바와 같이, 상기 실리콘 산화막(12)중에, 형성하고 싶은 배선 패턴에 대응하여 배선 홈(12T)이 형성된다.
또한, 도 1c에 나타낸 바와 같이, Ta 등의 고융점 금속, 또는 TaN이나 TiN, WN 등, 고융점 금속의 도전성 질화물로 이루어지는 배리어 메탈막(13BM)이, 상기 실리콘 산화막(12)의 상면 및 상기 배선 홈(12T)의 측벽면 및 저면을 덮도록 형성된다.
또한, 도 1c의 구조에서는, 이렇게 하여 형성된 배리어 메탈막(13BM) 위에, 상기 배리어 메탈막(13B)에 정합(整合)한 단면 형상으로 Cu-Mn 합금층(13CM)이 형성된다.
또한, 도 1c에 나타낸 바와 같이, 상기 Cu-Mn 합금층(13CM) 위에는 상기 배선 홈(12T)을 충전시키도록 Cu층(13)이 형성된다.
다음으로, 상기 Cu층(13)을 화학 기계 연마(CMP)법에 의해 평탄화하고, 그 아래의 Cu-Mn 합금층(13CM) 및 배리어 메탈막(13BM)을 연마하여, 상기 실리콘 산화막(12)의 표면이 노출될 때까지 제거하여, 상기 배선 홈(12T)을 Cu 배선 패턴(13Pc)이 충전된 도 1d에 나타낸 구조를 얻는다.
또한, 도 1e에 나타낸 바와 같이, 상기 도 1d의 구조 위에 별도의 MSQ막으로 이루어지는 실리콘 산화막(14)을 형성하고, 도 1f에서 상기 도 1e의 구조를, 예를 들면 400℃의 온도에서 열처리한다. 이러한 열처리의 결과, 상기 Cu-Mn 합금층(13CM)으로부터 Mn 원자가 상기 Cu 배선 패턴(13P)의 표면에 수송되고, 수송된 Mn 원자는 상기 실리콘 산화막(14) 중의 산소 및 Si와 반응한다. 그 결과, 상기 Cu 배선 패턴(13P)의 표면에 조성이 MnSixOy인 Mn 산화물막(13MOx)이 형성된다.
이러한 프로세스에 의하면, 절연막(12)과 절연막(14) 사이에 보통 설치되는 비유전률이 높은 SiN막 등의 에칭 스톱퍼막을 생략할 수 있기 때문에, Cu 배선 패턴(13P)의 기생 용량을 더 저감 할 수 있으리라 기대된다.
도 1f의 구조에서는, 상기 Mn 원자의 이동에 따라, 상기 Cu 배선 패턴(13P)과 배리어 메탈막(13BM) 사이의 Cu-Mn 합금층(13CM)으로부터 Mn이 탈리(脫離)하여, 상기 Cu 배선 패턴(13P)과의 구별이 소실되어 있는 것에 주의해야 한다.
[특허문헌 1] 일본 공개특허 2007-142236호 공보
[특허문헌 2] 일본 공개특허 2005-277390호 공보
그런데, 상기 도 1f의 Cu 배선 패턴(13P)을 포함하는 배선 구조에서는, 상기 Mn 산화물막(13MOx) 중의 확산 배리어로서의 성능이 불충분한 문제를 갖고 있다. 예를 들면, 도 2에 나타낸 바와 같이, 인접해서 Cu 배선 패턴(13P)을 형성한 경우, 사이에 발생하는 전위차에 의해 Cu 이온이 한쪽의 Cu 패턴 배선 패턴(13P1)으로부터 다른쪽의 Cu 배선 패턴(13P2)으로 확산하여, 단락을 발생시키는 경우가 있다.
한편, 상기 Cu 배선 패턴(13P1, 13P2)의 상면 이외는 배리어 메탈막(13BM)에 의해 덮어져 있기 때문에, Cu의 확산은 발생하지 않는다.
또한, 상기 특허문헌 1에서는, 도 3a~도 3d에 나타낸 바와 같이, 상기 Mn 산화물막(13MOx)의 확산 배리어로서의 성능의 부족을 보충하기 위해서, 상기 Mn 산화물막(13MOx)를 덮도록 SiCN막 등의 배리어막을 형성하는 기술이 개시되어 있다. 단, 도 3a~3d 중, 앞서 설명한 부분에는 동일한 참조 부호를 붙여 설명을 생략한다.
도 3a를 참조하면, 도시한 구조는 상기 도 1d의 구조와 동일하게, 상기 도 1a~도 1c의 공정을 거쳐서 형성된 것이다. 도 3b에서, 상기 실리콘 산화막(12)과 동일 또는 마찬가지 조성의 실리콘 산화막(15)이 상기 도 3a의 구조 위에 형성된다. 또한, 약 40O℃의 온도에서 열처리를 행함으로써, 상기 도 1f의 구조와 동일한, 상기 Cu 배선 패턴(13P)의 표면에 Mn 산화물막(13MOx)이 형성된다.
또한, 도 3c에 나타낸 바와 같이, 상기 실리콘 산화막(15) 및 그 아래의 실 리콘 산화막(12)의 일부는, 웨트 에칭 또는 플라즈마 에칭에 의해 제거되어, 상기 Mn 산화물막(13MOx)이 노출된다.
그때, 상기 웨트 에칭 또는 플라즈마 에칭을 상기 Mn 산화물막(13MOx)이 노출된 시점에서 정확하게 정지시키는 것은 곤란하다. 상기 Mn 산화물막(13MOx)을 완전하게 노출시키려고 하면, 과잉 에칭을 실시할 필요가 있다. 이 때문에, 도 3c에서는, 상기 Mn 산화물막(13MOx)을 담지(擔持)한 Cu 배선 패턴(13P)의 상부가 상기 절연막(12)으로부터 노출된 구조를 얻을 수 있다.
다음으로, 도 3d에 나타낸 바와 같이, 상기 도 3c의 구조에서 상기 실리콘 산화막(12) 위에 상기 Cu 배선 패턴(13P)의 돌출 상부를 덮도록, SiCN막으로 이루어지는 확산 배리어막(16)을 형성한다.
또한, 도 3e에 나타낸 바와 같이, 상기 확산 배리어막(16) 위에 다음 절연막(17)을 형성한다.
그때, 도 3d에 나타낸 바와 같이, 상기 Cu 배선 패턴(13P)의 상부는 상기 절연막(12)의 표면으로부터 상방에 돌출해 있기 때문에, 상기 확산 배리어막(16)도 마찬가지로 상방에 돌출하는 돌출부(16P)를 갖고, 상기 돌출부(16P)에 대응해서 상기 절연막(17)에도, 도 3e에 나타낸 바와 같이, 돌출부(17P)가 형성된다.
또한, 상기 절연막(17) 중에, 동일한 다마신법에 의해, 배리어 메탈막(18BM)으로 둘러싸이고 상부에 Mn 산화물막(19)을 갖는 Cu 배선 패턴(18P)이, 도 3f에 나타낸 바와 같이 형성된다.
그러나, 이러한 구조에서는, 상부 Cu 배선 패턴(18P)이 하부 Cu 배선 패 턴(13P)이 형성하는 단차부를 가로질러서 연장한다. 이 때문에, 단차부에서 상부 Cu 배선 패턴(18P)과 하부 Cu 배선 패턴(13P) 사이에 단락이 발생하기 쉽다.
본 발명의 일 측면에 의하면, 반도체 기판 상방에 형성된 제 1 절연막과, 상기 제 1 절연막에 형성된 제 1 개구부와, 상기 제 1 개구부의 내벽면을 따라 형성된 제 1 망간 산화물막과, 상기 제 1 개구부에 매립된 제 1 구리 배선 패턴과, 상기 제 1 구리 배선 패턴의 상면에 형성된 탄소를 함유하는 제 2 망간 산화물막을 갖는 반도체 장치를 제공한다.
본 발명에 의하면, 다마신법 또는 듀얼 다마신법에 의해 Cu 배선 패턴을 형성할 때, 배선 홈의 측벽면에 Mn을 포함하는 금속층을 형성한 후, 그 위에 상기 배선 홈을 메우도록 Cu 배선 패턴을 형성하고, 또한 상기 Cu 배선 패턴의 상면에 탄소를 포함하는 막을 형성하며, 가열함에 의해, 상기 Cu 배선 패턴의 상기 상면에, Cu 원자에 대한 확산 배리어로서의 성능이 우수한, C(탄소)를 포함하는 Mn 산화물막이 형성된다.
[제 1 실시형태]
도 4는 본 발명의 제 1 실시형태에 의한 반도체 장치의 구성을 나타낸 도면, 도 5a~5m 및 도 6은 상기 반도체 장치의 제조 프로세스를 나타낸 도면이다.
도 4를 참조하면, 실리콘 기판(41) 위에는 소자 분리 구조(41I)에 의해 소자 영역(41A, 41B)이 구성되어 있고, 상기 소자 영역(41A)에는 상기 실리콘 기판(41) 위에, 게이트 절연막(42A)을 통해서 폴리실리콘 등으로 이루어지는 게이트 전극(43A)이 형성되어 있다. 또한, 상기 소자 영역(41B)에는 상기 실리콘 기판(41) 위에, 게이트 절연막(42B)을 통해서 폴리실리콘 등으로 이루어지는 게이트 전극(43B)이 형성되어 있다.
상기 게이트 전극(43A)에는 측벽 절연막이 형성되어 있고, 상기 소자 영역(41A)에서는 상기 실리콘 기판(41) 중 상기 게이트 전극(43A)의 양측에, 확산 영역(41a, 41b)이 이온 주입법에 의해 더 형성되어 있다. 마찬가지로, 상기 게이트 전극(43B)에도 측벽 절연막이 형성되어 있고, 상기 소자 영역(41B)에서는 상기 실리콘 기판(41) 중 상기 게이트 전극(43B)의 양측에, 확산 영역(41c, 41d)이 이온 주입법에 의해 더 형성되어 있다. 이에 의해, 상기 소자 영역(41A)에는 트랜지스터(Tr1)가, 또한 상기 소자 영역(41B)에는 트랜지스터(Tr2)가 형성된다.
상기 게이트 전극(43A, 43B)은 상기 실리콘 기판(41) 위에 형성된 절연막(43)에 의해 덮여 있고, 상기 절연막(43) 위에는, 이하에 상세하게 설명하는 다층 배선 구조(20)가 형성되어 있다.
도 4를 참조하면, 상기 다층 배선 구조는 상기 절연막(43) 위에 형성된 소위 low-k 층간 절연막(22)을 포함한다. 상기 low-k 층간 절연막(22)으로서는, 예를 들면 비유전률이 2.6인 MSQ막이나, 예를 들면 다우 케미컬사(Dow Chemical Company)에서 등록상표명 SiLK 또는 포러스(Porous) SiLK로 시판중인 탄화수소계 폴리머막, 플라즈마 CVD법으로 형성되는 SiOC막 등을 사용할 수 있다.
상기 층간 절연막(22) 위에는 두께가 15~30㎚인, 바람직하게는 SiC막, 또는 SiCN막으로 이루어지는 탄소(C)와 실리콘(S)을 포함하는 탄소 함유 절연막(24)이 형성되어 있다. 후에 설명하는 바와 같이, 이 탄소 함유 절연막(24)은 산소(0)도 더 포함한다.
상기 C 함유막(24) 위에는, 상기 low-k 층간 절연막(22)과 같은 low-k 층간 절연막(25)이, 예를 들면 250~300㎚의 막 두께로 형성되어 있다. 상기 low-k 층간 절연막(25) 위에는, 상기 절연막(24)과 동일한 탄소 및 산소를 포함하는 절연막(27)이 15~30㎚의 막 두께로 형성되어 있다.
또한, 상기 탄소 함유 절연막(27) 위에는, 상기 low-k 층간 절연막(22 또는 25)과 동일한 low-k 층간 절연막(28)이 250~300㎚의 막 두께로 형성되어 있다. 상기 low-k 층간 절연막(28) 위에는, 상기 절연막(24 또는 27)과 동일한 탄소, Si 및 산소를 포함하는 절연막(30)이 15~30㎚의 막 두께로 형성되어 있다.
상기 층간 절연막(22) 중에는 배선 홈(22T1, 22T2)이 형성되어 있고, 상기 배선 홈(22T1, 22T2)은 각각 Cu 배선 패턴(23P, 23Q)에 의해 충전되어 있다. 그때, 상기 각각의 배선 홈(22T1, 22T2)에서는 측벽면에 Ta, Ti, W 등의 고융점 금속, 또는 그 도전성 질화물 TaN, TiN, TiW 등으로 이루어지는 배리어 메탈막(23BM)이 형성되어 있다. 상기 배리어 메탈막(23BM)은, 도전성 질화막으로 형성되어 있는 경우, 엄밀하게는 금속은 아니지만, 관례를 따라, 본 발명에서는 「배리어 메탈막」이라고 칭하기로 한다. 또한, 상기 Cu 배선 패턴(23P)의 상면에는, 상기 절연 막(24)과의 계면을 따라, 후에 상세하게 설명하지만, 조성이 MnSixOyCz(x＝0.3~1.0; y＝0.75~3.0; z＝0.2~0.7)로 표시되는 탄소를 포함하는 Mn 산화물막(23MOx)이 1~5㎚정도의 막 두께로 형성되어 있다. 상기 Mn 산화물막(23MOx)은 상기 Cu 배선 패턴(23Q)의 상면에도 마찬가지로 형성되어 있다.
또한, 상기 Cu 배선 패턴(23P)과 배리어 메탈막(23BM)의 계면에는, 후에 상세하게 설명하는 바와 같이, 상기 Mn 산화물막(MnOx)과는 조성이 다른 Mn 산화물막(23MOy)이 1~5㎚의 막 두께로 형성되어 있다. 상기 Mn 산화물막(23MOy)은 탄소 및 Si를 포함하지 않거나, 또는, 포함해도, 그 비율은 상기 Mn 산화물막(23MOx)보다 훨씬 낮다. 예를 들면, 상기 Mn 산화물막(23MOy)은 MnOpCq(p＝0.5~1.5; q＝0.01~0.05; q＜z)로 표시되는 조성을 갖는다.
상기 층간 절연막(25) 중에는 배선 홈(25T1, 25T2, 25T3)이 형성되어 있고, 상기 배선 홈(25T1, 25T2, 25T3)은 각각 Cu 배선 패턴(26P, 26Q, 26R)에 의해 충전되어 있다. 상기 Cu 배선 패턴(26P)의 하부는 Cu 비어 플러그(26V)를 형성하고, 상기 Cu 배선 패턴(23P)에, 상기 Mn 산화물막(23MOx)을 관통하여 전기적으로 콘택트하고 있다.
그때, 상기 각각의 배선 홈(25T1, 25T2, 25T3)에서는, 측벽면에 상기 배리어 메탈막(23BM)과 동일한 배리어 메탈막(26BM)이 형성되어 있다. 또한, 상기 Cu 배선 패턴(26P)의 상면에는, 상기 절연막(27)과의 계면을 따라, 상기 Mn 산화물막(23MOx)과 동일한 Mn 산화물막(26MOx)이 1~5㎚정도의 막 두께로 형성되어 있다. 상기 Mn 산화물막(26MOx)은 상기 Cu 배선 패턴(26Q 및 26R)의 상면에도 마찬가지로 형성되어 있다.
또한, 상기 Cu 배선 패턴(26P)과 배리어 메탈막(26BM)의 계면에는, 상기 Mn 산화물막(23MOy)과 동일한 Mn 산화물막(26MOy)이 1~5㎚의 막 두께로 형성되어 있다.
상기 층간 절연막(28) 중에는 배선 홈(28T1, 28T2)이 형성되어 있고, 상기 배선 홈(28T1, 28T2)은 각각 Cu 배선 패턴(29P, 29Q)에 의해 충전되어 있다. 그때, 상기 Cu 배선 패턴(29P)의 하부는 Cu 비어 플러그(29V)를 형성하고, 상기 Cu 배선 패턴(26P)에, 상기 Mn 산화물막(26MOx)을 관통하여 전기적으로 콘택트하고 있다.
상기 각각의 배선 홈(28T1, 28T2)에서는, 측벽면에 상기 배리어 메탈막(23BM 또는 26BM)과 동일한 배리어 메탈막(29BM)이 형성되어 있다. 또한, 상기 Cu 배선 패턴(29P)의 상면에는, 상기 절연막(30)과의 계면을 따라, 상기 Mn 산화물막(23MOx 또는 26MOx)과 동일한 Mn 산화물막(29MOx)이 1~5㎚정도의 막 두께로 형성되어 있다. 상기 Mn 산화물막(29MOx)은 상기 Cu 배선 패턴(29Q)의 상면에도 마찬가지로 형성되어 있다.
또한, 상기 Cu 배선 패턴(29P)과 배리어 메탈막(29BM)의 계면에는, 상기 Mn 산화물막(23MOy 또는 26MOy)과 동일한 Mn 산화물막(29MOy)이 1~5㎚의 막 두께로 형성되어 있다.
이러한 구성의 다층 배선 구조(20)를 갖는 반도체 장치(40)에서는, 상기 Cu 배선 패턴(23P, 23Q, 또는 26P~26R, 또는 29P, 29Q)의 표면에 형성된 절연막(23MOx, 26MOx 또는 29MOx)이 상기한 바와 같이 실질적인 양의 탄소를 포함하고 있고, 이 때문에 막 중에서 원자간 거리가 감소하여, 강고(强固)한 화학 결합이 실현된다. 그 결과, 이들 절연막은 우수한 확산 배리어로서 작용하여, 배선 패턴을 구성하는 Cu가 저유전율 층간 절연막 중에 확산하여, 단락 등의 문제를 발생시키는 것을 효과적으로 억제할 수 있다.
다음으로, 상기 반도체 장치(40)의 제조 프로세스, 특히 상기 다층 배선 구조의 형성 프로세스에 대해서, 이하에, 도 5a~5l 및 도 6을 참조하면서 설명한다.
도 5a를 참조하면, 상기 실리콘 기판(41) 위에 상기 절연막(43)이, 상기 트랜지스터(Tr1 및 Tr2)를 덮도록 형성되어 있고, 다음으로, 상기 층간 절연막(22)이 상기 절연막(43) 위에 형성된다. 상기 층간 절연막(22)으로서는, 도포법에 의해 형성되는 MSQ막 등의 SiO2계 저유전율막이나 상표명 SiLK나 포러스 SiLK 등의 탄화수소계 폴리머막, 또는 플라즈마 CVD법으로 형성되는 SiOC막 등을 사용할 수 있다.
다음으로, 도 5b에 나타낸 바와 같이, 상기 절연막(22) 중에 배선 홈(22T1)이 형성된다. 도시하지는 않지만, 상기 절연막(22) 중에는 상기 배선 홈(22T2)이 동시에 형성된다.
다음으로, 도 5c에 나타낸 바와 같이, 도 5b의 층간 절연막(22) 위에 상기 배리어 메탈막(23BM)이, 상기 배선 홈(22T1)을 상기 배선 홈(22T1)의 단면형상에 정합한 형상으로 덮도록, Ta막, Ti막 또는 W막의 실온에서의 스퍼터링에 의해, 2~5 ㎚의 막 두께로 형성된다. 또는, 상기 배리어 메탈막(23BM)의 형성은, TaN막, TiN막, 또는 WN막 등의 도전성 질화막을 질소 분위기 중에서의 반응성 스퍼터링에 의해 실행하여도 된다. 이 경우에는 상기 스퍼터링은 약 400℃의 기판 온도에서 실행된다. 상기 배리어 메탈막(23BM)은, 도시는 생략하지만, 상기 배선 홈(22T2)에도 형성된다.
또한, 도 5c의 공정에서는, 상기 배리어 메탈막(23MB) 위에, Mn 원자를 0.2원자%~1.0원자%, 바람직하게는 0.5원자% 이하의 농도로 포함하는 Cu-Mn 합금층(23CM)이 상기 배선 홈(22T1)의 단면 형상에 정합한 형상으로 덮도록, Cu-Mn 합금을 사용한 스퍼터링에 의해, 실온에서 5~30㎚의 막 두께로 형성된다. 상기 Cu-Mn 합금층(23CM)은, 도시는 생략하지만, 상기 배선 홈(22T2)에도 형성된다.
또한, 도 5c에 나타낸 바와 같이, 상기 CuMn 합금층(23CM) 위에는 상기 배선 홈(22T1), 및 도시는 생략했지만 배선 홈(22T2)도 충전하도록, Cu층(23)이 시드층 형성 및 전해 도금 처리에 의해 형성된다.
다음으로, 도 5d에 나타낸 바와 같이, 상기 Cu층(23), 및 그 아래의 Cu-Mn 합금층(23CM) 및 배리어 메탈막(23BM)이, 상기 층간 절연막(22)의 표면이 노출할 때까지 화학 기계 연마(CMP)에 의해 제거되어, 상기 배선 홈(22T1) 중에 상기 Cu 배선 패턴(23P)이 형성된다. 도시는 하지 않지만, 상기 Cu 배선 패턴(23Q)도 동시에 상기 배선 패턴(22T2) 중에 형성된다.
다음으로, 본 실시형태에서는 도 5e에 나타낸 바와 같이, 상기 도 5d의 구조 위에 상기 탄소 함유 절연막(24)이 15~30㎚의 막 두께로 형성된다. 본 실시형태에 서는 상기 탄소 함유 절연막(24)은 SiCN막이고, 트리메틸실란(SiH(CH3)3) 등, Si와 C를 포함하는 원료와 NH3 등의 질소를 포함하는 원료를 사용한 플라즈마 CVD법에 의해, 예를 들면 350~400℃의 기판 온도에서 형성된다. 그때, 본 실시형태에서는 상기 막(24)의 성막 시에 산소를 더 첨가하고, 상기 SiCN막(24)을 막전체에 대하여 3~18원자%의 비율로 산소를 포함하도록 형성한다.
이 도 5e의 공정에서는, 상기 탄소 함유 절연막(24)의 형성에 따른 열에 의해, 상기 Cu-Mn 합금층(23CM) 중의 Mn 원자가, 도 6에 나타낸 바와 같이 상기 Cu 배선 패턴(23P) 의 표면에 수송된다. 이렇게 하여 수송된 Mn 원자는 상기 절연막(24)으로부터 공급되는 Si 원자, 탄소 원자 및 산소 원자와 반응한다. 그 결과, 상기 Cu 배선 패턴(23P)의 표면에, 상기 탄소 함유 절연막(24)과의 계면을 따라, Mn 산화물막(23MOx)이 형성된다. 이렇게 하여 형성된 Mn 산화물막(MOx)은 조성 패러미터 x, y, z를 사용하여, MnSixOyCz로 표시되는 조성을 갖는다.
이렇게 하여 형성된 상기 Mn 산화물막(23MOx)의 조성을 에너지 분산형 X선 스펙트럼 분석(EDX: energy dispersive X-ray spectroscopy)에 의해 분석한 바, 상기 조성 패러미터 x는 0.3~1.0의 범위의 값을 갖고, 상기 조성 패러미터 y는 0.75~3.0의 범위의 값을 가지며, 또한 상기 조성 패러미터 z는 0.2~0.7의 범위의 값을 갖는 것이 도출되었다. 또한, 이렇게 SiCN막에 접해서 형성된 Cu-Mn막에서, 막 계면을 따라 조성이 SixOyCz로 표시되는 Mn 산화물막이 형성되는 것은, 평탄한 Cu-Mn막 위에 Cu막을 통해서 SiCN막을 형성하고, 400℃로 열처리를 행한 시료에 대 해 행한 SIMS(secondary ion mass spectroscopy)에 의해서도 확인되어 있다.
또한, 도 5e의 공정에서는, 상기 탄소 함유 절연막(24)의 형성에 따른 열처리 시에, 상기 층간 절연막(22)으로부터 소량의 산소 원자가 상기 배리어 메탈막(23BM)을 통과해서 상기 Cu 배선 패턴(23P)에 도달한다. 이러한 산소 원자는, 도 6에 나타낸 바와 같이, 당초의 Cu-Mn 합금층(23CM)에 포함되어 있던 Mn 원자의 일부와 반응하기 때문에, 상기 배리어 메탈막(23MB)과 Cu 배선 패턴(23P)의 계면을 따라 별도의 Mn 산화물막(23MOy)이 형성된다. 이러한 별도의 Mn 산화물막(23MOy)은 탄소 및 Si를 포함하지 않거나, 또는 그 농도가 상기 Mn 산화물막(23MOx)에서의 농도보다 낮다. 즉, 이렇게 하여 형성된 Mn 산화물막(23MOy)은 그 조성을 조성 패러미터 p, q를 사용해서 Mn0pCq로 표현한 경우, 상기 조성 패러미터 p, q는 각각 앞서 서술한 바와 같이, 0.5~1.5, 0.01~0.05의 값을 갖는다. 여기서 q＜z인 것에 주의해야 한다.
도 5e의 공정에서는, 이러한 Mn 산화물막(23MOx 및 23MOy)의 형성에 따라, 당초의 Cu-Mn 합금층(23CM)은 소멸하고, Cu 배선 패턴(23P)의 일부를 구성하는 Cu층에 의해 치환되어 있는 것에 주의해야 한다.
다음으로, 도 5f에 나타낸 바와 같이, 상기 도 5e의 구조 위에, 상기 층간 절연막(25)이 상기 층간 절연막(22)과 같은 방법으로 형성된다. 또한, 도 5g에 나타낸 바와 같이, 상기 층간 절연막(25) 중에 배선 홈(25T1) 및 비어 홀(25V1)이 상기 배선 패턴(26P)에 대응하여 형성되고, 상기 Cu 배선 패턴(23P)이 상기 비어 홀(25V1) 및 배선 홈(25T1)을 통하여 노출된다. 동시에, 상기 층간 절연막(25) 중에는, 상기 배선 홈(25T2 및 25T3)이 각각 상기 Cu 배선 패턴(26Q 및 26R)에 대응하여 형성된다.
또한, 도 5h에 나타낸 바와 같이, 상기 도 5g의 층간 절연막(25) 위에 상기 배리어 메탈막(26BM)이, Ta막, Ti막 또는 W막의 실온에서의 스퍼터링에 의해 2~5㎚의 막 두께로 형성된다. 이렇게 하여 형성된 배리어 메탈막(26MB)은 상기 배선 홈(25T1)을 상기 배선 홈(25T1)의 단면 형상에 정합한 형상으로 덮는다. 또는, 상기 배리어 메탈막(26BM)의 형성은, TaN막, TiN막, 또는 WN막 등의 도전성 질화막을 질소 분위기 중에서의 반응성 스퍼터링에 의해 실행하여도 된다. 이 경우에는, 상기 스퍼터링은 약 400℃의 기판 온도에서 실행된다. 상기 배리어 메탈막(26BM)은, 도시는 생략하지만, 상기 배선 홈(25T2 및 25T3)에도 형성된다.
또한, 도 5h의 공정에서는, 상기 배리어 메탈막(26BM) 위에, Mn 원자를 O.2원자%~1.0원자%의 농도로 포함하는 Cu-Mn 합금층(26CM)이, Cu-Mn 합금을 사용한 스퍼터링에 의해 실온에서 5~30㎚의 막 두께로 형성된다. 이렇게 하여 형성된 Cu -Mn 합금층(26CM)은 상기 배리어 메탈막(26BM)을 상기 배선 홈(26T1)의 단면 형상에 정합한 형상으로 덮는다. 상기 Cu-Mn 합금층(26CM)은, 도시는 생략하지만, 상기 배선 홈(25T2 및 25T3)에도 형성된다.
또한, 도 5h에 나타낸 바와 같이, 상기 Cu-Mn 합금층(26CM) 위에는 상기 배선 홈(25T1), 및 도시는 하지 않지만 배선 홈(25T2, 25T3)도 충전하도록, Cu층(26)이 시드층 형성 및 전해 도금 처리에 의해 형성된다.
다음으로, 도 5i에 나타낸 바와 같이, 상기 Cu층(26), 및 그 아래의 Cu-Mn 합금층(26CM) 및 배리어 메탈막(26BM)이, 상기 층간 절연막(25)의 표면이 노출될 때 까지 화학 기계 연마(CMP)에 의해 제거되어, 상기 배선 홈(25T1) 중에 상기 Cu 배선 패턴(26P)이 형성된다. 도시는 하지 않지만, 상기 Cu 배선 패턴(26Q 및 26R)도 동시에 상기 배선 패턴(25T2 및 25T3) 중에 각각 형성된다.
다음으로, 본 실시형태에서는, 도 5j에 나타낸 바와 같이, 상기 도 5i의 구조 위에 상기 탄소 함유 절연막(27)이 15~30㎚의 막 두께로 형성된다. 본 실시형태에서는, 상기 탄소 함유 절연막(27)은 SiCN막이고, 트리메틸실란(SiH(CH3)3) 등, Si와 C를 포함하는 원료와 NH3 등의 질소를 포함하는 원료를 사용한 플라즈마 CVD법에 의해, 예를 들면 350~400℃의 기판 온도에서 형성된다. 그때, 본 실시형태에서는 상기 막(24)의 성막 시에 산소를 더 첨가하고, 상기 SiCN막(27)을, 막 전체에 대하여 3~18원자%의 비율로 산소를 포함하도록 형성한다.
이 도 5j의 공정에서는, 상기 탄소 함유 절연막(27)의 형성에 따른 열에 의해, 상기 Cu-Mn 합금층(26CM) 중의 Mn 원자가, 앞서 도 6에서 설명한 것과 마찬가지로, 상기 Cu 배선 패턴(26P)의 표면에 수송된다. 이처럼 수송된 Mn 원자는 상기절연막(27)으로부터 공급되는 Si원자, 탄소 원자 및 산소 원자와 반응한다. 그 결과, 상기 Cu 배선 패턴(26P)의 표면에, 상기 탄소 함유 절연막(27)과의 계면을 따라, 조성이 MnSixOyCz로 표시되는 Mn 산화물막(26MOx)이, 상기 Mn 산화물막(23MOx)과 마찬가지로 형성된다.
또한 도 5j의 공정에서는, 상기 탄소 함유 절연막(27)의 형성에 따른 열처리 시에, 상기 층간 절연막(25)으로부터 소량의 산소 원자가 상기 배리어 메탈막(26BM)을 통과해서 상기 Cu 배선 패턴(26)에 도달한다. 이러한 산소 원자는, 도 6에서 설명한 것과 마찬가지로, 당초의 Cu-Mn 합금층(26CM)에 포함되어 있던 Mn 원자의 일부와 반응한다. 그 결과, 상기 배리어 메탈막(26MB)과 Cu 배선 패턴(26P) 및 Cu 비어 플러그(26V)의 계면을 따라, 별도의 Mn 산화물막(26MOy)가 상기 Mn 산화물막(23MOy)과 마찬가지로 형성된다. 상기 별도의 Mn 산화물막(26MOy)은 탄소 및 Si를 포함하지 않거나, 또는 그 농도가 상기 Mn 산화물막(26MnOx)에서의 농도보다 낮은 조성을 갖는다.
도 5j의 공정에서도, 이러한 Mn 산화물막(26MOx 및 26MOy)의 형성에 따라, 당초의 Cu-Mn 합금층(26CM)은 소멸해 있는 것에 주의해야 한다.
다음으로, 도 5k에 나타낸 바와 같이, 상기 도 5j의 구조 위에 상기 층간 절연막(28)이, 상기 층간 절연막(22 또는 25)과 같은 방법으로 형성된다. 또한, 상기 도 5g~5j의 공정을 반복함으로써, 상기 층간 절연막(28) 중에 상기 배선 홈(28T1)을 충전하는 Cu 배선 패턴(29P)이 상기 배리어 메탈막(29BM)을 통해서 형성된다. 그때, 상기 Cu 배선 패턴(20P)의 상부에는, 상기 탄소 함유 절연막(27)과 같은 방법으로 형성된 탄소 함유 절연막(30)과의 계면을 따라, 상기 Mn 산화물막(29MOx)이 상기 Mn 산화물막(26MOx 및 23MOx)과 같은 방법으로 형성된다. 또한, 상기 Cu 배선 패턴(29P)과 배리어 메탈막(29BM)의 계면에는, 상기 Mn 산화물막(29MOy)이 상기 Mn 산화물막(23MOy 또는 26MOy)과 같은 방법으로 형성된다.
도 7은, 이렇게 하여 형성된 다층 배선 구조(20)를 갖는 반도체 장치(40)에 대해서 행한 수명 시험(TDDB: time-dependent dielectric breakdown 시험)의 결과를 나타낸다.
도 7을 참조하면, 「(d) 종래 기술」이라고 기재되어 있는 것은, 앞서 설명한 도 2의 구조에 대응하는 본 발명의 비교 대조 시료에 관한 것이다. 이 시료에서는, 폭이 70㎚인 Cu 배선 패턴(13P)이 70㎚ 간격으로 반복하여 형성되어 있다. 또한, 이 시료에서는, 배리어 메탈막(13BM)을 2㎚의 막 두께로 형성하고 있다. 또한, 상기 Mn 산화물막(13MOx)은 20㎚의 막 두께를 갖고, 그 조성을 MnSixOy로 나타낸 경우, 조성 패러미터 x, y가 각각 0.3 및 0.5의 값을 갖는다.
한편, 도 7 중, 「(c) Mn 없음」이라고 기재되어 있는 것은, 도 8a에 나타낸 바와 같이, 앞선 도 5a~5e의 공정에서, 상기 Cu-Mn 합금층(23CM)의 형성을 생략하고, 따라서, 형성된 Cu 배선 패턴(23P1, 23P2)의 상면에 Mn 산화물막(23MOx)의 형성이 없는 비교 대조 시료를 나타내고 있다. 이 비교 대조 시료에서는, 측벽면 및 저면에서의 Mn 산화물막(23MOy)의 형성도 발생하지 않는다. 또한, 도 8a 중, 앞서 설명한 부분에는 동일한 참조 부호를 붙이고, 설명은 생략한다. 비교를 위해, 상기 층간 절연막(22, 25)은 도 2의 층간 절연막(12, 14)과 동일한 절연막을 동일한 막 두께로 형성하고 있고, 또한, 배리어 메탈막(23BM)도, 도 2의 배리어 메탈막(13BM)과 동일 조성의 것을 동일 막 두께로 형성하고 있다. 또한, 상기 Cu 배선 패턴(23P1 및 23P2)의 폭 및 반복 간격은 도 2의 시료와 동일하게 설정하고 있다.
한편, 도 7 중, 「(a) 본 발명의 제 1 실시예」라고 기재되어 있는 것은, 도 8b에 나타낸 바와 같이, 상기 Cu 배선 패턴(23P1, 23P2)을 상기 도 5a~5f의 공정 에서 형성한 상기 제 1 실시형태에 대응하는 시료이다. 도 8b 중, 앞서 설명한 부분에는 동일한 참조 부호를 붙이고, 설명은 생략한다. 비교를 위해, 상기 층간 절연막(22, 25)은, 도 2의 층간 절연막(12, 14)과 동일한 절연막을 동일한 막 두께로 형성하고 있고, 또한, 배리어 메탈막(23BM)도 도 2의 배리어 메탈막(13BM)과 동일 조성의 것을 동일 막 두께로 형성하고 있다. 또한, 상기 Cu 배선 패턴(23P1 및 23P2)의 폭 및 반복 간격은 도 2의 시료와 동일하게 설정하고 있다.
도 7 중, 「(b) 본 발명의 제 2 실시예」는, 후에 설명하는 본 발명의 제 2 실시형태에 대응하는 것이다.
도 7의 시험에서는, 상기 시료에서, 인접하는 Cu 배선 패턴 사이에 150℃의 조건 하에서 30V의 전압을 인가하고, 절연 파괴가 발생할 때까지의 시간을 측정했다.
도 7을 참조하면, 종축(縱軸)에 나타낸 TDDB의 값은 「(d) 종래 기술」의 비교 대조 시료에 대하여 규격화되어 있지만, 「(c) Mn 없음」의 비교 대조 시료에서는 TDDB값은 거의 변화되지 않는 것을 알 수 있다. 이는, 상기 탄소 함유 절연막(23) 자체는, Cu의 확산 배리어로서의 기능을 거의 갖지 않는 것을 의미하고 있다.
이에 대하여, 본 실시형태에 대응하는 「(a) 본 발명의 제 1 실시예」의 시료에서는, TDDB의 값이, 상기 비교 대조 시료에 대하여 12배 이상으로 향상하고 있 는 것을 알 수 있다.
이것으로부터, 특히 상기 탄소를 포함하는 Mn 산화물막(23MOx)은 Cu의 확산 배리어 막으로서 매우 우수한 성능을 갖는 것을 알 수 있다. 또한, 이러한 Mn 산화물막(23MOx), 및 동일한 Mn 산화물막(26MOx, 29MOx)을 갖는 본 실시형태의 반도체 장치(40)는 우수한 수명을 갖는 것을 알 수 있다.
[제 2 실시형태]
도 9a~9k는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타낸 도면이다. 단, 도 9a~9k 중, 앞서 설명한 부분에는 동일한 참조 부호를 붙이고, 설명을 생략한다.
도 9a는 상기 도면 5d의 구조에 대응하고 있지만, 본 실시형태에서는 상기 층간 절연막(22)으로서 MSQ막 등, 탄화수소 폴리머막의 에칭에 대하여 내성을 갖는 저유전율 SiO2막을 사용한다.
본 실시형태에서는, 도 9b에 나타낸 바와 같이, 상기 도 9a의 구조 위에, 예를 들면 다우 케미컬사로부터 등록상표명 SiLK로 시판되고 있는 탄화수소 폴리머막 등, 탄소(C) 및 산소를 포함하고, 350~400℃에서의 열처리에 대하여 내성을 가지며, 또한 그 아래의 층간 절연막(22)에 대하여 선택적으로 에칭이 가능한 탄소 함유막(31)을, 상기 층간 절연막(22)의 상면 및 상기 Cu 배선 패턴(23P)의 상면을 덮도록 형성한다.
다음으로, 상기 도 1b의 구조를 불활성 분위기, 전형적으로는 질소 분위기 중에서 350~400℃의 온도로 열처리한다. 또한, 앞서 도 6에서 설명한 것과 마찬가지로, 상기 Cu 배선 패턴(23P)의 상면에, 상기 탄화수소 폴리머막(31)과의 계면을 따라, 조성 패러미터 s, t를 사용해서 조성이 MnOsCt로 표시되는 Mn 산화물막(33MOx)을 형성한다. 더 상세하게는, 상기 Mn 산화물막(33MOx)은, 상기 Cu-Mn 합금층(23CM)에 포함되어 있는 Mn 원자와, 상기 탄화수소 폴리머막(31)으로부터 공급되는 산소 원자 및 탄소 원자와의 반응에 의해 1~5㎚의 막 두께로 형성된다. 이렇게 하여 형성된 Mn 산화물막(33MOx)에서는, 상기 조성 패러미터 s, t가 각각 0.75~3.0 및 0.2~0.7의 범위의 값을 취한다.
또한, 상기 층간 절연막(22)으로부터 상기 배리어 메탈막(23BM)을 통과해서 침입하는 산소와 상기 Cu-Mn 합금층(23CM) 중의 Mn 원자의 반응에 의해, 상기 Cu 배선 패턴(23P)과 배리어 메탈막(23BM)의 계면에는 조성 패러미터 u, v를 사용해서 조성이 MnOuCv로 표기되고, 그때, 상기 조성 패러미터 v가 상기 조성 패러미터 t보다 작거나 0(v＜t)인 Mn 산화물막(33MOy)이 형성된다.
다음으로, 본 실시형태에서는 도 9d에 나타낸 바와 같이, 선택 에칭 공정 또는 애싱(ashing) 공정에 의해 상기 탄소 함유막(31)을 상기 층간 절연막(22) 및 Mn 산화물막(33MOx)에 대하여 선택적으로 제거한다.
또한, 도 9e에 나타낸 바와 같이, 상기 도 9d의 구조 위에 다음 층간 절연막(25)을, 역시 MSQ막 등, 실리콘 산화막에 의해 형성한다. 다음으로, 도 9f에 나타낸 바와 같이, 상기 층간 절연막(25) 중에 배선 홈(25T1)과 비어 홀(25V1)을, 상 기 Cu 배선 패턴(23P)을 노출시키도록 형성한다.
다음으로, 도 9g에 나타낸 바와 같이, 상기 도 9f의 층간 절연막(25) 위에 상기 배리어 메탈막(26BM) 및 상기 Cu-Mn 합금층(26CM)이 상기 배선 홈(25T1)을 상기 배선 홈(25T1)의 단면형상에 정합한 형상으로 덮도록, 상기 도면 5h의 공정과 같은 방법으로 순서대로 형성된다.
또한, 도 9g에 나타낸 바와 같이, 상기 Cu-Mn 합금층(26CM) 위에 Cu층(26)이, 상기 배선 홈(25T1) 및 비어 홀(25V1)을 충전하도록, 시드층 형성 및 전해 도금 처리에 의해 형성된다.
다음으로, 도 9h에 나타낸 바와 같이, 상기 Cu층(26), 및 그 아래의 Cu-Mn 합금층(26CM) 및 배리어 메탈막(26BM)이, 상기 층간 절연막(25)의 표면이 노출될 때까지 화학 기계 연마(CMP)에 의해 제거된다. 이에 의해, 상기 배선 홈(25T1) 중에 상기 Cu 배선 패턴(26P)이 형성된다. 도시는 하지 않지만, 상기 Cu 배선 패턴(26Q 및 26R)도 동시에 상기 배선 패턴(25T2 및 25T3) 중에 각각 형성된다.
다음으로, 본 실시형태에서는, 도 9i에 나타낸 바와 같이, 상기 도 9h의 구조 위에 상기 탄소 함유막(31)과 동일한 탄소 함유막(32)을 15~30㎚의 막 두께로 형성하고, 350~400℃의 온도에서 열처리한다. 이에 의해, 상기 Cu-Mn 합금층(26CM) 중의 Mn 원자가, 앞서 도 6에서 설명한 것과 마찬가지로, 상기 Cu 배선 패턴(26P)의 표면에서 상기 탄소 함유막(32)으로부터 공급되는 탄소 원자 및 산소 원자와 반응한다. 그 결과, 상기 Cu 배선 패턴(26P)의 표면에, 상기 탄소 함유 막(32)과의 계면을 따라, 조성이 상기 MnOsCt로 표시되는 Mn 산화물막(36MOx)을 상기 Mn 산화물막(33MOx)과 마찬가지로 형성한다.
또한, 도 9i의 공정에서는, 상기 열처리 시에, 상기 층간 절연막(25)으로부터의 소량의 산소 원자가 상기 배리어 메탈막(26BM)을 통과해서 상기 Cu 배선 패턴(26P)에 도달한다. 이 때문에, 도 6에서 설명한 것과 마찬가지로, 상기 도달한 산소 원자는 당초의 Cu-Mn 합금층(26CM)에 포함되어 있던 Mn 원자의 일부와 반응하여, 상기 배리어 메탈막(26MB)과 Cu 배선 패턴(26P) 및 Cu 비어 플러그(26V)와의 계면을 따라, 별도의 Mn 산화물막(36MOy)을 상기 Mn 산화물막(33MOy)과 마찬가지로 형성한다. 이렇게 하여 형성된 별도의 Mn 산화물막(36MOy)은 탄소 농도가 상기 Mn 산화물막(36MOx)에서의 농도보다 낮거나 0인 조성을 갖는다.
도 9i의 공정에서도, 이러한 Mn 산화물막(36MOx 및 36MOy)의 형성에 따라, 당초의 Cu-Mn 합금층(26CM)은 소멸해 있는 것에 주의해야 한다.
다음으로, 도 9j에 나타낸 바와 같이, 상기 도 9i의 구조 위에 상기 층간 절연막(28)이 상기 층간 절연막(22 또는 25)과 같은 방법으로 형성된다. 또한, 상기 도 9e~9i의 공정을 반복함으로써, 상기 층간 절연막(28) 중에 상기 배선 홈(28T1)을 충전하도록 Cu 배선 패턴(29P)이, 상기 배리어 메탈막(29BM)을 통하여 형성된다. 그때, 상기 Cu 배선 패턴(29P)의 상부에는, 상기 탄소 함유막(30)과 같은 방법으로 별도의 탄소 함유 절연막이 형성되고, 상기 탄소 함유 절연막(30)과의 계면을 따라, 상기 Mn 산화물막(39MOx)이 상기 Mn 산화물막(36MOx 및 33MOx)과 같은 방 법으로 형성된다. 또한, 상기 Cu 배선 패턴(29P)과 배리어 메탈막(29BM)의 계면에는, 상기 Mn 산화물막(39MOy)이 상기 Mn 산화물막(33MOy 또는 36MOy)과 같은 방법으로 형성된다. 단, 도 9k는 그 후, 상기 별도의 탄소 함유 절연막을 제거한 상태를 나타내고 있다.
도 7에는, 이렇게 하여 형성된 본 실시형태의 다층 배선 구조에 관한 수명 시험(TDDB 시험)의 결과가 「(b) 본 발명의 제 2 실시예」로서 나타나 있다. 단, 도 7의 시험은, 도 10에 나타낸 바와 같이, 상기 도 8b와 동일한, 단, 상기 층간 절연막(22) 위에 층간 절연막(25)이 직접적으로 형성되고, Mn 산화물막(23MOx, 23MOy)대신에 상기 Mn 산화물막(33MOx 및 33MOy)이 형성된 시료에 대해서 행해져 있다. 이 시료에서도, Cu 배선 패턴의 간격은 70㎚로 설정하고 있다.
도 7을 참조하면, 본 실시형태에서도, 대조 표준 시료의 12배 이상의 TDDB의 개선이 보이는 것을 알 수 있다.
또한, 도 11은 앞서 도 3f에서 설명한 바와 같은, 하부 Cu 배선 패턴(13P)에 대하여 상부 Cu 배선 패턴(18P)이 교차해서 연장하는 테스트 구조를, 상기 도 9a~9k의 프로세스를 사용해서 제작하고, 상하의 Cu 배선 패턴 사이에서의 단락의 발생을 조사한 결과를 나타낸다. 도 12에 나타낸 바와 같이, 상기 테스트 구조에서는 상기 하부 Cu 배선 패턴(13P)과 상부 Cu 배선 패턴(18P)을 직교하도록 배치하고 있다. 또한, 상부 Cu 배선 패턴 및 하부 Cu 배선 패턴은 Cu 배선 패턴이 70㎚의 간격으로 되풀이되도록 제작하고 있다. 이 실험에서는, Cu 비어 플러그(26V, 29V)는 형성하지 않았다.
도 11을 참조하면, 본 실시형태의 프로세스로 제작한 시료에서는, 단락의 발생율은 2~3% 정도인 것에 대하여, 상기 도 3a~3f의 프로세스에서 형성한 비교 대조 시료에서는 단락 발생율이 85%를 넘어 있는 것을 알 수 있다. 이 도 3a~3f의 프로세스로 형성한 비교 대조 시료에서는, 상기 확산 배리어막(16)에는 상기 Cu 배선 패턴(13P)에 의해 높이가 30㎚인 단차가 형성되어 있고, 또한 상기 층간 절연막(17)은 300㎚의 막 두께로 형성하고 있다.
상기 도 11의 결과는, 본 발명의 경우, 도 9d의 공정에서 탄화수소 폴리머막(31)을 드라이 에칭 또는 애싱에 의해 제거할 때, 하층의 층간 절연막(22) 및 Mn 산화물막(33MOx)이 에칭 내성을 갖고 있기 때문에 단차부가 형성되지 않는 사정을 반영하고 있는 것이라고 생각된다.
또한, 본 실시형태에서 상기 층간 절연막(22, 25, 28)은 MSQ막에 한정되는 것은 아니고, 비유전률은 높아지지만, TEOS를 원료로 하여 플라즈마 CVD법으로 형성되는 실리콘 산화막을 사용하는 것도, 용도에 따라서는 가능하다.
이상, 본 발명을 바람직한 실시형태에 관하여 설명했지만, 본 발명은 이러한 특정한 실시형태에 한정되는 것은 아니고, 특허청구범위에 기재한 요지 내에서 다양한 변형?변경이 가능하다.
(부기 1)
반도체 기판 상방에 형성된 제 1 절연막과,
상기 제 1 절연막에 형성된 제 1 개구부와,
상기 제 1 개구부의 내벽면을 따라 형성된 제 1 망간 산화물막과,
상기 제 1 개구부에 매립된 제 1 구리 배선 패턴과,
상기 제 1 구리 배선 패턴의 상면에 형성된 탄소를 함유하는 제 2 망간 산화물막을 갖는 반도체 장치.
(부기 2)
상기 제 2 망간 산화물막 위에 형성된 제 2 절연막을 더 갖는 것을 특징으로 하는, 부기 1에 기재된 반도체 장치.
(부기 3)
상기 제 2 망간 산화물막 위에 형성된 탄화규소계 절연막을 더 갖는 것을 특징으로 하는, 부기 1에 기재된 반도체 장치.
(부기 4)
상기 제 1 망간 산화물막은, 상기 제 2 망간 산화물막보다 포함되는 탄소의 농도가 낮은 것을 특징으로 하는, 부기 1에 기재된 반도체 장치.
(부기 5)
상기 제 1 망간 산화물막은 탄소를 포함하지 않는 것을 특징으로 하는, 부기 1에 기재된 반도체 장치.
(부기 6)
상기 제 1 절연막과 상기 제 2 망간 산화물막 위에 형성된 제 2 절연막과,
상기 제 2 절연막에 형성된 제 2 개구부와,
상기 제 2 개구부에 매립된 제 2 구리 배선 패턴을 갖고,
상기 제 1 구리 배선 패턴과 상기 제 2 구리 배선 패턴의 전기적 접속부에서 는 상기 제 2 망간 산화물막이 제거되어 있는 것을 특징으로 하는, 부기 1에 기재된 반도체 장치.
(부기 7)
상기 제 1 개구부와 상기 제 2 개구부 각각의 내벽면에는 고융점 금속막이 형성되어 있는 것을 특징으로 하는, 부기 1에 기재된 반도체 장치.
(부기 8)
반도체 기판 상방에 제 1 절연막을 형성하는 공정과,
상기 제 1 절연막에 제 1 개구부를 형성하는 공정과,
상기 제 1 개구부의 내벽면을 따라 Mn을 포함하는 금속막을 형성하는 공정과,
상기 제 1 개구부에 제 1 구리 배선 패턴을 매립하는 공정과,
상기 제 1 절연막과 상기 제 1 구리 배선 패턴을 평탄화하는 공정과,
상기 제 1 구리 배선의 상면에, 탄소를 포함하는 막을 형성하는 공정과,
상기 제 1 구리 배선의 상기 상면에, 열처리에 의해 탄소를 포함하는 망간 산화물막을 형성하는 공정을 갖는 반도체 장치의 제조 방법.
(부기 9)
상기 탄소를 포함하는 막은 탄화규소막이고, 상기 탄화규소막은 350℃~400℃에서 성막되는 것을 특징으로 하는, 부기 8에 기재된 반도체 장치의 제조 방법.
(부기 10)
상기 탄소를 포함하는 막은 탄화규소막이고, 상기 탄화규소막은 3%~18%의 산 소를 함유하고 있는 것을 특징으로 하는, 부기 8에 기재된 반도체 장치의 제조 방법.
(부기 11)
상기 탄소를 포함하는 막은 플라즈마 CVD법에 의해 성막되는 것을 특징으로 하는, 부기 8에 기재된 반도체 장치의 제조 방법.
(부기 12)
상기 망간 산화물막 위에 제 2 절연막을 형성하는 공정을 포함하는, 부기 8에 기재된 반도체 장치의 제조 방법.
(부기 13)
상기 망간 산화물막 위에 탄화규소계 절연막을 형성하는 공정을 포함하는, 부기 8에 기재된 반도체 장치의 제조 방법.
(부기 14)
상기 제 1 절연막과 상기 망간 산화물막 위에 제 2 절연막을 형성하는 공정과,
상기 제 2 절연막에 제 2 개구부를 형성하는 공정과,
상기 제 2 개구부에 제 2 구리 배선 패턴을 매립하는 공정을 갖고,
상기 제 1 구리 배선 패턴과 상기 제 2 구리 배선 패턴의 전기적 접속부에서는 상기 망간 산화물막이 제거되어 있는 특징으로 하는, 부기 8에 기재된 반도체 장치의 제조 방법.
(부기 15)
상기 제 1 개구부와 상기 제 2 개구부 각각의 내벽면에는 고융점 금속막이 형성되어 있는 것을 특징으로 하는, 부기 8에 기재된 반도체 장치의 제조 방법.
(부기 16)
상기 망간 산화물막 위에, 상기 탄소를 포함하는 막으로서 탄화수소계 절연막을 형성하는 공정을 포함하는, 부기 8에 기재된 반도체 장치의 제조 방법.
(부기 17)
상기 탄화수소계 절연막 성막은 H2 또는 NH3 가스를 이용한 에칭에 의해 제거되는 것을 특징으로 하는, 부기 16에 기재된 반도체 장치의 제조 방법.
(부기 18)
상기 탄소를 포함하는 막은 도포에 의해 형성되는 것을 특징으로 하는, 부기 8에 기재된 반도체 장치의 제조 방법.
도 1a는 종래 기술을 설명하는 도면.
도 1b는 종래 기술을 설명하는 도면.
도 1c는 종래 기술을 설명하는 도면.
도 1d는 종래 기술을 설명하는 도면.
도 1e는 종래 기술을 설명하는 도면.
도 1f는 종래 기술을 설명하는 도면.
도 2는 종래 기술의 과제를 설명하는 도면.
도 3a는 다른 종래 기술을 설명하는 도면.
도 3b는 다른 종래 기술을 설명하는 도면.
도 3c는 다른 종래 기술을 설명하는 도면.
도 3d는 다른 종래 기술을 설명하는 도면.
도 3e는 다른 종래 기술을 설명하는 도면.
도 3f는 다른 종래 기술을 설명하는 도면.
도 4는 본 발명의 제 1 실시형태에 의한 반도체 장치의 구성을 나타내는 도면.
도 5a는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5b는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5c는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5d는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5e는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5f는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5g는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5h는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5i는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5j는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5k는 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 5l은 본 발명의 제 1 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 6은 본 실시형태의 프로세스에서 발생하는 반응을 설명하는 도면.
도 7은 본 실시형태 및 제 2 실시형태의 효과를 설명하는 도면.
도 8a는 본 실시형태의 효과를 실증하는 대조 표준 시료의 구성을 설명하는 도면.
도 8b는 본 실시형태의 효과를 실증하는 시료의 구성을 설명하는 도면.
도 9a는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 9b는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 9c는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 9d는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 9e는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 9f는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 9g는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 9h는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내 는 도면.
도 9i는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 9j는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 9k는 본 발명의 제 2 실시형태에 의한 반도체 장치의 제조 공정을 나타내는 도면.
도 10은 본 실시형태의 효과를 실증하는 시료의 구성을 설명하는 도면.
도 11은 본 실시형태의 효과를 나타내는 별도의 도면.
도 12는 본 실시형태의 효과를 실증하는 시료의 구성을 설명하는 도면.
도면의 주요 부분에 대한 부호의 설명
11, 12, 14, 17, 43…절연막
12T…배선 홈
13…Cu층
13BM, 18BM…배리어 메탈막
13CM…Cu-Mn 합금층
13MOx…Mn 산화물막
13P, 13P1, 13P2, 18P…Cu배선 패턴
16, 19…확산 배리어층
16P, 17P…돌출부
20…다층 배선 구조
22, 25, 28…층간 절연막
22T1, 22T2, 25T1~25T3, 28T1, 28T2…배선 홈
22V1, 25V1, 28V1…비어 홀
23, 26…Cu층
23BM, 26BM, 29BM…배리어 메탈막
23CM, 26CM, 29CM…Cu-Mn 합금층
23P, 23Q, 26P, 26Q, 26R, 29P, 29Q…Cu배선 패턴
23MOx, 26MOx, 29MOx…Mn 산화물막
23MOy, 26MOy, 29MOy…Mn 산화물막
24, 27, 20…탄소 함유 절연막
26V, 29V…Cu 비어 플러그
31, 32…탄소 함유막
40…반도체 장치
41…실리콘 기판
41A, 41B…소자 영역
41I…소자 분리 영역
41a, 41b, 41c, 41d…확산 영역
42A, 42B…게이트 절연막
43A, 43B…게이트 전극

Claims (12)

  1. 반도체 기판 상방(上方)에 형성된 제 1 절연막과,
    상기 제 1 절연막에 형성된 제 1 개구부와,
    상기 제 1 개구부의 내벽면에 형성된 Ta, Ti, W 중 어느 하나의 고융점 금속을 포함하는 제 1 배리어 메탈막과,
    상기 제 1 배리어 메탈막을 따라 형성된 제 1 망간 산화물막과,
    상기 제 1 개구부에 매립된 제 1 구리 배선 패턴과,
    상기 제 1 구리 배선 패턴의 상면에 형성된 탄소를 함유하는 제 2 망간 산화물막을 갖는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 2 망간 산화물막 위에 형성된 탄소를 함유하는 제 2 절연막을 더 갖는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제 2 절연막은 탄화규소막 또는 SiCN막인 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 1 절연막과 상기 제 2 망간 산화물막 위에 형성된 탄소를 함유하는 제 2 절연막과,
    상기 제 2 절연막 위에 형성된 제 3 절연막과,
    상기 제 3 절연막에 형성된 제 2 개구부와,
    상기 제 2 개구부의 내벽면에 형성된 고융점 금속을 포함하는 제 2 배리어 메탈막과,
    상기 제 2 배리어 메탈막을 따라 형성된 제 3 망간 산화물막과,
    상기 제 2 개구부에 매립된 제 2 구리 배선 패턴과,
    상기 제 2 구리 배선 패턴의 상면에 형성된 탄소를 함유하는 제 4 망간 산화물막과,
    상기 제 3 절연막과 상기 제 4 망간 산화물막 위에 형성된 탄소를 함유하는 제 4 절연막을 갖고,
    상기 제 1 구리 배선 패턴과 상기 제 2 구리 배선 패턴의 전기적 접속부에서는 상기 제 2 망간 산화물막이 제거되어 있는 것을 특징으로 하는 반도체 장치.
  5. 반도체 기판 상방에 제 1 절연막을 형성하는 공정과,
    상기 제 1 절연막에 제 1 개구부를 형성하는 공정과,
    상기 제 1 개구부의 내벽면에 Ta, Ti, W 중 어느 하나의 고융점 금속을 포함하는 제 1 배리어 메탈막을 형성하는 공정과,
    상기 제 1 배리어 메탈막을 따라 Mn을 포함하는 제 1 금속막을 형성하는 공정과,
    상기 제 1 개구부에 제 1 구리 배선 패턴을 매립하는 공정과,
    상기 제 1 절연막과 상기 제 1 구리 배선 패턴을 평탄화하는 공정과,
    상기 제 1 구리 배선 패턴의 상면에 탄소를 포함하는 제 2 절연막을 형성하는 공정과,
    열에 의해, 상기 제 1 배리어 메탈막을 따라 Mn을 포함하는 제 1 망간 산화물막을 형성하는 공정과,
    열에 의해, 상기 제 1 구리 배선 패턴의 상면에, 탄소를 함유하는 제 2 망간 산화물막을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 2 절연막은 탄화규소막 또는 SiCN막이고, 상기 탄화규소막 또는 상기 SiCN막은 350℃~400℃로 성막되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 5 항에 있어서,
    상기 제 2 절연막은 탄화규소막 또는 SiCN막이고, 상기 탄화규소막 또는 상기 SiCN막은 3%~18%의 산소를 함유하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 삭제
  9. 삭제
  10. 제 5 항에 있어서,
    상기 제 2 절연막 위에 상기 제 3 절연막을 형성하는 공정과,
    상기 제 3 절연막에 제 2 개구부를 형성하는 공정과,
    상기 제 2 개구부의 내벽면에 고융점 금속을 포함하는 제 2 배리어 메탈막을 형성하는 공정과,
    상기 제 2 배리어 메탈막을 따라 Mn을 포함하는 제 2 금속막을 형성하는 공정과,
    상기 제 2 개구부에 제 2 구리 배선 패턴을 매립하는 공정과,
    상기 제 3 절연막과 상기 제 2 구리 배선 패턴을 평탄화하는 공정과,
    상기 제 2 구리 배선 패턴의 상면에, 탄소를 함유하는 제 4 절연막을 형성하는 공정과,
    열에 의해, 상기 제 2 배리어 메탈막을 따라 Mn을 포함하는 제 3 망간 산화물막을 형성하는 공정과,
    열에 의해, 상기 제 2 구리 배선 패턴의 상면에, 탄소를 함유하는 제 4 망간 산화물막을 형성하는 공정을 더 갖고,
    상기 제 1 구리 배선 패턴과 상기 제 2 구리 배선 패턴의 전기적 접속부에서는 상기 제 2 망간 산화물막이 제거되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 1 항에 있어서,
    상기 제 1 망간 산화물막은 상기 제 2 망간 산화물막보다 포함되는 탄소의 농도가 낮은 것을 특징으로 하는 반도체 장치.
  12. 제 4 항에 있어서,
    상기 제 3 망간 산화물막은 상기 제 4 망간 산화물막보다 포함되는 탄소의 농도가 낮은 것을 특징으로 하는 반도체 장치.
KR1020080120989A 2007-12-05 2008-12-02 반도체 장치 및 그 제조 방법 KR101179973B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007314729A JP2009141058A (ja) 2007-12-05 2007-12-05 半導体装置およびその製造方法
JPJP-P-2007-314729 2007-12-05

Publications (2)

Publication Number Publication Date
KR20090059045A KR20090059045A (ko) 2009-06-10
KR101179973B1 true KR101179973B1 (ko) 2012-09-07

Family

ID=40720793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120989A KR101179973B1 (ko) 2007-12-05 2008-12-02 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7928476B2 (ko)
JP (1) JP2009141058A (ko)
KR (1) KR101179973B1 (ko)
TW (1) TWI423412B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5264187B2 (ja) * 2008-01-08 2013-08-14 パナソニック株式会社 半導体装置及びその製造方法
JP5353109B2 (ja) * 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5530118B2 (ja) * 2009-04-08 2014-06-25 東京エレクトロン株式会社 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
US8377822B2 (en) 2010-05-21 2013-02-19 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US20140061915A1 (en) * 2012-08-30 2014-03-06 International Business Machines Corporation Prevention of thru-substrate via pistoning using highly doped copper alloy seed layer
JP6025857B2 (ja) * 2012-10-31 2016-11-16 株式会社日立製作所 分光素子、およびそれを用いた荷電粒子線装置
KR20170110332A (ko) 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10256191B2 (en) * 2017-01-23 2019-04-09 International Business Machines Corporation Hybrid dielectric scheme for varying liner thickness and manganese concentration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173511A (ja) 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP2007220738A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596631B1 (en) 2000-07-26 2003-07-22 Advanced Micro Devices, Inc. Method of forming copper interconnect capping layers with improved interface and adhesion
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US7365007B2 (en) * 2004-06-30 2008-04-29 Intel Corporation Interconnects with direct metalization and conductive polymer
JP4679270B2 (ja) * 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
KR100703973B1 (ko) 2005-07-20 2007-04-06 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
JP4529880B2 (ja) * 2005-11-21 2010-08-25 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2007149813A (ja) 2005-11-25 2007-06-14 Sony Corp 半導体装置の製造方法
EP1990432B1 (en) * 2006-02-28 2012-04-11 Advanced Interconnect Materials, LLC Semiconductor device, its manufacturing method, and sputtering target material for use in the method
JP2008091645A (ja) * 2006-10-02 2008-04-17 Tokyo Electron Ltd 半導体製造装置、半導体装置の製造方法及び記憶媒体
US7884475B2 (en) * 2007-10-16 2011-02-08 International Business Machines Corporation Conductor structure including manganese oxide capping layer
US20090117731A1 (en) * 2007-11-01 2009-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnection structure and method for making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173511A (ja) 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP2007220738A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009141058A (ja) 2009-06-25
US20090146309A1 (en) 2009-06-11
US20110183515A1 (en) 2011-07-28
TWI423412B (zh) 2014-01-11
TW200937604A (en) 2009-09-01
US7928476B2 (en) 2011-04-19
KR20090059045A (ko) 2009-06-10

Similar Documents

Publication Publication Date Title
KR101179973B1 (ko) 반도체 장치 및 그 제조 방법
US8039966B2 (en) Structures of and methods and tools for forming in-situ metallic/dielectric caps for interconnects
TWI316739B (en) Methods of forming dual-damascene metal wiring patterns for integrated circuit devices and wiring patterns formed thereby
US8592303B2 (en) Wiring structure and method for manufacturing the same
US8134234B2 (en) Application of Mn for damage restoration after etchback
KR101606178B1 (ko) 반도체 구조물 형성 방법
JP5343417B2 (ja) 半導体装置およびその製造方法
JP5379848B2 (ja) 導電性コンタクトの組み込みのための構造体及びプロセス
US20090152736A1 (en) Semiconductor device and method of fabricating the same
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
KR20060042167A (ko) 반도체 장치 및 그 제조 방법
JP2000082741A (ja) フッ素含有誘電体を集積するための方法および材料
CN102246293A (zh) 具有改进的电介质线路到过孔的抗电迁移性界面层的互连结构及其制造方法
CN115332166A (zh) 具有自形成扩散阻挡层的低电阻率金属互连结构
US8709906B2 (en) MIM capacitor and associated production method
US8378488B2 (en) Semiconductor device and method of manufacturing the same
JP5309722B2 (ja) 半導体装置およびその製造方法
US20090194875A1 (en) HIGH PURITY Cu STRUCTURE FOR INTERCONNECT APPLICATIONS
EP2084738A2 (en) Enhanced interconnect structure
US10665541B2 (en) Biconvex low resistance metal wire
JP3924501B2 (ja) 集積回路装置の製造方法
JP4492919B2 (ja) 半導体装置の製造方法
US7777336B2 (en) Metal line of semiconductor device and method for forming the same
JP5595644B2 (ja) 半導体装置及びその製造方法
JP2010003906A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 8