JP2010242187A - 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置 - Google Patents

酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2010242187A
JP2010242187A JP2009093549A JP2009093549A JP2010242187A JP 2010242187 A JP2010242187 A JP 2010242187A JP 2009093549 A JP2009093549 A JP 2009093549A JP 2009093549 A JP2009093549 A JP 2009093549A JP 2010242187 A JP2010242187 A JP 2010242187A
Authority
JP
Japan
Prior art keywords
film
manganese oxide
oxide film
forming
manganese
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009093549A
Other languages
English (en)
Other versions
JP5530118B2 (ja
JP2010242187A5 (ja
Inventor
Koji Neishi
浩司 根石
Junichi Koike
淳一 小池
Kenji Matsumoto
賢治 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Priority to JP2009093549A priority Critical patent/JP5530118B2/ja
Priority to KR1020117023503A priority patent/KR101358114B1/ko
Priority to PCT/JP2010/054975 priority patent/WO2010116889A1/ja
Priority to CN2010800157385A priority patent/CN102388161A/zh
Publication of JP2010242187A publication Critical patent/JP2010242187A/ja
Priority to US13/267,227 priority patent/US8859421B2/en
Publication of JP2010242187A5 publication Critical patent/JP2010242187A5/ja
Application granted granted Critical
Publication of JP5530118B2 publication Critical patent/JP5530118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/406—Oxides of iron group metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 Ｃｕとの密着性を良好とすることが可能な酸化マンガン膜の形成方法を提供すること。
【解決手段】 酸化物１０２上にマンガンを含むガスを供給し、酸化物１０２上に酸化マンガン膜１０３を形成する酸化マンガン膜１０３の形成方法であって、酸化マンガン膜１０３を形成する際の成膜温度を、１００℃以上４００℃未満とする。
【選択図】図３Ｂ

Description

この発明は、酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置に係わり、特に、金属配線のバリア層として好適となる酸化マンガン膜の形成方法、及びこの酸化マンガン膜の形成を利用した半導体装置の製造方法、並びにこの製造方法に従って形成された半導体装置に関する。
半導体装置の集積密度の増加に伴って、半導体素子や内部配線の幾何学的寸法は微細化の一途を辿っている。内部配線、例えば、銅（Ｃｕ）配線は、その幾何学的寸法が小さくなるに連れて抵抗が増大する。抵抗の増大を抑制するためには、Ｃｕの拡散を防ぐ拡散防止膜（以下バリア層という）の厚さを薄くし、バリア層とＣｕ配線との合成抵抗を小さくしなければならない。
バリア層は、例えば、特許文献１に記載されるように、ＰＶＤ法（スパッタ法）を用いて形成されている。
特開２００８−２８０４６号公報
しかしながら、ＰＶＤ法を用いて形成された薄いバリア層においては、Ｃｕ配線の幾何学的寸法が、例えば、４５ｎｍ以下になると、Ｃｕ配線を埋め込むための凹部のステップカバレッジが悪化しだす。このため、今後とも、ＰＶＤ法を用いて薄いバリア層を形成し続けることは、難しくなってきている。
対して、ＣＶＤ法は、ＰＶＤ法に比較して凹部のステップカバレッジが良く、バリア層の新たな形成手法として注目されつつある。中でも、本件の発明者は、ＣＶＤ法を用いて形成された酸化マンガンは、厚さが薄くても微細な凹部のステップカバレッジが良好であることを見出した。ＣＶＤ法を用いて形成された酸化マンガンは、新たなバリア層の材料の有力候補の一つである。
しかも、本件の発明者は、ＣＶＤ法を用いて形成された酸化マンガンとＣｕとの密着性が、酸化マンガンの成膜温度に依存することを見出した。
この発明は、上記事情に鑑みて為されたもので、Ｃｕとの密着性を良好とすることが可能な酸化マンガン膜の形成方法、及びこの酸化マンガン膜の形成方法を利用した半導体装置の製造方法、並びにこの製造方法に従って形成された半導体装置を提供することを目的とする。
上記課題を解決するため、この発明の第１の態様に係る酸化マンガン膜の形成方法は、酸化物上にマンガンを含むガスを供給し、前記酸化物上に酸化マンガン膜を形成する酸化マンガン膜の形成方法であって、前記酸化マンガン膜を形成する際の成膜温度を、１００℃以上４００℃未満とする。
この発明の第２の態様に係る半導体装置の製造方法は、基板上に、酸化物を含む層間絶縁膜を形成する工程と、前記層間絶縁膜に、凹部を形成する工程と、前記凹部が形成された層間絶縁膜上にマンガンを含むガスを供給し、前記層間絶縁膜上に酸化マンガン膜を形成する工程と、前記酸化マンガン膜が形成された前記層間絶縁膜の凹部に導電体を埋め込み、内部配線を形成する工程と、を備え、前記酸化マンガン膜を形成する際の成膜温度を、１００℃以上４００℃未満とする。
この発明の第３の態様に係る半導体装置は、マンガン、酸素、及び炭素を含む拡散防止膜を使用した半導体装置であって、前記拡散防止膜中の前記炭素のピーク濃度が、３×１０２２ａｔｏｍｓ／ｃｍ３以下である。望ましくは、１×１０２２ａｔｏｍｓ／ｃｍ３以下である。
この発明の第４の態様に係る半導体装置は、マンガン、酸素、及び炭素を含む拡散防止膜を使用した半導体装置であって、前記拡散防止膜中の酸化マンガン膜中の炭素濃度とマンガン濃度との比率が１：１以下である。
この発明によれば、Ｃｕとの密着性を良好とすることが可能な酸化マンガン膜の形成方法、及びこの酸化マンガン膜の形成方法を利用した半導体装置の製造方法、並びにこの製造方法に従って形成された半導体装置を提供できる。
この発明の一実施形態に係る酸化マンガン膜の形成方法を実行することが可能な成膜システムの一例を概略的に示す平面図 酸化マンガン成膜装置の一例を概略的に示す断面図 この発明の実施形態に係る酸化マンガン膜の形成方法に従って製作された試料の一例を示す断面図 この発明の実施形態に係る酸化マンガン膜の形成方法に従って製作された試料の一例を示す断面図 この発明の実施形態に係る酸化マンガン膜の形成方法に従って製作された試料の一例を示す断面図 テープ試験の結果を示す図 Ｃ１ｓピークの化学結合状態の解析結果を示す図 酸化マンガン膜表面の結合状態の解析結果を示す図 成膜温度を１００℃としたときの酸化マンガン膜の状態を模式的に示す断面図 成膜温度を２００℃としたときの酸化マンガン膜の状態を模式的に示す断面図 成膜温度を３００℃としたときの酸化マンガン膜の状態を模式的に示す断面図 成膜温度を４００℃としたときの酸化マンガン膜の状態を模式的に示す断面図 ２００℃成膜の試料のフロントサイドＳＩＭＳ測定結果を示す図 ４００℃成膜の試料のフロントサイドＳＩＭＳ測定結果を示す図 酸化マンガン膜中の炭素濃度と成膜温度との関係を示す図 酸化マンガン膜中のマンガン濃度と成膜温度との関係を示す図 酸化マンガン膜中の炭素濃度及びマンガン濃度と成膜温度との関係を示す図 １００℃成膜の試料のバックサイドＳＩＭＳ測定結果を示す図 一実施形態に係る酸化マンガン膜の形成方法を利用した半導体装置の製造方法の一例を示す断面図 一実施形態に係る酸化マンガン膜の形成方法を利用した半導体装置の製造方法の一例を示す断面図 一実施形態に係る酸化マンガン膜の形成方法を利用した半導体装置の製造方法の一例を示す断面図 一実施形態に係る酸化マンガン膜の形成方法を利用した半導体装置の製造方法の一例を示す断面図 一実施形態に係る酸化マンガン膜の形成方法を利用した半導体装置の製造方法の一例を示す断面図 一実施形態に係る酸化マンガン膜の形成方法を利用した半導体装置の製造方法の一例を示す断面図
以下、添付図面を参照してこの発明の実施の形態について説明する。この説明において、参照する図面全てにわたり、同一の部分については同一の参照符号を付す。
（システム構成）
図１は、この発明の一実施形態に係る酸化マンガン膜の形成方法を実行することが可能な成膜システムの一例を概略的に示す平面図である。本例は、成膜システムの一例として、半導体装置の製造に用いられ、例えば、基板として半導体ウエハ（以下ウエハという）に成膜処理を施す成膜システムを例示する。しかし、この発明は、ウエハ上への酸化マンガン膜の成膜に限って適用されるものではない。
図１に示すように、成膜システム１は、ウエハＷに処理を施す処理部２と、この処理部２にウエハＷを搬入出する搬入出部３と、装置１を制御する制御部４とを備えている。本例に係る成膜システム１は、クラスターツール型（マルチチャンバータイプ）の半導体製造装置である。
処理部２は、本例では、ウエハＷに処理を施す処理室（ＰＭ）を二つ備えている（処理室２１ａ、２１ｂ）。これらの処理室２１ａ及び２１ｂはそれぞれ、内部を所定の真空度に減圧可能に構成されている。処理室２１ａにおいては、ウエハＷへの成膜処理として酸化マンガン膜のＣＶＤ成膜処理が行われ、処理室２１ｂにおいては銅又は銅合金のＰＶＤ成膜処理、例えば、スパッタリング処理が行われる。処理室２１ａ及び２１ｂは、ゲートバルブＧ１、Ｇ２を介して、一つの搬送室（ＴＭ）２２に接続されている。
搬入出部３は、搬入出室（ＬＭ）３１を備えている。搬入出室３１は、内部を大気圧、又はほぼ大気圧、例えば、外部の大気圧に対してわずかに陽圧に調圧可能に構成されている。搬入出室３１の平面形状は、本例では、平面から見て長辺、この長辺に直交する短辺を有した矩形である。矩形の長辺は処理部２に隣接する。搬入出室３１は、ウエハＷが収容されているキャリアＣが取り付けられるロードポート（ＬＰ）を備えている。本例では、搬入出室３１の処理部２に相対した長辺に、三つのロードポート３２ａ、３２ｂ、及び３２ｃが設けられている。本例においては、ロードポートの数を三つとしているが、これらに限られるものではなく、数は任意である。ロードポート３２ａ乃至３２ｃには各々、図示せぬシャッターが設けられており、ウエハＷを格納した、あるいは空のキャリアＣがこれらのロードポート３２ａ乃至３２ｃに取り付けられると、図示せぬシャッターが外れて外気の侵入を防止しつつ、キャリアＣの内部と搬入出室３１の内部とが連通される。
処理部２と搬入出部３との間にはロードロック室（ＬＬＭ）、本例では二つのロードロック室２６ａ及び２６ｂが設けられている。ロードロック室２６ａ及び２６ｂは各々、内部を所定の真空度、及び大気圧、もしくはほぼ大気圧に切り換え可能に構成されている。ロードロック室２６ａ及び２６ｂは各々、ゲートバルブＧ３、Ｇ４を介して搬入出室３１の、ロードポート３２ａ乃至３２ｃが設けられた一辺に対向する一辺に接続され、ゲートバルブＧ５、Ｇ６を介して搬送室２２の、処理室２１ａ及び２１ｂが接続された二辺以外の辺のうちの二辺に接続される。ロードロック室２６ａ及び２６ｂは、対応するゲートバルブＧ３又はＧ４を開放することにより搬入出室３１と連通され、対応するゲートバルブＧ３又はＧ４を閉じることにより搬入出室３１から遮断される。また、対応するゲートバルブＧ５又はＧ６を開放することにより搬送室２２と連通され、対応するゲートバルブＧ５、又はＧ６を閉じることにより搬送室２２から遮断される。
搬入出室３１の内部には搬入出機構３５が設けられている。搬入出機構３５は、被処理基板用キャリアＣに対するウエハＷの搬入出を行う。これとともに、ロードロック室２６ａ及び２６ｂに対するウエハＷの搬入出を行う。搬入出機構３５は、例えば、二つの多関節アーム３６ａ及び３６ｂを有し、搬入出室３１の長手方向に沿って延びるレール３７上を走行可能に構成されている。多関節アーム３６ａ及び３６ｂの先端には、ハンド３８ａ及び３８ｂが取り付けられている。ウエハＷは、ハンド３８ａ又は３８ｂに載せられ、上述したウエハＷの搬入出が行われる。
搬送室２２は真空保持可能な構成、例えば、真空容器として構成されている。このような搬送室２２の内部には、処理室２１ａ及び２１ｂ、並びにロードロック室２６ａ及び２６ｂ相互間に対してウエハＷの搬送を行う搬送機構２４が設けられ、大気とは遮断された状態でウエハＷが搬送される。搬送機構２４は、搬送室２２の略中央に配設されている。搬送機構２４は、回転及び伸縮可能なトランスファアームを、例えば、複数本有する。本例では、例えば、二つのトランスファアーム２４ａ及び２４ｂを有する。トランスファアーム２４ａ及び２４ｂの先端には、ホルダ２５ａ及び２５ｂが取り付けられている。ウエハＷは、ホルダ２５ａ又は２５ｂに保持され、上述したように、処理室２１ａ及び２１ｂ、並びにロードロック室２６ａ、２６ｂ相互間に対するウエハＷの搬送が行われる。
処理部４は、プロセスコントローラ４１、ユーザーインターフェース４２、及び記憶部４３を含んで構成される。
プロセスコントローラ４１は、マイクロプロセッサ（コンピュータ）からなる。
ユーザーインターフェース４２は、オペレータが成膜システム１を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１の稼働状況を可視化して表示するディスプレイ等を含む。
記憶部４３は、成膜システム１において実施される処理を、プロセスコントローラ４１の制御にて実現するための制御プログラム、各種データ、及び処理条件に応じて成膜システム１に処理を実行させるためのレシピが格納される。レシピは、記憶部４３の中の記憶媒体に記憶される。記憶媒体はコンピュータ読み取り可能なもので、例えば、ハードディスクであっても良いし、ＣＤ−ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば、専用回線を介してレシピを適宜伝送させるようにしてもよい。任意のレシピはユーザーインターフェース４２からの指示等にて記憶部４３から呼び出され、プロセスコントローラ４１において実行されることで、プロセスコントローラ４１の制御のもと、ウエハＷに対する処理が実施される。
（酸化マンガンＣＶＤ装置）
次に、酸化マンガンＣＶＤ装置の一例を説明する。酸化マンガンＣＶＤ装置は、本例では処理室２１ａに用いられる。
図２は、酸化マンガン成膜装置の一例を概略的に示す断面図である。
図２に示すように、酸化マンガンＣＶＤ装置５０は処理室２１ａを有する。処理室２１ａ内にはウエハＷを水平に載置するための載置台５１が設けられている。載置台５１内にはウエハの温調手段となるヒータ５１ａが設けられている。また、載置台５１には昇降機構５１ｂにより昇降自在な３本の昇降ピン５１ｃ（便宜上２本のみ図示）が設けられており、この昇降ピン５１ｃを介して図示せぬウエハ搬送手段と載置台５１との間でウエハＷの受け渡しが行われる。
処理室２１ａの底部には排気管５２の一端側が接続され、この排気管５２の他端側には真空ポンプ５３が接続されている。処理室２１ａの側壁には、ゲートバルブＧにより開閉される搬送口５４が形成されている。
処理室２１ａの天井部には載置台５１に対向するガスシャワーヘッド５５が設けられている。ガスシャワーヘッド５５はガス室５５ａを備え、ガス室５５ａに供給されたガスは複数設けられたガス吐出孔５５ｂから処理室２１ａ内に供給される。
ガスシャワーヘッド５５にはマンガンを含む有機化合物のガスを、ガス室５５ａに導入するためのＭｎ原料ガス供給配管系５６が接続される。
Ｍｎ原料ガス供給配管系５６は、原料ガス供給路５６ａを備え、この原料ガス供給路５６ａの上流側には原料貯留部５７が接続されている。原料貯留部５７にはマンガンを含む有機化合物、例えば（ＥｔＣｐ）２Ｍｎ（ビスエチルシクロペンタジエニルマンガン）が液体の状態で貯留されている。原料貯留部５７にはバブリング機構５８が接続される。
バブリング機構５８は、例えば、バブリング用ガスが貯留されたバブリング用ガス貯留部５８ａと、バブリング用ガスを原料貯留部５７に導く供給管５８ｂと、供給管５８ｂ中を流れるバブリング用ガスの流量を調節するマスフローコントローラ（ＭＦＣ）５８ｃ及びバルブ５８ｄとを含んで構成される。バブリング用ガスの一例は、アルゴン（Ａｒ）ガス、水素（Ｈ２）ガスである。供給管５８ｂの一端は、原料貯留部５７に貯留された原料液体、本例では、（ＥｔＣｐ）２Ｍｎ中に配置される。供給管５８ｂからバブリング用ガスを噴出させることで原料液体はバブリングされ、気化される。気化した原料液体（Ｍｎ原料ガス）、本例では気化した（ＥｔＣｐ）２Ｍｎは、原料ガス供給路５６ａ及び原料ガス供給路５６ａを開閉するバルブ５６ｂを介してガスシャワーヘッド５５のガス室５５ａに供給される。
なお、Ｍｎ原料ガスの供給方法は、例えば、原料液体をバブリングして気化させるバブリング法に限らず、原料液体をベーパライザに送り、ベーパライザを用いて気化させる、いわゆる液送り法を用いても良い。
このような酸化マンガンＣＶＤ装置５０によれば、マンガンを含む有機化合物のガス、例えば、（ＥｔＣｐ）２Ｍｎのガスを供給することで、ウエハＷの表面上に酸化マンガン膜を形成することができる。
また、酸化マンガンＣＶＤ装置５０は、マンガンを含む有機化合物として（ＥｔＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ２Ｈ５Ｃ５Ｈ４）２］を用いたが、マンガンを含む有機化合物としては、（ＥｔＣｐ）２Ｍｎの他、
Ｃｐ２Ｍｎ［＝Ｍｎ（Ｃ５Ｈ５）２］
（ＭｅＣｐ）２Ｍｎ［＝Ｍｎ（ＣＨ３Ｃ５Ｈ４）２］
（ｉ−ＰｒＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ３Ｈ７Ｃ５Ｈ４）２］
ＭｅＣｐＭｎ（ＣＯ）３［＝（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３］
（ｔ−ＢｕＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ４Ｈ９Ｃ５Ｈ４）２］
ＣＨ３Ｍｎ（ＣＯ）５、Ｍｎ（ＤＰＭ）３［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）３］
Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ７Ｈ１１Ｃ２Ｈ５Ｃ５Ｈ４）］
Ｍｎ（ＤＰＭ）２［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２］
Ｍｎ（ａｃａｃ）２［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）２］
Ｍｎ（ａｃａｃ）３［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）３］
Ｍｎ（ｈｆａｃ）２［＝Ｍｎ（Ｃ５ＨＦ６Ｏ２）３］
（（ＣＨ３）５Ｃｐ）２Ｍｎ［＝Ｍｎ（（ＣＨ３）５Ｃ５Ｈ４）２］
マンガンアセトアミディネート化合物である、Ｍｎ（ｔ−ＢｕＮＣ（ＣＨ３）Ｎｔ−Ｂｕ）２［＝Ｍｎ（Ｃ４Ｈ９ＮＣ（ＣＨ３）ＮＣ４Ｈ９）２］よりなる群から選択される１以上の有機化合物を用いることもできる。
（試料製作）
図３Ａ乃至図３Ｃは、この発明の実施形態に係る酸化マンガン膜の形成方法に従って製作された試料の一例を示す断面図である。
まず、図３Ａに示すように、基板としてｐ型シリコンウエハ１０１上に、プラズマＣＶＤ法を用いて、膜厚１００ｎｍのプラズマＴＥＯＳ膜（シリコン酸化膜）１０２を形成する。次いで、プラズマＴＥＯＳ膜１０２が形成されたウエハ１０１を、図１に示した成膜システム１の処理室２１ａに搬送する。
次に、マンガンを含む有機化合物として（ＥｔＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ２Ｈ５Ｃ５Ｈ４）２］を用い、この（ＥｔＣｐ）２Ｍｎを、例えば、温度８０℃で気化させ、マンガンを含む有機化合物のガスを生成する。次いで、キャリアガスとして、例えば、Ｈ２ガスを用い、上記マンガンを含む有機化合物のガスを、処理室２１ａ内に供給する。そして、熱ＣＶＤ法を用いて、図３Ｂに示すように、プラズマＴＥＯＳ膜１０２上に酸化マンガン膜１０３を形成する。この際、マンガンの酸化剤、即ち、酸化マンガン膜１０３の酸化剤として、プラズマＴＥＯＳ膜１０２中の酸素及び／又は水分が利用される。次いで、酸化マンガン膜１０３が形成されたウエハ１０１を、図１に示した成膜システム１の搬送室２２を介して処理室２１ｂに搬送する。
次に、図３Ｃに示すように、ＰＶＤ法、例えば、スパッタリング法を用いて、酸化マンガン膜１０３上に膜厚１００ｎｍの銅膜１０４を形成する。これで、試料１０５が完成する。ここで、銅膜１０４は、ＰＶＤ法以外に、ＣＶＤ法で形成しても良いし、ＰＶＤ法で薄い銅膜（シード層）を形成した後、この薄い銅膜の上に、電解メッキ法、もしくは無電解メッキ法で厚い銅膜をメッキすることで形成しても良い。
本例においては、上記試料１０５を、酸化マンガン膜を形成する際の成膜温度を、１００℃、２００℃、３００℃、４００℃として、それぞれ２つずつ、合計８つの試料１０５を作成した。
さらに、成膜温度１００℃、２００℃、３００℃、４００℃とした試料１０５のうち、１つについては、さらに、４００℃の温度で１００時間、アニールを実施した。アニールの雰囲気は、例えば、アルゴン（Ａｒ）とした。
（密着性試験）
作成した８つの試料１０５に対し、銅膜１０４と酸化マンガン膜１０３との密着性試験を実施した。密着性試験としては、引きはがし試験法を採用し、引きはがし試験法としては、テープ試験を用いた。テープ試験は、銅膜１０４の表面に予め複数の傷を格子状にダイヤモンドペンなどでつけておき、粘着力のあるテープを貼り付け、これを引きはがすことによって、銅膜１０４の密着性を調べる試験である。
本例では、テープの貼り付け／引きはがしを１０回繰り返し、銅膜１０４が剥がれたか否かを調べた。図４は、テープ試験の結果を示す図である。
図４に示すように、酸化マンガン膜１０３の成膜温度を、１００℃、２００℃、３００℃とした場合、アニール未実施（Ａｓ−ｄｅｐ．，ｉｎ−ｓｉｔｕ Ｃｕ）、及びアニール実施（Ａｆｔｅｒ ａｎｎｅａｌｉｎｇ，ｉｎ−ｓｉｔｕ Ｃｕ）の双方ともが、テープ試験において銅膜１０４が剥がれることが無かった（ｇｏｏｄ）。
対して、酸化マンガン膜１０３の成膜温度を、４００℃とした場合、アニール未実施、アニール実施の双方ともが、テープの貼り付け／引きはがしが１０回に達する前に、銅膜１０４が剥がれた（ｐｏｏｒ）。
このようなテープ試験の結果から、酸化マンガン膜１０３を形成する際の成膜温度を、１００℃以上４００℃未満とすることで、４００℃以上で成膜する場合に比較して、Ｃｕとの密着性が向上する酸化マンガン膜１０３と、その形成方法を得ることができる。
（酸化マンガン膜の解析）
密着性が向上する根拠を調べるために、成膜温度が３００℃と４００℃の酸化マンガン膜１０３の解析を試みた。本例では、酸化マンガン膜１０３の形成に、マンガンを含む有機化合物のガスを利用している。このため、炭素（Ｃ）が何らかの影響を及ぼしていることが予想される。そこで、Ｘ線光電子分光（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）法を用いて、Ｃ１ｓ（炭素）ピークの化学結合状態を解析した。図５に、Ｃ１ｓピークの化学結合状態の解析結果を示す。
図５には、３００℃成膜及び４００℃成膜の試料１０５（アニール未実施）のＣ１ｓＸＰＳスペクトルが示されている。
３００℃成膜の試料１０５のＸＰＳスペクトルに示すように、３００℃成膜の試料には、Ｃ−Ｃ、Ｃ−Ｏ／Ｃ＝Ｏ、及びカーバイドの炭素（ｃａｒｂｉｄｉｃ ｃａｒｂｏｎ）のピークが見られる。
対して、４００℃成膜の試料１０５には、カーバイドの炭素、及びＣ−Ｃのピークしか見られない。しかも、ピーク強度比（Ｉcarbidic／Ｉcarbon total）は、３００℃成膜の試料１０５よりも、４００℃成膜の試料１０５の方が高い。
このような結果から、カーバイドの炭素の存在が、酸化マンガン膜１０３と銅膜１０４との密着強度を低下させている原因のひとつ、と推測される。
さらに，Ｒａｍａｎ分光法を用いて、酸化マンガン膜１０３の表面結合状態を解析した。図６に酸化マンガン膜１０３表面の結合状態の解析結果を示す。
図６には，１００℃〜４００℃成膜の試料１０５（アニール未実施）のラマン分光法の結果が示されている。
１００〜３００℃成膜の試料１０５のＲａｍａｎスペクトルに示すように、３００℃以下の成膜の試料では、炭素由来の明瞭なピークは観察されない。対して、４００℃成膜の試料１０５には、炭素由来（アモルファス状の炭素も含む）のピーク（D,G,D’band）が明瞭に観察される。
即ち、酸化マンガン膜１０３と銅膜１０４との密着強度を高めるためには、カーバイドの炭素または／及びアモルファス状の炭素を減らせば良い。
（酸化マンガン膜の成膜温度による状態の変化）
図５に示したように、Ｘ線光電子分光法による解析の結果、酸化マンガン膜は、その成膜温度によって、以下に説明するように状態が変化する、と推測することができる。なお、マンガンを含む有機化合物のガスとしては、（ＥｔＣｐ）２Ｍｎを用いている。以下に参照する図７〜１０の結果は角度分解Ｘ線光電子分光法により得られた結果である。
（成膜温度１００℃）
図７に示すように、プラズマＴＥＯＳ膜１０２上に形成された酸化マンガン膜１０３は、成膜温度を１００℃としたとき、ＴＥＯＳ膜１０２上に、ＭｎＯとＴＥＯＳ（ＳｉＯｘ）との混合層１０３ｂを生じながら、表面においてはＭｎＯの層１０３ａとなる。
（成膜温度２００℃）
図８に示すように、プラズマＴＥＯＳ膜１０２上に形成された酸化マンガン膜１０３は、成膜温度を２００℃としたとき、ＴＥＯＳ膜１０２上に、ＭｎＯとＴＥＯＳ（ＳｉＯｘ）との混合層１０３ｂを生じ、さらに、混合層１０３ｂ上にＭｎ（ＯＨ）２とＭｎＯとの混合層１０３ｃを生じ、表面においてはＭｎ（ＯＨ）２の層１０３ｄとなる。
（成膜温度３００℃）
図９に示すように、プラズマＴＥＯＳ膜１０２上に形成された酸化マンガン膜１０３は、成膜温度を３００℃としたとき、ＴＥＯＳ膜１０２上に、ＭｎＯとＴＥＯＳ（ＳｉＯｘ）との混合層１０３ｂを生じ、表面においては、Ｍｎ（ＯＨ）２とＭｎＯとの混合層１０３ｃとなる。
（成膜温度４００℃）
図１０に示すように、プラズマＴＥＯＳ膜１０２上に形成された酸化マンガン膜１０３は、成膜温度を４００℃としたとき、ＴＥＯＳ膜１０２上に、Ｍｎ−ＣとＭｎＯとＴＥＯＳとの混合層１０３ｅを生じ、表面においては、Ｍｎ−ＣとＭｎＯとの混合層１０３ｆとなる。又はＴＥＯＳ膜１０２上に、Ｍｎ−ＣとＭｎＳｉＯｘの混合層１０３ｇを生じ、表面においては、Ｍｎ−ＣとＭｎＯとの混合層１０３ｆとなる。
このように、酸化マンガン膜１０３を形成する際の成膜温度を、１００℃以上４００℃未満とすることで、形成された酸化マンガン膜１０３からＭｎ−Ｃをほとんど無くすことができる。この結果、銅との密着性が良い酸化マンガン膜１０３を得ることができる。
（酸化マンガン膜中の炭素濃度）
次に、酸化マンガン膜１０３中の炭素濃度を、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）を用いて測定した。
測定は、銅膜１０４の表面に一次イオンを照射することにより行った（フロントサイドＳＩＭＳ）。図１１に２００℃成膜の試料１０５の測定結果を、図１２に４００℃成膜の試料１０５の測定結果を示す。なお、ここで言う２００℃及び４００℃は成膜温度であり、酸化マンガン膜１０３を成膜する際の成膜温度のことを指す。また、図１１及び図１２に示す炭素濃度はＳｉＯ２標準試料によって校正されたものである。
図１１及び図１２に示すように、４００℃成膜の試料１０５のほうが、２００℃成膜の試料１０５よりも炭素濃度が高い。本例では、４００℃成膜の試料１０５の酸化マンガン膜１０３中の炭素ピーク濃度は１×１０２２ａｔｏｍｓ／ｃｍ３であるのに対し（図１２）、２００℃成膜の試料１０５の酸化マンガン膜１０３中の炭素ピーク濃度は、４×１０２１ａｔｏｍｓ／ｃｍ３である（図１１）。
このような結果から、酸化マンガン膜１０３中の炭素のピーク濃度を、３×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０２２ａｔｏｍｓ／ｃｍ３以下とすることで、銅膜１０４との密着性が良い酸化マンガン膜１０３を得ることができる。
（酸化マンガン膜中の炭素及びマンガン濃度と成膜温度との関係）
次に、酸化マンガン膜１０３中の炭素及びマンガン濃度と、酸化マンガン膜１０３の成膜温度との関係について説明する。以下の実験データは、上述の実験とは別の実験で得られたものである。
（炭素濃度）
図１３は、酸化マンガン膜中の炭素濃度と成膜温度との関係を示す図である。なお、図１３に示す炭素濃度はＳｉＯ２標準試料によって校正されたものである。
図１３に示すように、成膜温度ごとの酸化マンガン膜中の炭素濃度は次の通りである。
成膜温度１００℃：１．３２×１０２１ａｔｏｍｓ／ｃｍ３
成膜温度２００℃：１．３７×１０２１ａｔｏｍｓ／ｃｍ３
成膜温度３００℃：９．３２×１０２１ａｔｏｍｓ／ｃｍ３
成膜温度４００℃：３．８３×１０２２ａｔｏｍｓ／ｃｍ３
成膜温度５００℃：３．２１×１０２２ａｔｏｍｓ／ｃｍ３
図４に示したように、銅膜１０４の膜剥がれは、成膜温度が４００℃以上で発生し、４００℃未満で発生していない。この結果から、酸化マンガン膜１０３と銅膜１０４との密着強度を高めるためには、図１５に示すように、酸化マンガン膜１０３中の炭素濃度を、３×１０２２ａｔｏｍｓ／ｃｍ３以下とするようにしても良い。
（マンガン濃度）
図１４は、酸化マンガン膜中のマンガン濃度と成膜温度との関係を示す図である。なお、図１４に示すマンガン濃度はＳｉＯ２標準試料によって校正されたものである。
図１４に示すように、成膜温度ごとの酸化マンガン膜中のマンガン濃度は次の通りである。
成膜温度１００℃：１．３６×１０２２ａｔｏｍｓ／ｃｍ３
成膜温度２００℃：１．００×１０２２ａｔｏｍｓ／ｃｍ３
成膜温度３００℃：１．７８×１０２２ａｔｏｍｓ／ｃｍ３
成膜温度４００℃：２．７６×１０２２ａｔｏｍｓ／ｃｍ３
成膜温度５００℃：１．２２×１０２２ａｔｏｍｓ／ｃｍ３
同じく、図４に示したように、銅膜１０４の膜剥がれは、成膜温度が４００℃以上で発生し、４００℃未満で発生していない。この結果から、酸化マンガン膜１０３と銅膜１０４との密着強度を高めるためには、図１５に示すように、酸化マンガン膜１０３中の炭素濃度とマンガン濃度との比率が１：１以下とするようにしても良い。ここで、比率は“炭素濃度：マンガン濃度”であり、比率が１：１以下は、マンガン濃度を１としたとき、炭素濃度が１以下となることを意味する。
（バリア性）
上述したように、本実施形態においては、銅との密着性が良い酸化マンガン膜１０３を得ることができた。しかしながら、銅に対するバリア性が良好でないと、バリア層として用いることは難しい。
そこで、裏面からの二次イオン質量分析法を用いて、銅の拡散が抑制されているか否かを測定した。
測定は、シリコンウエハ１０１の裏面を研磨して膜厚を薄くし、膜厚を薄くしたシリコンウエハ１０１の表面に一次イオンを照射することにより行った（バックサイドＳＩＭＳ）。図１６に測定結果を示す。なお、酸化マンガン膜１０３の成膜温度は１００℃である。また、図１６に示す各濃度はＳｉＯ２標準試料によって校正されたものである。
図１６に示すように、銅は、ＴＥＯＳ膜１０２及びシリコンウエハ１０１に対して、ほとんど拡散していない。つまり、銅の拡散は、酸化マンガン膜１０３によって抑制されている。
このような結果から、本実施形態に従って形成された酸化マンガン膜１０３は、銅に対するバリア性も良好であることが確認された。
従って、本実施形態によれば、銅との密着性が良く、かつ、銅に対するバリア性も良好な酸化マンガン膜１０３を得ることができる。
（半導体装置への適用例）
図１７Ａ乃至図１７Ｆは、この発明の一実施形態に係る酸化マンガン膜の形成方法を利用した半導体装置の製造方法の一例を示す断面図である。なお、図１７Ａ乃至図１７Ｆにおいては、半導体基板（例えば、シリコンウエハ）の図示は省略し、半導体基板上に形成された第１層層間絶縁膜より上にある構造を示す。
（第１層金属配線形成工程）
まず、図１７Ａに示すように、デュアルダマシン法を用いて、第１層層間絶縁膜２０１に、図示せぬ下層の導電体層に達するヴィア孔（又はコンタクト孔）２０２ａと第１層金属配線の形成パターンとされた溝２０２ｂとを有する凹部２０２を形成する。第１層層間絶縁膜２０１の材質例としては、
シリコン（Ｓｉ）、及び酸素（Ｏ）を含む絶縁物（例えば、ＳｉＯｘ系膜）
シリコン（Ｓｉ）、酸素（Ｏ）、及び炭素（Ｃ）を含む絶縁物（例えば、ＳｉＯＣ系膜）
シリコン（Ｓｉ）、酸素（Ｏ）、及びフッ素（Ｆ）を含む絶縁物（例えば、ＳｉＯＦ系膜）
シリコン（Ｓｉ）、酸素（Ｏ）、炭素（Ｃ）、及び水素（Ｈ）を含む絶縁物（例えば、ＳｉＣＯＨ系膜）
等の酸素を含む絶縁物を挙げることができる。また、これらの絶縁物を含む複数の絶縁膜を積層させても良い。本例では、酸化シリコン（ＳｉＯｘ）系の絶縁物、例えば、プラズマＴＥＯＳ膜とした。次いで、凹部２０２内に、バリア層２０３を形成し、第１層金属配線２０４を形成する。
次に、図１７Ｂに示すように、第１層金属配線２０４が形成された第１層層間絶縁膜２０１上に、第２層層間絶縁膜２０５を形成する。第２層層間絶縁膜２０５の材質例は、第１層層間絶縁膜２０１の材質例と同じで良い。
次に、図１７Ｃに示すように、デュアルダマシン法を用いて、第２層層間絶縁膜２０５に、第１層金属配線２０４に達するヴィア孔２０６ａと第２層金属配線の形成パターンとされた溝２０６ｂとを有する凹部２０６を形成する。
次に、図１７Ｄに示すように、凹部２０６を含む第２層層間絶縁膜２０５が形成されたシリコンウエハを、例えば、図１に示した成膜システム１の処理室２１ａに搬送する。次いで、バリア層２０７となる酸化マンガン膜を、上述したように、成膜温度を１００℃以上４００℃未満として、熱ＣＶＤ法により形成する。この際、マンガンの酸化剤、即ち、酸化マンガン膜であるバリア層２０７の酸化剤として、第２層層間絶縁膜２０５中の酸素及び／又は水分が利用される。なお、バリア層２０３も、バリア層２０７と同様に、成膜温度を１００℃以上４００℃未満として、熱ＣＶＤ法により形成しても良い。この場合には、バリア層２０３の酸化剤として第１層層間絶縁膜２０１中の酸素及び／又は水分を利用することができる。
次に、図１７Ｅに示すように、バリア層２０７が形成されたシリコンウエハを、例えば、図１に示した成膜システム１の処理室２１ｂに、搬送室２２を介して搬送する。本例の搬送室２２は、図１を参照して説明したように、真空保持可能で、大気とは遮断された状態でシリコンウエハを搬送することが可能である。そこで、処理室２１ａから処理室２１ｂへシリコンウエハを搬送するとき、シリコンウエハは大気に暴露させない。次いで、バリア層２０７上に、第２層金属配線２０８となる銅膜、又は銅を含む銅合金膜を、ＰＶＤ法、例えば、スパッタリング法により形成する。また、銅膜２０８は、ＰＶＤ法以外に、ＣＶＤ法で形成しても良いし、ＰＶＤ法で薄い銅膜（シード層）を形成した後、この薄い銅膜の上に、電解メッキ法、もしくは無電解メッキ法で厚い銅膜をメッキすることで形成しても良い。
次に、図１７Ｆに示すように、第２層金属配線２０８となる銅膜、又は銅を含む銅合金膜が形成されたシリコンウエハを、成膜システム１から搬出する。次いで、シリコンウエハを、化学的機械研磨（ＣＭＰ）装置に搬送し、ＣＭＰ法を用いて、銅、又は銅合金膜を研磨し、凹部２０６の外に出た銅、又は銅合金膜を除去する。これにより、第２層金属配線２０８が形成される。
このように、この発明の一実施形態に係る酸化マンガン膜の形成方法は、半導体装置の製造に適用することができる。
また、この製造方法に従って形成された半導体装置は、バリア層（拡散防止膜）２０７中の炭素のピーク濃度が、３×１０２２ａｔｏｍｓ／ｃｍ３以下、望ましくは１×１０２２ａｔｏｍｓ／ｃｍ３以下となる。
以上、この発明を一実施形態に従って説明したが、この発明は上記一実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変形することが可能である。また、この発明の実施形態は、上記一実施形態が唯一のものでもない。
例えば、上記実施形態では、酸化マンガン膜を、半導体ウエハ上に形成され、配線を埋め込むための凹部を有する層間絶縁膜上に、バリア膜として形成するようにした。しかし、酸化マンガン膜は、例えば、銅又は銅合金膜を電極とするようなキャパシタの誘電体としても利用することができるし、トランジスタのゲート絶縁膜にも応用することができる。
また、上記実施形態においては、バリア層２０７となり、１００℃以上４００℃未満の成膜温度で成膜された酸化マンガン膜上に、第２層金属配線２０８となる銅膜、又は銅を含む銅合金膜を形成する際、図１に示したクラスターツール型の成膜システム１を用い、真空保持可能で、大気とは遮断された状態でシリコンウエハを搬送することが可能な搬送室２２を介して、処理室２１ａから処理室２１ｂへ、シリコンウエハを大気に暴露させないようにして搬送した（Ｉｎ−ｓｉｔｕ処理：大気暴露無）。
ただし、第２層金属配線２０８となる銅膜、又は銅を含む銅合金膜は、図１に示したようなクラスターツール型の成膜システム１を用いなくても形成することができる。
しかしながら、クラスターツール型の成膜システムを用いない場合には、シリコンウエハを銅又は銅合金膜を成膜する成膜装置に、大気に暴露させて搬送しなければならない（Ｅｘ−ｓｉｔｕ処理：大気暴露有）。即ち、１００℃以上４００℃未満の成膜温度で成膜された酸化マンガン膜が大気に暴露されてしまう。酸化マンガン膜が大気に暴露されてしまうと、大気中をただよう塵や有機物などによって酸化マンガン膜表面が汚染される可能性がある。
これらの塵や有機物などには炭素が含まれている。
銅は、上述のように多量の炭素の存在により密着性が得られ難い傾向を持つ。このため、酸化マンガン膜には、炭素を含んだ塵や有機物などが付着しないことが望ましい。即ち、上記１００℃以上４００℃未満の成膜温度で成膜された酸化マンガン膜上に銅膜又は銅合金膜を形成する際には、酸化マンガン膜を成膜する成膜装置の処理室から、銅膜又は銅合金膜を成膜する成膜装置の処理室へ、上記酸化マンガン膜を、上記実施形態のように大気に暴露させないようにして搬送することが望ましい。これにより、上記実施形態において説明したように、銅との密着性が、特に良好となる酸化マンガン膜を形成することができる。
また、基板は、半導体ウエハに限られるものではなく、太陽電池やＦＰＤの製造に利用されるガラス基板であっても良い。
また、金属配線として、銅又は銅合金としたが、金属配線、即ち、導電体は、アルミニウム、銅、及び銀よりなる群から選択される１以上の金属を含んでいても良い。
１０１…ｐ型シリコンウエハ、１０２…プラズマＴＥＯＳ膜、１０３…酸化マンガン膜、１０４…銅膜、１０５…試料、２０１…第１層間絶縁膜、２０２…凹部、２０４…第１層金属配線、２０５…第２層層間絶縁膜、２０６…凹部、２０７…バリア層（拡散抑制膜）、２０８…第２層金属配線。

Claims (16)

  1. 酸化物上にマンガンを含むガスを供給し、前記酸化物上に酸化マンガン膜を形成する酸化マンガン膜の形成方法であって、
    前記酸化マンガン膜を形成する際の成膜温度を、１００℃以上４００℃未満とすることを特徴とする酸化マンガン膜の形成方法。
  2. 前記酸化マンガン膜の成膜法が、熱ＣＶＤ法であることを特徴とする請求項１に記載の酸化マンガン膜の形成方法。
  3. 前記酸化マンガン膜の酸化剤として、前記酸化物中の酸素及び／又は水分を利用することを特徴とする請求項１または請求項２に記載の酸化マンガン膜の形成方法。
  4. 前記酸化マンガン膜が、ＭｎＯの層、ＭｎＯとＳｉＯｘとの混合層、Ｍｎ（ＯＨ）２とＭｎＯとの混合層、及びＭｎ（ＯＨ）２の層の少なくともいずれか一つを含むことを特徴とする酸化マンガン膜の形成方法。
  5. 前記酸化物が、シリコン酸化物であることを特徴とする請求項１から請求項４のいずれか一項に記載の酸化マンガン膜の形成方法。
  6. 前記マンガンを含むガスが、マンガンを含む有機化合物のガスであり、
    前記有機化合物が、
    （ＥｔＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ２Ｈ５Ｃ５Ｈ４）２］
    Ｃｐ２Ｍｎ［＝Ｍｎ（Ｃ５Ｈ５）２］
    （ＭｅＣｐ）２Ｍｎ［＝Ｍｎ（ＣＨ３Ｃ５Ｈ４）２］
    （ｉ−ＰｒＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ３Ｈ７Ｃ５Ｈ４）２］
    ＭｅＣｐＭｎ（ＣＯ）３［＝（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３］
    （ｔ−ＢｕＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ４Ｈ９Ｃ５Ｈ４）２］
    ＣＨ３Ｍｎ（ＣＯ）５、Ｍｎ（ＤＰＭ）３［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）３］
    Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ７Ｈ１１Ｃ２Ｈ５Ｃ５Ｈ４）］
    Ｍｎ（ＤＰＭ）２［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２］
    Ｍｎ（ａｃａｃ）２［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）２］
    Ｍｎ（ａｃａｃ）３［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）３］
    Ｍｎ（ｈｆａｃ）２［＝Ｍｎ（Ｃ５ＨＦ６Ｏ２）３］
    （（ＣＨ３）５Ｃｐ）２Ｍｎ［＝Ｍｎ（（ＣＨ３）５Ｃ５Ｈ４）２］
    マンガンアセトアミディネート化合物である、Ｍｎ（ｔ−ＢｕＮＣ（ＣＨ３）Ｎｔ−Ｂｕ）２［＝Ｍｎ（Ｃ４Ｈ９ＮＣ（ＣＨ３）ＮＣ４Ｈ９）２］よりなる群から選択される１以上の有機化合物を含むことを特徴とする請求項１から請求項５のいずれか一項に記載の酸化マンガン膜の形成方法。
  7. 基板上に、酸化物を含む層間絶縁膜を形成する工程と、
    前記層間絶縁膜に、凹部を形成する工程と、
    前記凹部が形成された層間絶縁膜上にマンガンを含むガスを供給し、前記層間絶縁膜上に酸化マンガン膜を形成する工程と、
    前記酸化マンガン膜が形成された前記層間絶縁膜の凹部に導電体を堆積し、内部配線を形成する工程と、を備え、
    前記酸化マンガン膜を形成する際の成膜温度を、１００℃以上４００℃未満とすることを特徴とする半導体装置の製造方法。
  8. 前記酸化マンガン膜の形成から、前記酸化マンガン膜が形成された前記層間絶縁膜の凹部への導電体の堆積までを、前記酸化マンガン膜を大気に暴露することなく行うことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記導電体が、アルミニウム、銅、及び銀よりなる群から選択される１以上の金属を含むことを特徴とする請求項７又は請求項８に記載の半導体装置の製造方法。
  10. 前記酸化マンガン膜の成膜法が、熱ＣＶＤ法であることを特徴とする請求項７から請求項９いずれか一項に記載の半導体装置の製造方法。
  11. 前記酸化マンガン膜の酸化剤として、前記層間絶縁膜中の酸素及び／又は水分を利用することを特徴とする請求項７から請求項１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記層間絶縁膜が、シリコン酸化物であることを特徴とする請求項７から請求項１１のいずれか一項に記載の半導体装置の製造方法。
  13. 前記マンガンを含むガスが、マンガンを含む有機化合物のガスであり、
    前記有機化合物が、
    （ＥｔＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ２Ｈ５Ｃ５Ｈ４）２］
    Ｃｐ２Ｍｎ［＝Ｍｎ（Ｃ５Ｈ５）２］
    （ＭｅＣｐ）２Ｍｎ［＝Ｍｎ（ＣＨ３Ｃ５Ｈ４）２］
    （ｉ−ＰｒＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ３Ｈ７Ｃ５Ｈ４）２］
    ＭｅＣｐＭｎ（ＣＯ）３［＝（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３］
    （ｔ−ＢｕＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ４Ｈ９Ｃ５Ｈ４）２］
    ＣＨ３Ｍｎ（ＣＯ）５、Ｍｎ（ＤＰＭ）３［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）３］
    Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ７Ｈ１１Ｃ２Ｈ５Ｃ５Ｈ４）］
    Ｍｎ（ＤＰＭ）２［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２］
    Ｍｎ（ａｃａｃ）２［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）２］
    Ｍｎ（ａｃａｃ）３［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）３］
    Ｍｎ（ｈｆａｃ）２［＝Ｍｎ（Ｃ５ＨＦ６Ｏ２）３］
    （（ＣＨ３）５Ｃｐ）２Ｍｎ［＝Ｍｎ（（ＣＨ３）５Ｃ５Ｈ４）２］
    マンガンアセトアミディネート化合物である、Ｍｎ（ｔ−ＢｕＮＣ（ＣＨ３）Ｎｔ−Ｂｕ）２［＝Ｍｎ（Ｃ４Ｈ９ＮＣ（ＣＨ３）ＮＣ４Ｈ９）２］よりなる群から選択される１以上の有機化合物を含むことを特徴とする請求項７から請求項１２のいずれか一項に記載の半導体装置の製造方法。
  14. マンガン、酸素、及び炭素を含む拡散防止膜を使用した半導体装置であって、
    前記拡散防止膜中の前記炭素のピーク濃度が、３×１０２２ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置。
  15. 前記拡散防止膜中の前記炭素のピーク濃度が、１×１０２２ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１４に記載の半導体装置。
  16. マンガン、酸素、及び炭素を含む拡散防止膜を使用した半導体装置であって、
    前記拡散防止膜中の酸化マンガン膜中の炭素濃度とマンガン濃度との比率が１：１以下であることを特徴とする半導体装置。
JP2009093549A 2009-04-08 2009-04-08 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置 Active JP5530118B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009093549A JP5530118B2 (ja) 2009-04-08 2009-04-08 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
KR1020117023503A KR101358114B1 (ko) 2009-04-08 2010-03-23 산화 망간막의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
PCT/JP2010/054975 WO2010116889A1 (ja) 2009-04-08 2010-03-23 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
CN2010800157385A CN102388161A (zh) 2009-04-08 2010-03-23 氧化锰膜的形成方法、半导体装置的制造方法及半导体装置
US13/267,227 US8859421B2 (en) 2009-04-08 2011-10-06 Manganese oxide film forming method, semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009093549A JP5530118B2 (ja) 2009-04-08 2009-04-08 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置

Publications (3)

Publication Number Publication Date
JP2010242187A true JP2010242187A (ja) 2010-10-28
JP2010242187A5 JP2010242187A5 (ja) 2012-02-16
JP5530118B2 JP5530118B2 (ja) 2014-06-25

Family

ID=42936175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009093549A Active JP5530118B2 (ja) 2009-04-08 2009-04-08 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (1) US8859421B2 (ja)
JP (1) JP5530118B2 (ja)
KR (1) KR101358114B1 (ja)
CN (1) CN102388161A (ja)
WO (1) WO2010116889A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013191065A1 (ja) * 2012-06-18 2013-12-27 東京エレクトロン株式会社 マンガン含有膜の形成方法
JP2014125674A (ja) * 2012-12-27 2014-07-07 Tokyo Electron Ltd マンガン含有膜の形成方法、処理システム、電子デバイスの製造方法および電子デバイス
US9136132B2 (en) 2012-12-27 2015-09-15 Tokyo Electron Limited Manganese metal film forming method, processing system, electronic device manufacturing method and electronic device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653663B2 (en) * 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
WO2012060428A1 (ja) 2010-11-02 2012-05-10 宇部興産株式会社 （アミドアミノアルカン）金属化合物、及び当該金属化合物を用いた金属含有薄膜の製造方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
WO2013125449A1 (ja) * 2012-02-22 2013-08-29 東京エレクトロン株式会社 半導体装置の製造方法、記憶媒体及び半導体装置
US9048294B2 (en) 2012-04-13 2015-06-02 Applied Materials, Inc. Methods for depositing manganese and manganese nitrides
US9076661B2 (en) 2012-04-13 2015-07-07 Applied Materials, Inc. Methods for manganese nitride integration
US8969197B2 (en) * 2012-05-18 2015-03-03 International Business Machines Corporation Copper interconnect structure and its formation
US9754258B2 (en) * 2013-06-17 2017-09-05 Visa International Service Association Speech transaction processing
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US10204829B1 (en) * 2018-01-12 2019-02-12 International Business Machines Corporation Low-resistivity metallic interconnect structures with self-forming diffusion barrier layers
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
US10991604B2 (en) * 2018-07-27 2021-04-27 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor structure
EP4288999A1 (en) * 2021-02-08 2023-12-13 MacDermid Enthone Inc. Method and wet chemical compositions for diffusion barrier formation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067107A (ja) * 2005-08-30 2007-03-15 Fujitsu Ltd 半導体装置の製造方法
JP2007220738A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0337329A3 (de) * 1988-04-12 1990-11-22 Siemens Aktiengesellschaft Verfahren zur Herstellung dünner Metallfilme durch Aufdampfen
US5487356A (en) * 1992-08-07 1996-01-30 Advanced Technology Materials, Inc. Chemical vapor deposition method of growing oxide films with giant magnetoresistance
AU2003290956A1 (en) * 2002-11-15 2004-06-15 President And Fellows Of Harvard College Atomic layer deposition using metal amidinates
US6887523B2 (en) * 2002-12-20 2005-05-03 Sharp Laboratories Of America, Inc. Method for metal oxide thin film deposition via MOCVD
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US20040170761A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Precursor solution and method for controlling the composition of MOCVD deposited PCMO
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US7132140B2 (en) * 2004-05-27 2006-11-07 Eastman Kodak Company Plural metallic layers in OLED donor
JP5014696B2 (ja) 2006-07-19 2012-08-29 株式会社アルバック 薄膜形成方法、銅配線膜形成方法
JP2009076881A (ja) * 2007-08-30 2009-04-09 Tokyo Electron Ltd 処理ガス供給システム及び処理装置
WO2009028619A1 (ja) * 2007-08-30 2009-03-05 Tokyo Electron Limited 処理ガス供給システム及び処理装置
JP2009141058A (ja) * 2007-12-05 2009-06-25 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
US8043976B2 (en) * 2008-03-24 2011-10-25 Air Products And Chemicals, Inc. Adhesion to copper and copper electromigration resistance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067107A (ja) * 2005-08-30 2007-03-15 Fujitsu Ltd 半導体装置の製造方法
JP2007220738A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013191065A1 (ja) * 2012-06-18 2013-12-27 東京エレクトロン株式会社 マンガン含有膜の形成方法
JPWO2013191065A1 (ja) * 2012-06-18 2016-05-26 東京エレクトロン株式会社 マンガン含有膜の形成方法
JP2014125674A (ja) * 2012-12-27 2014-07-07 Tokyo Electron Ltd マンガン含有膜の形成方法、処理システム、電子デバイスの製造方法および電子デバイス
US9136132B2 (en) 2012-12-27 2015-09-15 Tokyo Electron Limited Manganese metal film forming method, processing system, electronic device manufacturing method and electronic device
US9153481B2 (en) 2012-12-27 2015-10-06 Tokyo Electron Limited Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
TWI595108B (zh) * 2012-12-27 2017-08-11 Tokyo Electron Ltd Method for forming manganese-containing film, processing system, manufacturing method of electronic component and electronic component

Also Published As

Publication number Publication date
US20120025380A1 (en) 2012-02-02
KR101358114B1 (ko) 2014-02-11
US8859421B2 (en) 2014-10-14
WO2010116889A1 (ja) 2010-10-14
JP5530118B2 (ja) 2014-06-25
CN102388161A (zh) 2012-03-21
KR20110129940A (ko) 2011-12-02

Similar Documents

Publication Publication Date Title
JP5530118B2 (ja) 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
TWI469218B (zh) Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing device and memory medium
US8440563B2 (en) Film forming method and processing system
JP5683038B2 (ja) 成膜方法
KR101291821B1 (ko) ＣＶＤ-Ｒｕ막의 형성 방법 및 반도체 장치의 제조 방법
KR20140085330A (ko) 금속 망간막의 성막 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스
JP5429078B2 (ja) 成膜方法及び処理システム
US20140363971A1 (en) Manganese oxide film forming method
US20140084466A1 (en) Manganese silicate film forming method, processing system, semiconductor device manufacturing method and semiconductor device
US9153481B2 (en) Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
KR20150005533A (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 제조 장치
JPWO2013191065A1 (ja) マンガン含有膜の形成方法
JP5526189B2 (ja) Ｃｕ膜の形成方法
KR20100024416A (ko) 성막 방법 및 처리 시스템
US20090061629A1 (en) Method of forming a metal directly on a conductive barrier layer by electrochemical deposition using an oxygen-depleted ambient
KR101757037B1 (ko) 구리 배선을 가진 기판을 구비하는 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140418

R150 Certificate of patent or registration of utility model

Ref document number: 5530118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250