CN102388161A - 氧化锰膜的形成方法、半导体装置的制造方法及半导体装置 - Google Patents

氧化锰膜的形成方法、半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN102388161A
CN102388161A CN2010800157385A CN201080015738A CN102388161A CN 102388161 A CN102388161 A CN 102388161A CN 2010800157385 A CN2010800157385 A CN 2010800157385A CN 201080015738 A CN201080015738 A CN 201080015738A CN 102388161 A CN102388161 A CN 102388161A
Authority
CN
China
Prior art keywords
oxide film
manganese oxide
film
mentioned
manganese
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800157385A
Other languages
English (en)
Inventor
根石浩司
小池淳一
松本贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Publication of CN102388161A publication Critical patent/CN102388161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/406—Oxides of iron group metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种能够使氧化锰膜与Cu的密合性良好的氧化锰膜的形成方法、半导体装置的制造方法及半导体装置。在该氧化锰膜的形成方法中，将含有锰的气体供给到氧化物上，在氧化物上形成氧化锰膜。将此时的氧化锰膜的成膜温度设为100℃以上且小于400℃。

Description

氧化锰膜的形成方法、半导体装置的制造方法及半导体装置
技术领域
本发明涉及氧化锰膜的形成方法、利用了该氧化锰膜的形成方法的半导体装置的制造方法及按照该制造方法形成的半导体装置。
背景技术
随着半导体装置的集成密度的增加，半导体元件、内部布线的几何尺寸一直在探寻微小化。内部布线、例如铜(Cu)布线随着其几何尺寸缩小而电阻增大。为了抑制电阻的增大，必须使防止Cu扩散的防止扩散膜(以下，称作阻挡层)的厚度变薄，减小阻挡层与Cu布线的合成电阻。
阻挡层例如如日本特开2008-28046号公报所述那样使用PVD法(溅射法)而形成。
但是，在使用PVD法形成的较薄的阻挡层中，当Cu布线的几何尺寸例如为45nm以下时，用于嵌入Cu布线的凹部的阶跃式覆盖率(step coverage)发生恶化。因此，今后难以继续使用PVD法来形成较薄的阻挡层。
而CVD法与PVD法相比凹部的阶跃式覆盖率较好，作为阻挡层的新的形成方法正备受关注。尤其，本申请的发明人发现，使用CVD法形成的氧化锰即使厚度较薄，微小的凹部的阶跃式覆盖率也是良好的。使用CVD法形成的氧化锰是新阻挡层材料的有力候补之一。
而且，本申请的发明人发现，使用CVD法形成的氧化锰与Cu的密合性依赖于氧化锰的成膜温度。
发明内容
本发明提供能够使氧化锰膜与Cu的密合性良好的氧化锰膜的形成方法、利用了该氧化锰膜的形成方法的半导体装置的制造方法及按照该制造方法形成的半导体装置。
本发明的第1技术方案的氧化锰膜的形成方法，其将含有锰的气体供给到氧化物上，在上述氧化物上形成氧化锰膜，其中，将形成上述氧化锰膜时的成膜温度设为100℃以上且小于400℃。
本发明的第2技术方案的半导体装置的制造方法具有以下工序：在基板上形成含有氧化物的层间绝缘膜；在上述层间绝缘膜上形成凹部；将含有锰的气体供给到形成有上述凹部的层间绝缘膜上，在上述层间绝缘膜上以成膜温度为100℃以上且小于400℃来形成氧化锰膜；以及在形成有上述氧化锰膜的上述层间绝缘膜的凹部沉积导电体，形成内部布线。
本发明的第3技术方案的半导体装置，其使用了含有锰、氧及碳的防止扩散膜，其中，上述防止扩散膜中的上述碳的峰值浓度为3×1022atoms/cm3以下。优选为1×1022atoms/cm3以下。
本发明的第4技术方案的半导体装置，其使用了含有锰、氧及碳的防止扩散膜，其中，上述防止扩散膜中的氧化锰膜中的碳浓度与锰浓度的比率为1∶1以下。
附图说明
图1是概略性表示能够执行本发明的一实施方式的氧化锰膜的形成方法的成膜系统的一个例子的俯视图。
图2是概略性表示氧化锰成膜装置的一个例子的剖视图。
图3A是表示按照本发明的实施方式的氧化锰膜的形成方法制作的试样的一个例子的剖视图。
图3B是表示按照本发明的实施方式的氧化锰膜的形成方法制作的试样的一个例子的剖视图。
图3C是表示按照本发明的实施方式的氧化锰膜的形成方法制作的试样的一个例子的剖视图。
图4是表示胶带(tape)试验的结果的图。
图5是表示C1s峰值的化学结合状态的分析结果的图。
图6是表示氧化锰膜表面的结合状态的分析结果的图。
图7是示意性表示将成膜温度设为100℃时的氧化锰膜的状态的剖视图。
图8是示意性表示将成膜温度设为200℃时的氧化锰膜的状态的剖视图。
图9是示意性表示将成膜温度设为300℃时的氧化锰膜的状态的剖视图。
图10是示意性表示将成膜温度设为400℃时的氧化锰膜的状态的剖视图。
图11是表示200℃成膜的试样的前侧(front side)SIMS测量结果的图。
图12是表示400℃成膜的试样的前侧SIMS测量结果的图。
图13是表示氧化锰膜中的碳浓度与成膜温度的关系的图。
图14是表示氧化锰膜中的锰浓度与成膜温度的关系的图。
图15是表示氧化锰膜中的碳浓度及锰浓度与成膜温度的关系的图。
图16是表示100℃成膜的试样的后侧(back side)SIMS测量结果的图。
图17A是表示利用了一实施方式的氧化锰膜的形成方法的半导体装置的制造方法的一个例子的剖视图。
图17B是表示利用了一实施方式的氧化锰膜的形成方法的半导体装置的制造方法的一个例子的剖视图。
图17C是表示利用了一实施方式的氧化锰膜的形成方法的半导体装置的制造方法的一个例子的剖视图。
图17D是表示利用了一实施方式的氧化锰膜的形成方法的半导体装置的制造方法的一个例子的剖视图。
图17E是表示利用了一实施方式的氧化锰膜的形成方法的半导体装置的制造方法的一个例子的剖视图。
图17F是表示利用了一实施方式的氧化锰膜的形成方法的半导体装置的制造方法的一个例子的剖视图。
具体实施方式
以下，参照附图说明本发明的实施方式。在该说明中，关于所参照的所有附图，对于相同的部分标注相同的参照附图标记。
系统构成
图1是概略性表示能够执行本发明的一实施方式的氧化锰膜的形成方法的成膜系统的一个例子的俯视图。本例子作为成膜系统的一个例子，例示了用于半导体装置的制造的、例如作为基板对半导体晶圆(以下，称作晶圆)实施成膜处理的成膜系统。但是，本发明并不局限应用于氧化锰膜在晶圆上的成膜。
如图1所示，成膜系统1具有用于对晶圆W实施处理的处理部2、用于向该处理部2输入、输出晶圆W的输入输出部3、用于控制成膜系统1的控制部4。本例子中的成膜系统1是组合型(cluster tool)(多腔室型)的半导体制造装置。
处理部2在本例子中具有两个对晶圆W实施处理的处理室(PM)(处理室21a、21b)。这些处理室21a及21b分别构成为能够将内部减压到规定的真空度。在处理室21a中，作为对晶圆W的成膜处理进行氧化锰膜的CVD成膜处理，在处理室21b中进行铜或铜合金的PVD成膜处理、例如溅射处理。处理室21a及21b经由闸阀G1、G2与一个输送室(TM)22相连接。
输入输出部3具有输入输出室(LM)31。输入输出室31构成为能够将内部压力调整为大气压或大致大气压、例如相对于外部的大气压稍微为正压。在本例子中，俯视观察时，输入输出室31的俯视形状是具有长边以及与该长边正交的短边的矩形。矩形的一个长边与处理部2相邻。输入输出室31具有用于对容纳有晶圆W的承载件C进行安装的加载部(LP)。在本例子中，在输入输出室31的与处理部2不相邻的长边上，设有三个加载部32a、32b及32c。在本例子中，将加载部的数量设为了三个，但是并不限于此，数量是任意的。在加载部32a至32c上分别设有未图示的开闭器，当容纳有晶圆W的承载件C或者空的承载件C安装于这些加载部32a至32c时，未图示的开闭器打开而防止大气侵入，并且承载件C的内部与输入输出室31的内部相连通。
在处理部2与输入输出部3之间设有加载互锁室(LLM)，在本例子中设有两个加载互锁室26a、26b。加载互锁室26a、26b分别构成为能够将内部切换为规定的真空度及大气压或者大致大气压。加载互锁室26a、26b分别经由闸阀G3、G4与输入输出室31的、与设有加载部32a至32c的一边相对的一边相连接，经由闸阀G5、G6与输送室22的、除连接有处理室21a、21b的两个边以外的边中的两个边相连接。加载互锁室26a、26b通过打开对应的闸阀G3或G4而与输入输出室31相连通，通过关闭对应的闸阀G3或G4而与输入输出室31阻断。另外，通过打开对应的闸阀G5或G6而与输送室22相连通，通过关闭对应的闸阀G5或G6而与输送室22阻断。
在输入输出室31的内部设有输入输出机构35。输入输出机构35进行晶圆W的相对于被处理基板用承载件C的输入输出。并且，进行晶圆W的相对于加载互锁室26a、26b的输入输出。输入输出机构35例如具有两个多关节臂36a、36b，构成为能够在沿输入输出室31的长度方向延伸的轨道37上行进。在多关节臂36a、36b的顶端安装有手部38a、38b。晶圆W被载置于手部38a或手部38b，进行上述的晶圆W的输入、输出。
输送室22构成为能够保持真空的结构、例如真空容器。在这种输送室22的内部设有相对于处理室21a、21b以及加载互锁室26a、26b相互间进行晶圆W的输送的输送机构24，以与大气相阻断的状态输送晶圆W。输送机构24配置在输送室22的大致中央。输送机构24例如具有多个能够旋转及伸缩的传送臂。在本例子中，例如具有两个传送臂24a、24b。在传送臂24a、24b的顶端安装有保持件25a、25b。晶圆W被保持于保持件25a或保持件25b，如上所述，进行晶圆W的相对于处理室21a、21b以及加载互锁室26a、26b相互间的输送。
处理部4包括工艺控制器41、用户界面42及存储部43。
工艺控制器41由微处理器(计算机)构成。
用户界面42包括操作者为了管理成膜系统1而进行命令的输入操作等的键盘、可视化地显示成膜系统1的运转状况的显示器等。
存储部43存储有用于通过工艺控制器41的控制来实现在成膜系统1中实施的处理的控制程序、各种数据以及用于根据处理条件使成膜系统1执行处理的制程程序。制程程序存储在存储部43中的存储介质中。存储介质是计算机能够读取的存储介质，例如，可以是硬盘，也可以是CD-ROM、DVD、闪存器等便携式存储介质。另外，也可以从其他装置例如经由专用线路适当地传送制程程序。根据来自用户界面42的指示等从存储部43读取任意的制程程序，在工艺控制器41中执行，从而在工艺控制器41的控制下对晶圆W实施处理。
氧化锰CVD装置
接着，说明氧化锰CVD装置的一个例子。氧化锰CVD装置在本例子中使用了处理室21a。
图2是概略性表示氧化锰成膜装置的一个例子的剖视图。
如图2所示，氧化锰CVD装置50具有处理室21a。在处理室21a内设有用于水平载置晶圆W的载置台51。在载置台51内设有作为晶圆的调温部件的加热器51a。另外，在载置台51中设有借助升降机构51b自由升降的3个升降销51c(为方便起见，仅图示2个)，借助该升降销51c在未图示的晶圆输送部件与载置台51之间进行晶圆W的交接。
在处理室21a的底部连接有排气管52的一端侧，在该排气管52的另一端侧连接有真空泵53。在处理室21a的侧壁上形成有借助闸阀G进行开闭的输送口54。
在处理室21a的顶部设有与载置台51相对的气体簇射头55。气体簇射头55具有气体室55a，供给到气体室55a的气体从多个所设有的气体喷出孔55b供给到处理室21a内。
在气体簇射头55上连接有用于将含有锰的有机化合物的气体导入到气体室55a中的Mn原料气体供给配管系统56。
Mn原料气体供给配管系统56具有原料气体供给通路56a，在该原料气体供给通路56a的上游侧连接有原料储存部57。在原料储存部57内以液体状态储存有含有锰的有机化合物、例如(EtCp)2Mn(双(乙基环戊二烯基)锰)。在原料储存部57上连接有鼓泡机构58。
鼓泡机构58例如包括储存有鼓泡用气体的鼓泡用气体储存部58a、将鼓泡用气体导入到原料储存部57内的供给管58b、对在供给管58b中流动的鼓泡用气体的流量进行调节的质量流量控制器(MFC)58c及阀58d。鼓泡用气体的一个例子为氩(Ar)气、氢(H2)气。供给管58b的一端配置在储存于原料储存部57内的原料液体中、在本例子中配置在(EtCp)2Mn中。从供给管58b喷出鼓泡用气体从而使原料液体鼓泡、气化。气化的原料液体(Mn原料气体)、在本例子中为气化的(EtCp)2Mn经由原料气体供给通路56a及用于开闭原料气体供给通路56a的阀56b供给到气体簇射头55的气体室55a中。
另外，Mn原料气体的供给方法并不限于例如使原料液体鼓泡而气化的鼓泡法，也可以使用将原料液体输送到气化器中、使用气化器使其气化的所谓的输送液体法。
采用这种氧化锰CVD装置50，通过供给含有锰的有机化合物的气体、例如(EtCp)2Mn气体，能够在晶圆W的表面上形成氧化锰膜。
另外，氧化锰CVD装置50使用了(EtCp)2Mn[＝Mn(C2H5C5H4)2]作为含有锰的有机化合物，但是作为含有锰的有机化合物，除(EtCp)2Mn以外，也能够使用从由
Cp2Mn[＝Mn(C5H5)2]、
(MeCp)2Mn[＝Mn(CH3C5H4)2]、
(i-PrCp)2Mn[＝Mn(C3H7C5H4)2]、
MeCpMn(CO)3[＝(CH3C5H4)Mn(CO)3]、
(t-BuCp)2Mn[＝Mn(C4H9C5H4)2]、
CH3Mn(CO)5、Mn(DPM)3[＝Mn(C11H19O2)3]、
Mn(DMPD)(EtCp)[＝Mn(C7H11C2H5C5H4)]、
Mn(DPM)2[＝Mn(C11H19O2)2]、
Mn(acac)2[＝Mn(C5H7O2)2]、
Mn(acac)3[＝Mn(C5H7O2)3]、
Mn(hfac)2[＝Mn(C5HF6O2)3]、
((CH3)5Cp)2Mn[＝Mn((CH3)5C5H4)2]、
作为锰乙脒(mangan acetamidinate)的Mn(t-BuNC(CH3)Nt-Bu)2[＝Mn(C4H9NC(CH3)NC4H9)2]构成的群中选择的1种以上的有机化合物。
试样制作
图3A至图3C是表示按照本发明的实施方式的氧化锰膜的形成方法制作的试样的一个例子的剖视图。
首先，如图3A所示，在作为基板的p型硅晶圆101上使用等离子CVD法形成膜厚100nm的等离子TEOS膜(硅氧化膜)102。接着，将形成有等离子TEOS膜102的晶圆101输送到图1所示的成膜系统1的处理室21a中。
接着，作为含有锰的有机化合物使用(EtCp)2Mn[＝Mn(C2H5C5H4)2]，例如以温度80℃使该(EtCp)2Mn气化，生成含有锰的有机化合物的气体。接着，作为载气例如使用H2气体，将含有上述锰的有机化合物的气体供给到处理室21a内。然后，使用热CVD法，如图3B所示，在等离子TEOS膜102上形成氧化锰膜103。此时，作为锰的氧化剂、即氧化锰膜103的氧化剂，利用等离子TEOS膜102中的氧和/或水分。接着，将形成有氧化锰膜103的晶圆101经由图1所示的成膜系统1的输送室22输送到处理室21b中。
接着，如图3C所示，使用PVD法、例如溅射法在氧化锰膜103上形成膜厚100nm的铜膜104。由此，完成试样105。在此，铜膜104除PVD法以外也可以利用CVD法来形成，也可以在利用PVD法形成较薄的铜膜(晶种层)后、在该较薄的铜膜上利用电解镀法或非电解镀法电镀较厚的铜膜而形成。
在本例子中，将形成氧化锰膜时的成膜温度设为100℃、200℃、300℃、400℃，分别各制作两个、共计8个上述试样105。
另外，在设为成膜温度100℃、200℃、300℃、400℃的试样105中，针对1个进一步以400℃的温度实施退火100小时。退火的气氛气体例如设为氩(Ar)。
密合性试验
针对所制作的8个试样105实施铜膜104与氧化锰膜103的密合性试验。作为密合性试验，采用了剥离试验法，作为剥离试验法，使用了胶带试验。胶带试验是预先在铜膜104的表面用金刚石笔等呈网格状刻上多处划痕、通过粘贴具有粘合力的胶带并将其剥离来调查铜膜104的密合性的试验。
在本例子中，重复进行10次胶带的粘贴/剥离，调查铜膜104是否被剥离。图4是表示胶带试验的结果的图。
如图4所示，当将氧化锰膜103的成膜温度设为100℃、200℃、300℃时，未实施退火(As-dep.、in-situ Cu)及实施退火(After annealing、in-situ Cu)的两个在胶带试验中都没有铜膜104被剥离的情况(good)。
而当将氧化锰膜103的成膜温度设为400℃时，未实施退火、实施退火的两个在胶带的粘贴/剥离达到10次之前，铜膜104就已被剥离(poor)。
根据这种胶带试验的结果，通过将形成氧化锰膜103时的成膜温度设为100℃以上且小于400℃，与以400℃以上进行成膜的情况相比，能够获得与Cu的密合性提高的氧化锰膜103及其形成方法。
氧化锰膜的分析
为了调查密合性提高的依据，尝试分析了成膜温度为300℃与400℃的氧化钾膜103。在本例子中，在氧化锰膜103的形成中利用了含有锰的有机化合物的气体。因此，预计碳(C)带来了某些影响。因此，使用X射线光电子能谱(X-rayphotoelectron spectroscopy：XPS)法分析了C1s(碳)峰值的化学结合状态。图5中示出了C1s峰值的化学结合状态的分析结果。
图5中示出了300℃成膜及400℃成膜的试样105(未实施退火)的C1sXPS光谱。
如300℃成膜的试样105的XPS光谱所示，在300℃成膜的试样中，能够看到C-C、C-O/C＝O及碳化物的碳(carbidiccarbon)的峰值。
而在400℃成膜的试样105中，只能看到碳化物的碳及C-C的峰值。而且，400℃成膜的试样105的峰值强度比(I carbidic/Icarbon total)高于300℃成膜的试样105的峰值强度比。
根据这种结果推测出碳化物的碳的存在是使氧化锰膜103与铜膜104的密合强度降低的原因之一。
进一步，使用Raman光谱法分析了氧化锰膜103的表面结合状态。图6中示出了氧化锰膜103表面的结合状态的分析结果。
图6中示出了100℃～400℃成膜的试样105(未实施退火)的拉曼光谱法的结果。
如100℃～300℃成膜的试样105的Raman光谱所示，在300℃以下的成膜的试样中，观察不到源自碳的明显的峰值。而在400℃成膜的试样105中，明确地观察到了源自碳(也包括非晶形状的碳)的峰值(D、G、D’b and)。
即，为了提高氧化锰膜103与铜膜104的密合强度，只要减少碳化物的碳或/和非晶形状的碳即可。
由氧化锰膜的成膜温度引发的状态变化
如图5所示，根据X射线光电子能谱法的分析结果，能够推测出氧化锰膜根据其成膜温度的不同而状态如下所述那样发生变化。另外，作为含有锰的有机化合物的气体，使用了(EtCp)2Mn。以下所参照的图7～图10的结果是利用角度分解X射线光电子能谱法获得的结果。
成膜温度100℃
如图7所示，当将成膜温度设为100℃时，形成在等离子TEOS膜102上的氧化锰膜103在TEOS膜102上生成MnO与TEOS(SiOx)的混合层103b，同时于氧化锰膜103的表面处成为MnO层103a。
成膜温度200℃
如图8所示，当将成膜温度设为200℃时，形成在等离子TEOS膜102上的氧化锰膜103在TEOS膜102上生成MnO与TEOS(SiOx)的混合层103b，并且，在混合层103b上生成Mn(OH)2与MnO的混合层103c，于氧化锰膜103的表面处成为Mn(OH)2层103d。
成膜温度300℃
如图9所示，当将成膜温度设为300℃时，形成在等离子TEOS膜102上的氧化锰膜103在TEOS膜102上生成MnO与TEOS(SiOx)的混合层103b，于氧化锰膜103的表面处成为Mn(OH)2与MnO的混合层103c。
成膜温度400℃
如图10所示，当将成膜温度设为400℃时，形成在等离子TEOS膜102上的氧化锰膜103在TEOS膜102上生成Mn-C、MnO及TEOS的混合层103e，于氧化锰膜103的表面处成为Mn-C与MnO的混合层103f。或者，在TEOS膜102上生成Mn-C与MnSiOx的混合层103g，于氧化锰膜103表面处成为Mn-C与MnO的混合层103f。
这样，通过将形成氧化锰膜103时的成膜温度设为100℃以上且小于400℃，能够从所形成的氧化锰膜103中基本上消除Mn-C。其结果，能够获得与铜的密合性较好的氧化锰膜103。
氧化锰膜中的碳浓度
接着，使用二次离子质量分析法(Secondary Ion MassSpectrometry：SIMS)测量了氧化锰膜103中的碳浓度。
通过向铜膜104的表面照射一次离子来进行测量(前侧SIMS)。图11中示出了200℃成膜的试样105的测量结果，图12中示出了400℃成膜的试样105的测量结果。另外，这里所说的200℃及400℃是成膜温度，指的是形成氧化锰膜103时的成膜温度。另外，图11及图12所示的碳浓度是利用SiO2标准试样校正后的碳浓度。
如图11及图12所示，400℃成膜的试样105的碳浓度高于200℃成膜的试样105的碳浓度。在本例子中，400℃成膜的试样105的氧化锰膜103中的碳峰值浓度是1×1022atoms/cm3(图12)，而200℃成膜的试样105的氧化锰膜103中的碳峰值浓度是4×1021atoms/cm3(图11)。
根据这种结果，通过将氧化锰膜103中的碳的峰值浓度设为3×1022atoms/cm3以下、优选设为1×1022atoms/cm3以下，能够获得与铜膜104的密合性较好的氧化锰膜103。
氧化锰膜中的碳及锰的浓度与成膜温度的关系
接着，说明氧化锰膜103中的碳及锰的浓度与氧化锰膜103的成膜温度的关系。以下实验数据是利用与上述实验不同的实验获得的数据。
碳浓度
图13是表示氧化锰膜中的碳浓度与成膜温度的关系的图。另外，图13所示的碳浓度是利用SiO2标准试样校正后的碳浓度。
如图13所示，每个成膜温度的氧化锰膜中的碳浓度如下所述。
成膜温度100℃：1.32×1021atoms/cm3
成膜温度200℃：1.37×1021atoms/cm3
成膜温度300℃：9.32×1021atoms/cm3
成膜温度400℃：3.83×1022atom s/cm3
成膜温度500℃：3.21×1022atoms/cm3
如图4所示，在成膜温度为400℃以上时产生了铜膜104的膜剥离，小于400℃时未产生铜膜104的膜剥离。根据该结果，为了提高氧化锰膜103与铜膜104的密合强度，如图15所示，也可以将氧化锰膜103中的碳浓度设为3×1022atoms/cm3以下。
锰浓度
图14是表示氧化锰膜中的锰浓度与成膜温度的关系的图。另外，图14所示的锰浓度是利用SiO2标准试样校正后的锰浓度。
如图14所示，每个成膜温度的氧化锰膜中的锰浓度如下所述。
成膜温度100℃：1.36×1022atoms/cm3
成膜温度200℃：1.00×1022atoms/cm3
成膜温度300℃：1.78×1022atoms/cm3
成膜温度400℃：2.76×1022atoms/cm3
成膜温度500℃：1.22×1022atoms/cm3
同样地如图4所示，在成膜温度为400℃以上时产生了铜膜104的膜剥离，小于400℃时未产生铜膜104的膜剥离。根据该结果，为了提高氧化锰膜103与铜膜104的密合强度，如图15所示，也可以将氧化锰膜103中的碳浓度与锰浓度的比率设为1∶1以下。在此，比率是指“碳浓度∶锰浓度”，比率为1∶1以下是指当将锰浓度设为1时、碳浓度为1以下。
阻挡性
如上所述，在本实施方式中，能够获得与铜的密合性较好的氧化锰膜103。但是，当针对铜的阻挡性不好时，难以用作阻挡层。
在此，从背面使用二次离子质量分析法测量了铜扩散是否受到抑制。
通过研磨硅晶圆101的背面而使膜与晶圆整体的厚度变薄、将一次离子照射到减薄了膜与晶圆的整体厚度的硅晶圆101的表面来进行测量(后侧SIMS)。图16中示出了测量结果。另外，氧化锰膜103的成膜温度是100℃。另外，图16所示的各个浓度是利用SiO2标准试样校正后的浓度。
如图16所示，铜相对于TEOS膜102及硅晶圆101几乎未扩散。即，利用氧化锰膜103抑制了铜扩散。
根据这种结果确认了按照本实施方式形成的氧化锰膜103对铜的阻挡性也是良好的。
因而，采用本实施方式，能够获得与铜的密合性较好、并且对铜的阻挡性也良好的氧化锰膜103。
应用于半导体装置的应用例
图17A至图17F是表示利用了本发明的一实施方式的氧化锰膜的形成方法的半导体装置的制造方法的一个例子的剖视图。另外，在图17A至图17F中，示出了省略半导体基板(例如硅晶圆)的图示的、位于比形成在半导体基板上的第1层层间绝缘膜靠上方的构造。
第1层金属布线形成工序
首先，如图17A所示，使用双镶嵌(dual damascene)法于第1层层间绝缘膜201形成凹部202，该凹部202具有到达未图示的下层的导电体层的导通孔(或接触孔)202a和作为第1层金属布线的形成图案的槽202b。作为第1层层间绝缘膜201的材质例子，能够举出
含有硅(Si)及氧(O)的绝缘物(例如SiOx系膜)
含有硅(Si)、氧(O)及碳(C)的绝缘物(例如SiOC系膜)
含有硅(Si)、氧(O)及氟(F)的绝缘物(例如SiOF系膜)
含有硅(Si)、氧(O)、碳(C)及氢(H)的绝缘物(例如SiCOH系膜)等含有氧的绝缘物。另外，也可以层叠含有这些绝缘物的多层绝缘膜。在本例子中，氧化硅(SiOx)系的绝缘物例如形成为等离子TEOS膜。接着，在凹部202内形成阻挡层203，形成第1层金属布线204。
接着，如图17B所示，在形成有第1层金属布线204的第1层层间绝缘膜201上形成第2层层间绝缘膜205。第2层层间绝缘膜205的材质例子与第1层层间绝缘膜201的材质例子相同即可。
接着，如图17C所示，使用双镶嵌法于第2层层间绝缘膜205形成凹部206，该凹部206具有到达第1层金属布线204的导通孔206a和作为第2层金属布线的形成图案的槽206b。
接着，如图17D所示，将形成有具有凹部206的第2层层间绝缘膜205的硅晶圆例如输送到图1所示的成膜系统1的处理室21a中。接着，如上所述，将成膜温度设为100℃以上且小于400℃，利用热CVD法形成作为阻挡层207的氧化锰膜。此时，作为锰的氧化剂、即作为氧化锰膜的阻挡层207的氧化剂，利用了第2层层间绝缘膜205中的氧和/或水分。另外，阻挡层203也可以与阻挡层207相同地将成膜温度设为100℃以上且小于400℃、利用热CVD法来形成。在该情况下，作为阻挡层203的氧化剂，能够利用第1层层间绝缘膜201中的氧和/或水分。
接着，如图17E所示，将形成有阻挡层207的硅晶圆例如经由输送室22输送到图1所示的成膜系统1的处理室21b中。本例子的输送室22如参照图1所述，能够以能够保持真空并与大气相隔开的状态输送硅晶圆。因此，当从处理室21a向处理室21b输送硅晶圆时，不使硅晶圆暴露于大气中。接着，在阻挡层207上，利用PVD法、例如溅射法形成作为第2层金属布线208的铜膜或含有铜的铜合金膜。另外，铜膜208除PVD法以外也可以利用CVD法来形成，也可以在利用PVD法形成较薄的铜膜(晶种层)后、在该较薄的铜膜上利用电解镀法或非电解镀法电镀较厚的铜膜而形成。
接着，如图17F所示，从成膜系统1中输出形成有作为第2层金属布线208的铜膜或含有铜的铜合金膜的硅晶圆。接着，将硅晶圆输送到化学机械研磨(CMP)装置中，使用CMP法研磨铜膜或铜合金膜，将露出到凹部206之外的铜膜或铜合金膜去除。由此，形成第2层金属布线208。
这样，本发明的一实施方式的氧化锰膜的形成方法能够应用于半导体装置的制造中。
另外，按照该制造方法形成的半导体装置的阻挡层(防止扩散膜)207中的碳的峰值浓度为3×1022atoms/cm3以下，优选为1×1022atoms/cm3以下。
以上，根据一实施方式说明了本发明，但是本发明并不限定于上述一实施方式，在不脱离发明的主旨的范围内能够适当地变形。另外，本发明的实施方式也并非指上述一实施方式是唯一的。
例如，在上述实施方式中，将氧化锰膜作为阻挡膜形成在层间绝缘膜上，该层间绝缘膜形成在半导体晶圆上、具有用于嵌入布线的凹部。但是，氧化锰膜例如也能够用作像以铜膜或铜合金膜为电极那样的电容器的电介质，也能够应用于晶体管的栅极绝缘膜。
另外，在上述实施方式中，在作为阻挡层207并以100℃以上且小于400℃的成膜温度形成的氧化锰膜上，形成作为第2层金属布线208的铜膜或含有铜的铜合金膜时，使用图1所示的组合型的成膜系统1，经由能够以能够保持真空并与大气相阻断的状态输送硅晶圆的输送室22，以不使硅晶圆暴露于大气中的方式从处理室21a向处理室21b输送硅晶圆(In-situ处理：不暴露在大气中)。
但是，作为第2层金属布线208的铜膜或含有铜的铜合金膜即使不使用图1所示的组合型的成膜系统1也能够进行形成。
但是，在不使用组合型的成膜系统的情况下，必须使硅晶圆暴露于大气中来输送到用于形成铜膜或铜合金膜的成膜装置中(Ex-situ处理：暴露在大气中)。即，以100℃以上且小于400℃的成膜温度形成的氧化锰膜暴露于大气中。当氧化锰膜暴露于大气中时，氧化锰膜表面有可能被大气中漂浮的灰尘、有机物等污染。
在这些灰尘、有机物等中含有碳。
铜具有如上所述因大量碳的存在而难以获得密合性的倾向。因此，优选在氧化锰膜上未附着含有碳的灰尘、有机物等。即，在以上述100℃以上且小于400℃的成膜温度形成的氧化锰膜上形成铜膜或铜合金膜时，优选像上述实施方式那样以不使上述氧化锰膜暴露于大气中的方式从用于形成氧化锰膜的成膜装置的处理室向用于形成铜膜或铜合金膜的成膜装置的处理室进行输送。由此，如上述实施方式中所述，能够形成与铜的密合性特别良好的氧化锰膜。
另外，基板并不限于半导体晶圆，也可以是用于制造太阳能电池、FPD的玻璃基板。
另外，作为金属布线使用了铜或铜合金，但是金属布线、即导电体也可以含有从由铝、铜及银构成的群中选择的1种以上的金属。
采用本发明，能够提供能够使氧化锰膜与Cu的密合性良好的氧化锰膜的形成方法、利用了该氧化锰膜的形成方法的半导体装置的制造方法及按照该制造方法形成的半导体装置。

Claims (16)

1.一种氧化锰膜的形成方法，其将含有锰的气体供给到氧化物上，在上述氧化物上形成氧化锰膜，其中，
将形成上述氧化锰膜时的成膜温度设为100℃以上且小于400℃。
2.根据权利要求1所述的氧化锰膜的形成方法，其中，
上述氧化锰膜的成膜法是热CVD法。
3.根据权利要求1所述的氧化锰膜的形成方法，其中，
作为上述氧化锰膜的氧化剂，利用上述氧化物中的氧和/或水分。
4.根据权利要求1所述的氧化锰膜的形成方法，其中，
上述氧化锰膜包含MnO层、MnO与SiOx的混合层、Mn(OH)2与MnO的混合层及Mn(OH)2层中的至少任意一层。
5.根据权利要求1所述的氧化锰膜的形成方法，其中，
上述氧化物是硅氧化物。
6.根据权利要求1所述的氧化锰膜的形成方法，其中，
上述含有锰的气体是含有锰的有机化合物的气体，
上述有机化合物包含从由
((EtCp)2Mn[＝Mn(C2H5C5H4)2]、
Cp2Mn[＝Mn(C5H5)2]、
(Me Cp)2Mn[＝Mn(CH3C5H4)2]、
(i-PrCp)2Mn[＝Mn(C3H7C5H4)2]、
Me CpMn(CO)3[＝(CH3C5H4)Mn(CO)3]、
(t-BuCp)2Mn[＝Mn(C4H9C5H4)2]、
CH3Mn(CO)5、
Mn(DPM)3[＝Mn(C11H19O2)3]、
Mn(DMPD)(EtCp)[＝Mn(C7H11C2H5C5H4)]、
Mn(DPM)2[＝Mn(C11H19O2)2]、
Mn(acac)2[＝Mn(C5H7O2)2]、
Mn(acac)3[＝Mn(C5H7O2)3]、
Mn(hfac)2[＝Mn(C5HF6O2)3]、
((CH3)5Cp)2Mn[＝Mn((CH3)5C5H4)2]、
作为锰乙脒的Mn(t-BuNC(CH3)Nt-Bu)2[＝Mn(C4H9NC(CH3)NC4H9)2]构成的群中选择的1种以上的有机化合物。
7.一种半导体装置的制造方法，其中，
该制造方法具有以下工序：
在基板上形成含有氧化物的层间绝缘膜；
在上述层间绝缘膜上形成凹部；
将含有锰的气体供给到形成有上述凹部的层间绝缘膜上，在上述层间绝缘膜上以成膜温度为100℃以上且小于400℃来形成氧化锰膜；
以及在形成有上述氧化锰膜的上述层间绝缘膜的凹部沉积导电体，形成内部布线。
8.根据权利要求7所述的半导体装置的制造方法，其中，
不将上述氧化锰膜暴露于大气中地进行从上述氧化锰膜的形成到导电体向形成有上述氧化锰膜的上述层间绝缘膜的凹部的堆积。
9.根据权利要求7所述的半导体装置的制造方法，其中，
上述导电体含有从由铝、铜及银构成的群中选择的1种以上的金属。
10.根据权利要求7所述的半导体装置的制造方法，其中，
上述氧化锰膜的成膜法是热CVD法。
11.根据权利要求7所述的半导体装置的制造方法，其中，
作为上述氧化锰膜的氧化剂，利用上述层间绝缘膜中的氧和/或水分。
12.根据权利要求7所述的半导体装置的制造方法，其中，
上述层间绝缘膜是硅氧化物。
13.根据权利要求7所述的半导体装置的制造方法，其中，
上述含有锰的气体是含有锰的有机化合物的气体，
上述有机化合物包含从由
((EtCp)2Mn[＝Mn(C2H5C5H4)2]、
Cp2Mn[＝Mn(C5H5)2]、
(MeCp)2Mn[＝Mn(CH3C5H4)2]、
(i-PrCp)2Mn[＝Mn(C3H7C5H4)2]、
Me CpMn(CO)3[＝(CH3C5H4)Mn(CO)3]、
(t-BuCp)2Mn[＝Mn(C4H9C5H4)2]、
CH3Mn(CO)5、
Mn(DPM)3[＝Mn(C11H19O2)3]、
Mn(DMPD)(EtCp)[＝Mn(C7H11C2H5C5H4)]、
Mn(DPM)2[＝Mn(C11H19O2)2]、
Mn(acac)2[＝Mn(C5H7O2)2]、
Mn(acac)3[＝Mn(C5H7O2)3]、
Mn(hfac)2[＝Mn(C5HF6O2)3]、
((CH3)5Cp)2Mn[＝Mn((CH3)5C5H4)2]、
作为锰乙脒的Mn(t-BuNC(CH3)Nt-Bu)2[＝Mn(C4H9NC(CH3)NC4H9)2]构成的群中选择的1种以上的有机化合物。
14.一种半导体装置，其使用了含有锰、氧及碳的防止扩散膜，其中，
上述防止扩散膜中的上述碳的峰值浓度为3×1022atoms/cm3以下。
15.根据权利要求14所述的半导体装置，其中，
上述防止扩散膜中的上述碳的峰值浓度为1×1022atoms/cm3以下。
16.一种半导体装置，其使用了含有锰、氧及碳的防止扩散膜，其中，
上述防止扩散膜中的氧化锰膜中的碳浓度与锰浓度的比率为1∶1以下。
CN2010800157385A 2009-04-08 2010-03-23 氧化锰膜的形成方法、半导体装置的制造方法及半导体装置 Pending CN102388161A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009093549A JP5530118B2 (ja) 2009-04-08 2009-04-08 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
JP2009-093549 2009-04-08
PCT/JP2010/054975 WO2010116889A1 (ja) 2009-04-08 2010-03-23 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
CN102388161A true CN102388161A (zh) 2012-03-21

Family

ID=42936175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800157385A Pending CN102388161A (zh) 2009-04-08 2010-03-23 氧化锰膜的形成方法、半导体装置的制造方法及半导体装置

Country Status (5)

Country Link
US (1) US8859421B2 (zh)
JP (1) JP5530118B2 (zh)
KR (1) KR101358114B1 (zh)
CN (1) CN102388161A (zh)
WO (1) WO2010116889A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653663B2 (en) * 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
JP5857970B2 (ja) 2010-11-02 2016-02-10 宇部興産株式会社 （アミドアミノアルカン）金属化合物、及び当該金属化合物を用いた金属含有薄膜の製造方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
KR20140135709A (ko) * 2012-02-22 2014-11-26 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 기억 매체 및 반도체 장치
US9076661B2 (en) 2012-04-13 2015-07-07 Applied Materials, Inc. Methods for manganese nitride integration
US9048294B2 (en) * 2012-04-13 2015-06-02 Applied Materials, Inc. Methods for depositing manganese and manganese nitrides
US8969197B2 (en) * 2012-05-18 2015-03-03 International Business Machines Corporation Copper interconnect structure and its formation
JPWO2013191065A1 (ja) * 2012-06-18 2016-05-26 東京エレクトロン株式会社 マンガン含有膜の形成方法
JP6030439B2 (ja) * 2012-12-27 2016-11-24 東京エレクトロン株式会社 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
JP2014141739A (ja) 2012-12-27 2014-08-07 Tokyo Electron Ltd 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス
US9754258B2 (en) * 2013-06-17 2017-09-05 Visa International Service Association Speech transaction processing
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US10204829B1 (en) * 2018-01-12 2019-02-12 International Business Machines Corporation Low-resistivity metallic interconnect structures with self-forming diffusion barrier layers
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
US10991604B2 (en) * 2018-07-27 2021-04-27 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor structure
CN116941027A (zh) * 2021-02-08 2023-10-24 麦克德米德乐思公司 用于扩散阻挡层形成的方法和湿式化学组成

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149844A1 (ja) * 2007-06-04 2008-12-11 Tokyo Electron Limited 成膜方法及び成膜装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0337329A3 (de) * 1988-04-12 1990-11-22 Siemens Aktiengesellschaft Verfahren zur Herstellung dünner Metallfilme durch Aufdampfen
US5487356A (en) * 1992-08-07 1996-01-30 Advanced Technology Materials, Inc. Chemical vapor deposition method of growing oxide films with giant magnetoresistance
KR102220703B1 (ko) * 2002-11-15 2021-02-26 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 금속 아미디네이트를 이용한 원자층 증착법
US6887523B2 (en) * 2002-12-20 2005-05-03 Sharp Laboratories Of America, Inc. Method for metal oxide thin film deposition via MOCVD
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US20040170761A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Precursor solution and method for controlling the composition of MOCVD deposited PCMO
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US7132140B2 (en) * 2004-05-27 2006-11-07 Eastman Kodak Company Plural metallic layers in OLED donor
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2007220738A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法
JP5014696B2 (ja) 2006-07-19 2012-08-29 株式会社アルバック 薄膜形成方法、銅配線膜形成方法
JP4634977B2 (ja) 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP2009076881A (ja) * 2007-08-30 2009-04-09 Tokyo Electron Ltd 処理ガス供給システム及び処理装置
WO2009028619A1 (ja) * 2007-08-30 2009-03-05 Tokyo Electron Limited 処理ガス供給システム及び処理装置
JP2009141058A (ja) * 2007-12-05 2009-06-25 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
US8043976B2 (en) * 2008-03-24 2011-10-25 Air Products And Chemicals, Inc. Adhesion to copper and copper electromigration resistance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149844A1 (ja) * 2007-06-04 2008-12-11 Tokyo Electron Limited 成膜方法及び成膜装置
TW200915400A (en) * 2007-06-04 2009-04-01 Tokyo Electron Ltd Film forming method, and film forming apparatus

Also Published As

Publication number Publication date
JP2010242187A (ja) 2010-10-28
KR101358114B1 (ko) 2014-02-11
US8859421B2 (en) 2014-10-14
KR20110129940A (ko) 2011-12-02
US20120025380A1 (en) 2012-02-02
WO2010116889A1 (ja) 2010-10-14
JP5530118B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
CN102388161A (zh) 氧化锰膜的形成方法、半导体装置的制造方法及半导体装置
KR101214704B1 (ko) 성막 방법 및 처리 시스템
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
TWI469218B (zh) Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing device and memory medium
CN101490817B (zh) 半导体装置的制造方法、半导体装置的制造装置、半导体装置以及计算机程序
KR101175839B1 (ko) 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체
TWI383426B (zh) A method for forming a barrier film and a method for forming an electrode film
US9153481B2 (en) Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
JP5429078B2 (ja) 成膜方法及び処理システム
CN101715602A (zh) 成膜方法和成膜装置
US20110024908A1 (en) Low resistance high reliability contact via and metal line structure for semiconductor device
KR20110019398A (ko) 구리에 대한 접착력 및 구리 전자이동 저항을 개선시키는 방법
CN100479114C (zh) 铜配线的形成方法
CN101006194A (zh) 成膜装置和成膜方法
KR101396624B1 (ko) 성막 방법 및 처리 시스템
US7981793B2 (en) Method of forming a metal directly on a conductive barrier layer by electrochemical deposition using an oxygen-depleted ambient
US20050048768A1 (en) Apparatus and method for forming interconnects
TW201603188A (zh) 半導體裝置之製造方法
JP2005116630A (ja) 配線形成方法及び装置
JP2001023930A (ja) バリア膜製造方法、及びバリア膜
Au Chemical Vapor Deposition of Thin Film Materials for Copper Interconnects in Microelectronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120321