KR101175839B1 - 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체 - Google Patents

반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체 Download PDF

Info

Publication number
KR101175839B1
KR101175839B1 KR1020097025115A KR20097025115A KR101175839B1 KR 101175839 B1 KR101175839 B1 KR 101175839B1 KR 1020097025115 A KR1020097025115 A KR 1020097025115A KR 20097025115 A KR20097025115 A KR 20097025115A KR 101175839 B1 KR101175839 B1 KR 101175839B1
Authority
KR
South Korea
Prior art keywords
copper
substrate
metal
forming
self
Prior art date
Application number
KR1020097025115A
Other languages
English (en)
Other versions
KR20100003368A (ko
Inventor
겐지 마츠모토
시게토시 호사카
주니치 고이케
고지 네이시
Original Assignee
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠, 도쿄엘렉트론가부시키가이샤 filed Critical 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Publication of KR20100003368A publication Critical patent/KR20100003368A/ko
Application granted granted Critical
Publication of KR101175839B1 publication Critical patent/KR101175839B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

절연막의 표면 및 절연막의 오목부를 따라 시드층을 성막하고, 오목부에 동 배선을 매립한 후, 가열에 의해 배리어막을 형성하는 동시에 시드층을 구성하는 금속의 잉여분을 배선으로부터 제거한다. 이 때, 배선에 있어서의 상기 금속 및 그 산화물의 잔류를 억제하여, 배선 저항의 상승을 억제한다. 오목부의 바닥부에 노출된 동으로 이루어지는 하층측 도전로의 표면에 있어서, 상기 동의 자연 산화물을 환원하거나 또는 제거하고, 상기 자연 산화물이 환원 또는 제거된 기판에 대해, 동보다도 산화 경향이 높고, 산화물로 되어 동의 확산 방지 기능을 발휘하는 자기 형성 배리어용의 금속, 또는 이 금속과 동의 합금으로 이루어지는 시드층을 형성한다. 오목부에 동을 매립한 후에 기판을 가열한다. 이것에 의해, 상기 자기형성 배리어용의 금속을 산화해서 배리어층을 형성한다. 동시에, 자기형성 배리어용의 금속의 잉여분을 매립된 동의 표면에 석출시킨다.

Description

반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체 {SEMICONDUCTOR DEVICE MANUFACTURING METHOD, SEMICONDUCTOR MANUFACTURING APPARATUS AND STORAGE MEDIUM}
본 발명은 절연막에 형성된 오목부에 동을 매립해서 동 배선을 형성하기 위한 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체에 관한 것이다.
반도체 장치의 다층 배선 구조는 층간 절연막중에 금속배선을 매립함으로써 형성된다. 이 금속배선의 재료로는 작은 일렉트로 마이그레이션과 저저항으로 인해 Cu(동)가 사용되고, 그 형성 프로세스로는 대머신 공정이 일반적으로 사용되고 있다.
이 대머신 공정에서는 기판의 층간 절연막에 층내에 둘러쳐지는 배선을 매립하기 위한 트렌치와 상하의 배선을 접속하는 접속 배선을 매립하기 위한 비어 홀을 형성하고, 이들 오목부에 CVD법이나 전해 도금법 등에 의해 Cu가 매립된다. CVD법을 이용하는 경우에는 Cu의 매립을 양호하게 실행하기 위해 극히 얇은 Cu 시드층을, 상기 층간 절연막 표면 및 그 오목부 내면을 따라 형성하고, 또 전해 도금법을 이용하는 경우에도 전극으로 되는 Cu 시드층을 상기 오목부에 형성하는 것이 필요하다. 또, Cu는 절연막 내로 확산하기 쉽기 때문에, 오목부에 예를 들면 Ta/TaN의 적층체로 이루어지는 배리어막을 형성하는 것이 필요하고, 따라서 절연막 표면 및 그 오목부 내면에는 예를 들면 스퍼터법에 의해 배리어막과 Cu 시드층이 형성된다.
배선 패턴의 미세화는 점점 진행되고, 그 때문에 상기 배리어막 및 시드층도 박층화될 필요가 있다. 하지만, 상기 오목부의 폭에 대한 깊이의 비율이 증가하면, 상기 배리어막 및 시드층을 형성할 때에, 그들을 구성하는 금속이 오목부의 심부<深部>에 비해 개구부 부근에 두껍게 성막되어 버려, 오목부내에 상기 배리어막 및 시드층을 높은 균일성을 갖도록 형성하는 것이 어렵고, 배리어성에 대한 신뢰성이나 시드층과의 계면의 밀착성 등이 문제가 되고 있다.
이와 같은 배경으로부터, 특허문헌 1에는 Cu와 첨가 금속 예를 들면 Mn(망간)의 합금층을 절연막의 오목부의 표면을 따라 성막하고, 이 합금층을 시드층으로 해서 오목부에 배선재의 Cu를 매립하고, 다음에 가열로를 이용하여 산소 분위기에서 어닐을 실행함으로써 배리어막을 형성하는 방법이 기재되어 있다.
이 어닐을 실행했을 때의 합금층의 상태에 대해 상세하게 말하면, 합금중의 Mn이 합금 및 Cu내로 확산함으로써 일부의 Mn은 마치 Cu로부터 배출되듯이 층간 절연막의 표면부로 이동하고, 층간 절연막의 표면에 잔류한다. 그리고 층간 절연막의 표면에 부착되어 있는 O(산소)와 Mn이 반응해서 극히 안정한 화합물인 산화물MnxOy(x, y는 자연수, 이후, 편의상 간단히 MnO로 기술함)로 이루어지는 배리어막을 형성하는 동시에 이 배리어막의 형성에 이용되지 않았던 잉여의 Mn이 합금막의 표면측(층간 절연막과 반대측)으로 이동하고, 또한 오목부에 매립된 Cu의 표면측으로 이동하여, 그 Cu의 표면에 편석한다. Cu 표면에 편석한 Mn은 후공정에 의해 제거된다. 이와 같이 형성된 자기 형성 배리어막인 MnO는 균일하고 극히 얇아, 상술한 과제의 해결에 공헌한다.
또, 층간 절연막의 표면부로 이동한 Mn은 층간 절연막의 구성 원소인 O나 Si와 반응하여, MnSixOy(x, y는 자연수)로 이루어지는 자기 형성 배리어막을 형성한다고도 고려되고 있으며, 이에 대해서는 연구가 진행되고 있다.
그런데, CuMn막이 형성되기 전에 있어서, 상기 층간 절연막의 오목부의 바닥부에는 해당 오목부에 매립되는 Cu배선(상층 배선)과 전기적으로 접속되는 Cu배선(하층 배선)이 노출되어 있고, 이 노출된 하층 배선은 대기 분위기중에 존재하는 산소에 의해 산화되어, Cu2O 또는 CuO로 되는 경우가 있다. 이후, 편의상 이들 Cu 산화물을 간단히 CuO로 기술한다. 그 경우, CuMn막이 성막되면, CuMn막 내의 Mn은 Cu보다도 산화 경향이 높기 때문에, 상기 CuO로부터 산소를 얻고, 산화되어 MnO로 된다. 상기와 같이 MnO는 안정한 화합물이며, 부동태이기 때문에, Cu 매립 후 수행되는 어닐 공정에서 Cu내로 이동하지 않는다. 그리고, MnO의 저항값은 높기 때문에, 상층 배선과 하층 배선의 사이의 저항(비어 콘택트 저항)이 증가하여, Cu 배선의 신뢰성을 열화시킬 우려가 있다.
또한, 종래에는 예를 들면 스퍼터법에 의해 CuMn막의 성막을 실행했었지만, 장래의 배선 패턴의 극미세화에 대응하기 위해, 오목부에의 피복성, 매립성이 더욱 높은 CVD방법에 의해 CuMn막의 성막을 실행하는 것이 검토되고 있다. 그러나, 상기 스퍼터법을 이용한 경우에는 상술한 오목부에 노출된 CuO가 플라즈마 내의 이온에 의해 에칭되어 제거되지만, CVD법을 이용한 경우에는 그와 같은 CuO의 에칭이 실행되지 않기 때문에, 더욱 많은 MnO가 생성되고, 배선내에 남아버릴 우려가 있다.
본 발명은 이와 같은 사정에 의거하여 이루어진 것으로서, 그 목적은 절연막의 표면 및 오목부를 따라 시드층을 성막하고, 오목부에 동 배선을 매립한 후 혹은 오목부에 동 배선을 매립하기 전에 가열에 의해 배리어막을 형성하는 동시에, 시드층을 구성하는 금속의 잉여분을 배선으로부터 제거함에 있어서, 배선중에 있어서의 상기 금속 및 그 산화물의 잔류를 억제하여, 배선 저항의 상승을 억제할 수 있는 기술을 제공하는 것이다. 여기서, Cu원자가 그 자리에 머무르는 바와 같은 처리를 환원 처리로 하고, Cu 원자가 그 자리로부터 제거되는 바와 같은 처리를 제거 처리로 해서 구별한다.
본 발명은 기판 표면의 층간 절연막에 형성된 오목부의 바닥부에 노출된 하층측 도전로의 표면에 있어서의 동의 자연 산화물을 환원하거나 혹은 제거하는 공정과, 상기 자연 산화물이 환원 또는 제거된 기판에 대해, 자기 형성 배리어용의 금속을 포함하는 시드층을 상기 오목부의 벽면을 따라 형성하는 공정과, 상기 시드층의 형성 후, 해당 시드층을 거쳐서 상기 하층측 도전로에 전기적으로 접속되는 상층측 도전로를 구성하는 동을 오목부에 매립하는 공정과, 기판을 가열 처리하는 공정을 포함하고, 상기 동의 자연 산화물을 환원 혹은 제거한 후, 상기 시드층을 형성할 때까지의 동안에 있어서의 기판이 놓이는 분위기는 동의 자연 산화물 형성이 억제되는 분위기인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 기판을 가열 처리하는 공정은 동을 오목부에 매립한 후에 실행되는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 기판을 가열 처리하는 공정은 동을 오목부에 매립하면서 실행되는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 기판 표면의 층간 절연막에 형성된 오목부의 바닥부에 노출된 하층측 도전로의 표면에 있어서의, 동의 자연 산화물을 환원하거나 혹은 제거하는 공정과, 상기 자연 산화물이 환원 또는 제거된 기판에 대해, 상기 하층측 도전로에 전기적으로 접속되는 상층측 도전로를 구성하는, 자기 형성 배리어용의 금속과, 동의 합금을 오목부에 매립하는 공정과, 기판을 가열 처리하는 공정을 포함하고, 상기 동의 자연 산화물을 환원 혹은 제거한 후, 오목부에 합금을 매립할 때까지의 동안에 있어서의 기판이 놓이는 분위기는 동의 자연 산화물 형성이 억제되는 분위기인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 기판을 가열 처리하는 공정은 합금을 오목부에 매립한 후에 실행되는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 기판을 가열 처리하는 공정은 합금을 오목부에 매립하면서 실행되는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 상기 시드층은 상기 자기 형성 배리어용의 금속, 또는 이 금속과 동의 합금으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 상기 자기 형성 배리어용의 금속은 금속이 산화물로 되는 것에 의해 동의 확산 방지 기능을 발휘하는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 상기 자기 형성 배리어용의 금속은 동보다도 산화 경향이 높은 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 상기 기판을 가열 처리하는 공정은 상기 시드층을 구성하는 상기 자기 형성 배리어용의 금속을 산화해서 배리어층을 형성하는 동시에, 자기 형성 배리어용의 금속의 잉여분을, 매립된 동의 표면에 석출시키기 위해 실행되는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 상기 동의 자연 산화물 형성이 억제되는 분위기는 불활성가스 분위기인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 상기 동의 자연 산화물 형성이 억제되는 분위기는 환원 분위기인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 상기 동의 자연 산화물은 기판에 유기산을 공급하는 것에 의해 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 상기 동의 자연 산화물은 스퍼터에 의해 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 상기 동의 자연 산화물은 기판에 유기산을 공급하는 것에 의해 환원되는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 상기 유기산은 카르본산인 것을 특징으로 하는 반도체장치의 제조 방법이다.
본 발명은 기판을 가열하는 공정 후, 동의 표면에 석출한 잉여의 자기 형성 배리어용의 금속을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 표면에 동의 자연 산화물이 형성된 오목부를 갖는 기판을 처리하기 위한 반도체 제조 장치에 있어서, 기판이 반입되는 진공 분위기의 반송실과, 이 반송실내에 마련된 기판 반송 수단을 갖는 진공 반송실 모듈과, 상기 진공 반송실 모듈에 기밀하게 접속되고 기판을 탑재하는 탑재부가 내부에 마련된 처리용기와, 기판의 오목부에 형성된 동의 자연 산화물을 환원 또는 제거하는 환원 수단 또는 제거 수단을 갖는 전처리 모듈과, 상기 진공 반송실 모듈에 기밀하게 접속되고 기판을 탑재하는 탑재부가 내부에 마련된 처리용기와, 자기 형성 배리어용의 금속을 포함하는 시드층을 상기 기판의 오목부의 벽면을 따라 형성하는 시드층 형성 수단을 갖는 시드층 형성 모듈과, 상기 진공 반송실 모듈에 반입된 기판을 상기 전처리 모듈에 반입하고, 다음에 해당 기판을 상기 진공 반송실 모듈을 거쳐서 시드층 형성 모듈에 반송하도록 상기 기판 반송 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는 반도체 제조 장치이다.
본 발명은 상기 자기 형성 배리어용의 금속은 금속이 산화물로 되는 것에 의해 동의 확산 방지 기능을 발휘하는 것을 특징으로 하는 반도체 제조 장치이다.
본 발명은 상기 자기 형성 배리어용의 금속은 동보다도 산화 경향이 높은 것을 특징으로 하는 반도체 제조 장치이다.
본 발명은 상기 시드층은 상기 자기 형성 배리어용의 금속, 또는 이 금속과 동의 합금으로 이루어지는 것을 특징으로 하는 반도체 제조 장치이다.
본 발명은 상기 환원 수단은 기판에 유기산을 공급하는 것에 의해 동의 자연 산화물을 환원하는 환원 수단인 것을 특징으로 하는 반도체 제조 장치이다.
본 발명은 상기 제거 수단은 기판에 유기산을 공급하는 것에 의해 동의 자연 산화물을 제거하는 제거 수단인 것을 특징으로 하는 반도체 제조 장치이다.
본 발명은 상기 제거 수단은 스퍼터에 의해 동의 자연 산화물을 제거하는 제거 수단인 것을 특징으로 하는 반도체 제조 장치이다.
본 발명은 상기 진공 반송실 모듈에 기밀하게 접속되고, 기판을 탑재하는 탑재부가 내부에 마련된 처리용기와, 상기 탑재부에 탑재된 기판의 오목부에 주성분이 동으로 이루어지는 금속을 매립하는 성막수단을 갖는 성막 모듈을 더 구비한 것을 특징으로 하는 반도체 제조 장치이다.
본 발명은 상기 진공 반송실 모듈에 기밀하게 접속되고, 기판을 탑재하는 탑재부가 내부에 마련된 처리용기와, 상기 탑재부에 탑재된 기판을 가열하는 가열 수단을 갖는 가열 모듈을 더 구비한 것을 특징으로 하는 반도체 제조 장치이다.
본 발명은 컴퓨터에, 반도체 장치의 제조 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 반도체 장치의 제조 방법은 기판 표면의 층간 절연막에 형성된 오목부의 바닥부에 노출된 하층측 도전로의 표면에 있어서의, 동의 자연 산화물을 환원하거나 혹은 제거하는 공정과, 상기 자연 산화물이 환원 또는 제거된 기판에 대해, 자기 형성 배리어용의 금속을 포함하는 시드층을 상기 오목부의 벽면을 따라 형성하는 공정과, 상기 시드층의 형성 후, 해당 시드층을 거쳐서 상기 하층측 도전로에 전기적으로 접속되는 상층측 도전로를 구성하는 동을 오목부에 매립하는 공정과, 기판을 가열 처리하는 공정을 포함하고, 상기 동의 자연 산화물을 환원 혹은 제거한 후, 상기 시드층을 형성할 때까지 기판이 놓이는 분위기는 동의 자연 산화물 형성이 억제되는 분위기인 것을 특징으로 하는 기억 매체이다.
본 발명은 컴퓨터에, 반도체 장치의 제조 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 반도체 장치의 제조 방법은 기판 표면의 층간 절연막에 형성된 오목부의 바닥부에 노출된 하층측 도전로의 표면에 있어서의, 동의 자연 산화물을 환원하거나 혹은 제거하는 공정과, 상기 자연 산화물이 환원 또는 제거된 기판에 대해, 상기 하층측 도전로에 전기적으로 접속되는 상층측 도전로를 구성하는 자기 형성 배리어용의 금속과, 동의 합금을 오목부에 매립하는 공정과, 기판을 가열 처리하는 공정을 포함하고, 상기 동의 자연 산화물을 환원 혹은 제거한 후, 오목부에 합금을 매립할 때까지 기판이 놓이는 분위기는 동의 자연 산화물 형성이 억제되는 분위기인 것을 특징으로 하는 기억 매체이다.
본 발명에 의하면, 기판 표면의 층간 절연막에 형성된 오목부의 바닥부에 노출된 하층측 도전로의 표면에 있어서의, 동의 자연 산화물을 환원 또는 제거하고, 그 후, 자기 형성 배리어용의 금속을 포함하는 시드층을, 상기 층간 절연막 표면 및 상기 오목부의 벽면을 따라 형성하는 동시에 시드층 형성에 이르기까지 기판은 동의 자연 산화물의 형성이 억제되는 분위기, 예를 들면 진공 분위기, 불활성 가스 분위기 또는 환원 분위기에 놓인다. 따라서, 상기 오목부의 바닥부에 있어서 상기 동의 자연 산화물에 의해 자기 형성 배리어용의 금속이 산화되는 것이 억제되므로, 그 후, 오목부에 동을 매립해서 가열했을 때에 자기 형성 배리어용의 금속의 잉여분이 동의 표면에 석출되기 쉬워진다. 이 때문에, 자기 형성 배리어용의 금속의 오목부 내 잔류가 억제되기 때문에, 배선의 저항이 상승하는 것이 억제되고, 그 신뢰성이 저하하는 것이 억제된다.
다른 발명에 의하면, 상기 동의 자연 산화물을 환원 또는 제거한 후에 자기 형성 배리어용의 금속을 포함한 동과의 합금을 상기 오목부에 매립하고, 자연 산화물을 환원 혹은 제거한 후, 오목부에 합금을 매립할 때까지, 기판은 동의 자연 산화물의 형성이 억제되는 분위기에 놓인다. 따라서, 상기 오목부의 바닥부에서 상기 동의 자연 산화물에 의해 자기 형성 배리어용의 금속이 산화되는 것이 억제된다.
또한, 다른 발명에 의하면, 본 발명과 마찬가지로 상기 동의 자연 산화물을 환원 또는 제거한 후에 상기 시드층을, 상기 층간 절연막 표면 및 상기 오목부의 벽면을 따라 형성하고, 계속해서 오목부에 동을 매립하는 동시에 가열 처리함에 있어서, 상기 시드층 형성에 이르기까지 기판은 동의 자연 산화물의 형성이 억제되는 분위기에 놓인다. 따라서, 상기 오목부의 바닥부에서 상기 동의 자연 산화물에 의해 자기 형성 배리어용의 금속이 산화되는 것이 억제된다.
또 다른 발명에 의하면, 상기 다른 발명과 마찬가지로 상기 동의 자연 산화물을 환원 또는 제거한 후에 자기 형성 배리어용의 금속과 동의 합금을 상기 오목부에 매립하는 동시에 기판을 가열 처리할 때까지, 해당 기판이 동의 자연 산화물의 형성이 억제되는 분위기에 놓이기 때문에, 상기 오목부의 바닥부에서 상기 동의 자연 산화물에 의해 자기 형성 배리어용의 금속이 산화되는 것이 억제된다.
도 1은 본 발명의 반도체 제조 장치를 포함한 기판 처리 시스템의 구성도.
도 2는 반도체 제조 장치의 평면도.
도 3은 반도체 제조 장치에 포함되는 포름산 처리 모듈의 종단 측면도.
도 4는 반도체 제조 장치에 포함되는 CuMn CVD 모듈의 종단 측면도.
도 5는 반도체 제조 장치에 의해 배선이 형성되는 상태를 나타낸 공정도.
도 6a～6e는 반도체 제조 장치에 의해 처리되는 기판의 오목부의 상태를 나타낸 설명도.
도 7a～7d는 반도체 제조 장치에 의해 배선이 형성되는 상태를 나타낸 공정도.
도 8은 다른 반도체 제조 장치의 구성을 나타낸 평면도.
최초에, 본 발명의 반도체 제조 장치를 포함하는 클린 룸내의 기판 처리 시스템에 대해 도 1을 참조하면서 설명한다. 이 기판 처리 시스템(1)은 기판인 반도체 웨이퍼(이하, 웨이퍼라 함) W의 표면에 상층 배선을 형성하는 시스템이다. 도 1 중 ‘2’는 본 발명의 실시형태의 일예인 반도체 제조 장치이고, 멀티 챔버 시스템을 이루며, 진공 분위기에서 웨이퍼 W에 처리를 실행하는 장치이다. 반도체 제조 장치(2)는 포름산을 공급하면서 가열 처리를 실행함으로써 상기 상층 배선에 전기적으로 접속되는 하층 배선을 환원하는 포름산 처리 모듈(3a, 3b)과, 웨이퍼 W에 Cu(동)와 첨가 금속인 Mn(망간)으로 이루어지는 합금을 성막하는 CuMn CVD 모듈(5a, 5b)을 포함하고 있다. 반도체 제조 장치(2)의 구성에 대해 상세한 것은 후에 설명한다.
도면에서 ‘11’은 전해 도금 장치이며, 배선을 구성하는 Cu를 웨이퍼 W에 성막한다. 또, 도면에서 참조번호 ‘12’는 산소 어닐 장치이며, 웨이퍼 W에 산소를 공급하면서 가열 처리를 실행하고, 후술하는 바와 같이 막을 형성한다. 도면 중 ‘13’은 CMP(Chemical Mechanical Polishing) 장치이다.
도 1중 ‘14’는 클린 룸내에 있어서 웨이퍼 W를 복수, 예를 들면 25개 포함한 캐리어 C를 반송하는 자동 반송 로봇이며, 이 자동 반송 로봇은 도 1 중 화살표로 나타내는 바와 같이, 반도체 제조 장치(2)→전해 도금 장치(11)→산소 어닐 장치(12)→CMP 장치(13)의 순으로 캐리어 C를 반송한다. 이 캐리어 C는 후프라 불리는데 그 내부가 예를 들면 대기 분위기에 의해 구성된 밀폐형의 캐리어이다.
기판 처리 시스템(1)은 각 장치마다 동작을 제어하기 위한 하위 컴퓨터(17b～17f)를 구비하고 있고, 또한 각 하위 컴퓨터(17b～17f)를 통제하는 제어부(15)의 일부를 이루는 호스트 컴퓨터(17a)가 마련되어 있다. 제어부(15)는 프로그램(18a), 메모리(18b), CPU(18c)로 이루어지는 데이터 처리부(18d)를 구비하고 있다. 도면 중 ‘18e’는 버스이다. 호스트 컴퓨터(17a)에 저장된 프로그램은 각 장치간에서 캐리어 C를 반송하기 위한 반송 시퀸스 프로그램으로 되어 있고, 하위 컴퓨터(17b～17f)에는 캐리어 C중의 웨이퍼 W에 대해 이미 기술한 바와 같은 처리를 실행하고, 웨이퍼 W에 후술하는 배선 부분을 형성하기 위한 프로그램이 저장되어 있다.
도면 중 점선의 화살표로 나타내는 바와 같이, 호스트 컴퓨터(17a)에 저장된 프로그램에 의해, 제어부(15)가 기판 처리 시스템(1)을 구성하는 각 장치에 제어 신호를 송신하고, 이 제어 신호를 수신한 각 장치의 하위 컴퓨터(17b～17f)가 각각의 장치의 각 부의 동작을 제어한다. 상기 프로그램은 예를 들면 플렉시블 디스크, 컴팩트 디스크, MO(광자기 디스크) 등에 의해 구성되는 기억 매체(16)에 저장되어 제어부(15)에 인스톨된다.
계속해서 상기 반도체 제조 장치(2)의 구성에 대해 도 2를 참조하면서 설명한다. 반도체 제조 장치(2)는 웨이퍼 W의 로드, 언로드를 실행하는 로더 모듈을 구성하는 제 1 반송실(21)과, 로드록실(22a, 22b)과, 진공 반송실 모듈(23A)을 구성하는 제 2 반송실(23)을 구비하고 있다. 제 1 반송실(21)의 정면에는 캐리어 C가 탑재되는 로드 포트(24)가 마련되어 있고, 제 1 반송실(21)의 정면벽에는 상기 로드 포트(24)에 탑재된 캐리어 C가 접속되고, 제 1 반송실(21)의 정면벽에는 해당 캐리어 C의 덮개와 함께 개폐되는 게이트 도어 GT가 마련되어 있다. 그리고, 제 2 반송실(23)에는 포름산 처리 모듈(3a, 3b) 및 CuMn CVD 모듈(5a, 5b)이 기밀하게 접속되어 있다.
또한, 제 1 반송실(21)의 측면에는 웨이퍼 W의 방향이나 편심의 조정을 실행 하는 얼라인먼트실(25)이 마련되어 있다. 로드록실(22a, 22b)에는 각각 도시하지 않은 진공펌프와 리크 밸브가 마련되어 있으며, 대기 분위기와 진공 분위기를 전환한다. 또한, 제 1 반송실(21) 및 제 2 반송실(23)의 분위기가 각각 대기 분위기 및 진공 분위기로 유지되어 있기 때문에, 로드록실(22a, 22b)은 각각의 반송실(21, 23)간에 있어서, 웨이퍼 W를 반송할 때 분위기를 조정한다. 또, 도면 중 G는 로드록실(22a, 22b)과 제 1 반송실(21) 또는 제 2 반송실(23)의 사이, 혹은 제 2 반송실(23)과 상기 포름산 처리 모듈(3a, 3b) 또는 CuMn CVD 모듈(5a, 5b)의 사이를 간막이하는 게이트밸브(간막이 밸브)이다.
제 1 반송실(21), 제 2 반송실(23)에는 각각 제 1 반송 수단(26), 제 2 반송 수단(27a, 27b)이 마련되어 있다. 제 1 반송 수단(26)은 캐리어 C와 로드록실(22a, 22b)의 사이 및 제 1 반송실(21)과 얼라인먼트실(25)의 사이에서 웨이퍼 W의 수수를 실행하기 위한 반송 아암이다. 제 2 반송 수단(27a, 27b)은 로드록실(22a, 22b)과 포름산 처리 모듈(3a, 3b)과 CuMn CVD 모듈(5a, 5b)의 사이에서 웨이퍼 W의 수수를 실행하기 위한 반송 아암이다. 그리고, 제 2 반송실(23)과 제 2 반송 수단(27a)에 의해서, 진공 반송실 모듈(23A)이 구성된다.
계속해서, 반도체 제조 장치(2)에 포함되는 전처리 모듈인 포름산 처리 모듈(3a)의 구성을 도 3에 나타내어 설명한다. 또, 포름산 처리 모듈(3b)은 포름산 처리 모듈(3a)과 마찬가지로 구성되어 있기 때문에, 그 상세한 설명에 대해서는 생략한다. 도 3중 ‘31’은 예를 들면 Al로 이루어지는 진공 챔버를 이루는 처리용기이다. 이 처리용기(31)의 바닥부에는 웨이퍼 W를 탑재하는 탑재대(32)가 마련되어 있다. 이 탑재대(32)의 표면부에, 유전체층(33)내에 척 전극(34)을 매설해서 이루어지는 정전 척(35)이 마련되어 있고, 도시하지 않은 전원부로부터 척 전압이 척 전극(34)에 인가되도록 되어 있다.
또, 탑재대(32)의 내부에는 히터(36)가 마련되어 정전 척(35)에 탑재된 웨이퍼 W를 소정의 온도로 가열할 수 있도록 되어 있다. 또, 탑재대(32)에는 웨이퍼 W를 승강시켜 제 2 반송 수단(27a, 27b)과 수수를 실행하기 위한 승강 핀(37)이 탑재면으로부터 출몰 자유롭게 마련되어 있다. 상기 승강 핀(37)은 지지 부재(38)를 거쳐서 구동부(39)에 연결되어 있고, 이 구동부(39)를 구동시킴으로써 상기 승강 핀(37)이 승강한다.
처리용기(31)의 상부에는 탑재대(32)에 대향하도록 가스 샤워 헤드(41)가 마련되어 있고, 이 가스 샤워 헤드(41)의 하면에는 다수의 가스 공급 구멍(42)이 형성되어 있다. 또, 가스 샤워 헤드(41)에는 원료 가스를 공급하기 위한 제 1 가스 공급로(43)와 희석 가스를 공급하기 위한 제 2 가스 공급로(44)가 접속되어 있고, 이들 가스 공급로(43, 44)로부터 각각 공급된 원료 가스 및 희석 가스가 혼합되어 가스 공급 구멍(42)으로부터 처리용기(31)내에 공급된다.
제 1 가스 공급로(43)는 밸브 V1, 기체 유량 조정부인 매스플로 컨트롤러 M1 및 밸브 V2를 거쳐서 원료 공급원(45)에 접속되어 있다. 이 원료 공급원(45)은 스테인리스제의 저장 용기(46)와, 그 내부에 저장되고, 동에 대해 환원력을 갖는 유기산인 카르본산 예를 들면 포름산이 저장되어 있다. 또, 제 2 가스 공급로(44)는 밸브 V3, 매스플로 컨트롤러 M2 및 밸브 V4를 거쳐서 희석 가스 예를 들면 Ar(아르 곤) 가스를 공급하기 위한 희석 가스 공급원(47)에 접속되어 있다. 또, 포름산을 처리용기(31)내에 공급함에 있어서는 저류 용기(46)내의 포름산에 불활성가스를 공급해서 버블링하여 기화시키는 버블링 방식을 이용해도 좋다.
처리용기(31)의 저면에는 배기관(31A)의 일단측이 접속되고, 이 배기관(31A)의 타단측에는 진공 배기 수단인 진공 펌프(31B)가 접속되어 있다. 도시하지 않은 압력 조정 기구에 의해 포름산 처리중에 처리용기(31)내의 압력을 소정의 압력으로 유지할 수 있도록 되어 있다.
계속해서, 도 4를 참조하면서 CuMn CVD 모듈(5a)에 대해 설명한다.또, CuMn CVD 모듈(5b)은 CuMn CVD 모듈(5a)과 마찬가지로 구성되어 있고, 그 상세한 설명에 대해서는 생략한다. 이 CuMn CVD 모듈(5a)은 포름산처리 모듈(3a 또는 3b)에 의한 하층배선의 환원 처리 후, 층간 절연막의 오목부의 표면에 Cu를 매립하기 위한 시드층인 동시에 후처리에 의해 배리어막으로 되는 CuMn막을 성막하는 시드층 형성 모듈이다. CuMn CVD 모듈(5a)은 처리용기(50)를 구비하고 있고, 처리용기(50)내에는 웨이퍼 W를 수평으로 탑재하기 위한 스테이지(51)가 마련되어 있다. 스테이지(51)내에는 웨이퍼 W의 온도 조절 수단을 이루는 히터(51a)가 마련되어 있다. 또한, 스테이지(51)에는 승강 기구(51b)에 의해 승강 자유로운 3개의 승강 핀(51c)(편의상 2개만 도시)이 마련되어 있고, 이 승강 핀(51c)을 거쳐서 제 2 반송 수단(27a, 27b)과 스테이지(51)의 사이에서 웨이퍼 W의 수수가 실행된다. 처리용기(50)의 바닥부에는 배기관(52)의 일단측이 접속되고, 이 배기관(52)의 타단측에는 진공펌프(53)가 접속되어 있다. 또, 처리용기(50)의 측벽에는 게이트밸브 G에 의해 개폐되는 반송구(54)가 형성되어 있다.
또한, 처리용기(50)의 천장부에 스테이지(51)에 대향하도록 가스 샤워 헤드(55)가 마련되어 있다. 가스 샤워 헤드(55)는 서로 구획된 가스실(56A, 56B)을 구비하고, 가스실(56A, 56B)에 공급된 가스는 각각 가스 공급 구멍(57A, 57B)으로부터 처리용기(50)내에 공급된다.
가스 샤워 헤드(55)에는 Cu의 원료를 가스실(56A)에 도입하기 위한 Cu 원료 가스 공급 배관계(60A)와, Mn의 원료를 가스실(56B)에 도입하기 위한 Mn 원료 가스 공급 배관계(60B)가 접속되어 있고, Cu 원료 가스 공급 배관계는 원료 가스 공급로(61A)를 구비하고, 이 원료 가스 공급로(61A)의 상류측에는 원료 저장부(62A)가 접속되어 있다. 원료 저장부(62A)에는 CuMn막의 원료로 되는 동의 유기 금속 화합물이며, 베타 디케톤<beta diketone> 동착체인 Cu(hfac)TMVS가 액체의 상태로 저장되어 있다. 원료 저장부(62A)는 가압부(63A)에 접속되어 있고, 이 가압부(63A)로부터 공급된 He나 Ar 가스 등으로 원료 저장부(62A)내를 가압함으로써, Cu(hfac)TMVS를 가스 샤워 헤드(55)를 향해 압출할 수 있도록 되어 있다.
또한, 원료 가스 공급로(61A)에는 액체 매스플로 컨트롤러나 밸브를 포함하는 유량 조정부(64A) 및, Cu(hfac)TMVS를 기화하기 위한 베이퍼라이저(65A)가 상류부터 이 순으로 개설되어 있다. 베이퍼라이저(65A)는 캐리어 가스 공급원(66A)으로부터 공급된 캐리어 가스인 H2 가스와 접촉 혼합시켜 Cu(hfac)TMVS를 기화시키고, 가스실(56A)에 공급하는 역할을 한다. 또, 도 4중 ‘67A’는 제어부(15)로부터의 제어 신호를 받아, 상기 캐리어 가스의 유량을 조정하고, 가스실(56A)로의 Cu의 원료 가스의 급단<給斷; 공급차단>을 제어하는 유량 조정부이다.　
Mn 원료 가스 공급 배관계(60B)는 원료 저장부(62A)에 대응하는 원료 저장부(62B)에 Mn의 유기 금속 화합물 예를 들면 (EtCp)2Mn(비스에틸시클로펜타디에닐망간)이 액체의 상태로 저장되어 있는 것을 제외하면 Cu 원료 가스 공급 배관계(60A)와 마찬가지로 구성되어 있다. 도면 중 ‘61B’는 원료 가스 공급로, ‘63B’는 가압부, ‘64B’는 Mn 액체원료의 유량 조정부, ‘65B’는 베이퍼라이저, ‘66B’는 캐리어 가스 공급원, ‘67B’는 캐리어 가스의 유량 조정부이다. 가스 샤워 헤드(55), Cu 원료 가스 공급 배관계(60A) 및 Mn 원료 가스 공급 배관계(60B)는 특허청구의 범위에서 말하는 시드층 형성 수단을 구성한다.
계속해서 상술한 기판 처리 시스템(1)에 의해 처리를 받는 웨이퍼 W에 대해 도 5의 (a)를 참조하면서 설명한다. 웨이퍼 W가 이 기판 처리 시스템(1)에 반송되기 전에 웨이퍼 W 표면에 있어서는 SiO2(산화 실리콘)로 이루어지는 층간 절연막(71) 내에 배리어막(70)을 거쳐서 Cu를 주성분으로 하는 하층배선(72)이 형성되어 있고, 상기 층간 절연막(71)상에는 배리어막(73)을 거쳐서 층간 절연막(74)이 적층되어 있다. 배리어막(73)은 예를 들면 SiN, SiCN 또는 SiC에 의해 구성되어 있다. 그리고, 이 층간 절연막(74) 중에는 트렌치(75a)와, 비어 홀(75b)로 이루어지는 오목부(75)가 형성되어 있다. 오목부(75)내에 있어서의 바닥부에는 하층배선(72)이 노출되어 있고, 그 노출부는 기판 처리 시스템(1)에 반송될 때까지, 분위 기중에 존재하는 산소에 의해 산화되어, CuO(81)로 된다. 이하에 설명하는 프로세스는 이 오목부(75)내에 Cu를 매립하고, 하층배선(72)과 전기적으로 접속된 반도체를 구성하는 상층배선을 형성하는 것이다. 또, 층간 절연막으로서 SiO2막을 예로 들었지만, TEOS막이라도 좋고, 이하에 기재하는 Low-k막, 예를 들면 SiC, SiN, SiCN, SiOCH, 포러스 실리카, 포러스메틸실세스퀴옥산, SiLK(다우 케미컬사의 등록상표)나 폴리 아릴렌 등의 유기막 등이라도 좋다.
상층배선이 제조되는 프로세스에 대해 도 5 및 도 6a내지 6e를 참조하면서 설명한다. 도 5 는 웨이퍼 W 표면부에 형성되는 반도체 장치의 제조공정에 있어서의 단면도를 나타내고 있다. 또, 도 6a내지 6e는 시스템내의 각 장치에 의해 웨이퍼 W가 처리를 받았을 때에 상기 오목부(75)에 일어나는 변화의 상태를 나타내고 있지만, 이 도 6a내지 6e 에 있어서는 그 변화의 상태를 명확하게 나타내기 위해 오목부(75)의 구조를 간략화하고 있다.
우선, 자동 반송 로봇(14)에 의해 캐리어 C가 반도체 제조 장치(2)의 로드 포트(24)까지 반송되고, 이 로드 포트(24)에 탑재된다. 다음에, 게이트 도어 GT 및 캐리어 C의 덮개가 동시에 열려, 캐리어 C내의 웨이퍼 W는 제 1 반송 수단(26)에 의해서 제 1 반송실(21)내에 반입된다. 다음에, 얼라인먼트실(25)에 반송되어, 웨이퍼 W의 방향이나 편심의 조정이 실행된 후, 로드록실(22a)(또는 (22b))에 반송된다. 이 로드록실(22a)(또는 (22b))내의 압력이 조정된 후, 웨이퍼 W는 제 2 반송 수단(27a) 또는 반송 수단(27b)에 의해서 로드록실(22a)(또는 (22b))로부터 제 2 반송실(23)에 반입되고, 계속해서 포름산 처리 모듈(3a) 또는 포름산 처리 모듈(3b)의 게이트밸브 G가 열린다. 여기서는 포름산 처리 모듈(3a)의 게이트밸브 G가 열리는 것으로서 설명하면, 제 2 반송 수단(27a)(또는 (27b))은 웨이퍼 W를 그 포름산 처리 모듈(3a)에 반송한다.
웨이퍼 W가 포름산 처리 모듈(3a)의 처리용기(31)내에 반입되고, 승강 핀(37)을 거쳐서 탑재대(32)상의 정전 척(35)에 수수된다. 다음에, 게이트밸브 G가 닫히고, 그 후, 진공펌프(31B)에 의해 처리용기(31)내가 진공배기되는 동시에 탑재대(32)의 히터(36)에 의해 웨이퍼 W가 소정의 온도로 가열되고, 밸브 V1～V4가 열린다. 또, 여기서는 편의상, 가스 공급로(43, 44)가 밸브 V1～V4에 의해 각각 개폐되는 것으로서 기재하고 있지만, 실제의 배관계는 복잡하며, 그 중의 차단 밸브 등에 의해 가스 공급로(43, 44)의 개폐가 실행된다. 그리고, 제 1 가스 공급로(43)를 여는 것에 의해 처리용기(31)내와 저장 용기(46)내가 연통되면, 저장 용기(46)내의 증기(원료 가스)가 제 1 가스 공급로(43)를 거쳐서 매스플로 컨트롤러 M1에 의해 유량이 조정된 상태에서 가스 샤워 헤드(41)내에 들어간다.
한편, 희석 가스 공급원(47)으로부터 희석 가스인 Ar 가스가 제 2 가스 공급로(44)를 거쳐서 매스플로 컨트롤러 M2에 의해 유량이 조정된 상태에서 가스 샤워 헤드(41)내에 들어간다. 이 가스 샤워 헤드(41)내에서 포름산의 증기와 Ar 가스가 혼합되어, 가스 샤워 헤드(41)의 가스 공급 구멍(42)으로부터 혼합 가스가 웨이퍼 W에 공급된다(도 5의 (b)).
웨이퍼 W에 공급된 포름산은 노출된 하층배선(72)의 CuO(81)와 다음의 반응 식 1에서 나타내는 바와 같이 반응하고, CuO(81)를 Cu로 환원한다. 또, 도시는 생략하고 있지만, 예를 들면 반도체 제조 장치(2)에 반송될 때까지, 혹은 반도체 제조 장치(2)에 반송되고 나서 이 포름산처리 모듈(3a)에 반송될 때까지 오목부(75)에는 반송 분위기 중에 존재하는 산소 및 물이 부착되어 있고, 공급된 포름산도 해당 오목부(75)에 부착된다. 이와 같이 오목부(75)에 부착되고, 잔존하는 포름산, 물 및 산소를 산소 공급층(82)으로서 표시하고 있다(도 5의 (b) 및 도 6a, 6b).
(반응식 1)
Cu2O+HCOOH→2Cu+H2O+CO2
예를 들면, 밸브 V1～V4가 열리고 나서 소정의 시간이 경과하면, 이들 밸브 V1～V4가 닫히고, 포름산의 증기와 Ar 가스의 공급이 정지한다. 그 후, 게이트밸브 G가 열리고, 진공 분위기의 제 2 반송실(23)내에 배치된 제 2 반송 수단(27a)(또는 (27b))이 처리용기(31)내에 진입하고, 승강 핀(37)이 상승해서 포름산 처리가 실시된 웨이퍼 W를 제 2 반송 수단(27a)((27b))에 수수한다. 계속해서, CuMn CVD 모듈(5a) 또는 CuMn CVD 모듈(5b)의 게이트밸브 G가 열린다. 여기서는 CVD 모듈(5a)의 게이트밸브 G가 열리는 것으로서 설명하면, 제 2 반송 수단(27a)((27b))은 그 CuMn CVD 모듈(5a)의 처리용기(50)에 웨이퍼 W를 반송한다. 또, 제 2 반송 수단(27a)((27b))이 배치되는 제 2 반송실(23)은 진공 분위기로 유지되고, 웨이퍼 W상에 있어서 Cu의 자연 산화물의 형성이 억제된다.
CuMn CVD 모듈(5a)의 처리용기(50)내에 반입된 웨이퍼 W는 제 2 반송 수 단(27a)((27b))으로부터 승강 핀(51c)에 수수되어, 스테이지(51)상에 탑재된다. 그리고, 스테이지(51)의 히터(51a)는 웨이퍼 W를 소정의 온도로 가열한다.
계속해서, 소정의 유량으로 Cu의 원료 가스를 처리용기(50)내에 공급하는 동시에 Mn의 원료 가스를 처리용기(50)내에 공급하여, 오목부(75) 표면에 해당 오목부(75)의 형상을 따른 시드층인 CuMn막(83)이 형성된다(도 5의 (c)).
예를 들면, Cu의 원료 가스 및 Mn의 원료 가스의 공급을 시작하고 나서 소정의 시간이 경과한 후, 처리용기(50)내로의 각 가스의 공급을 정지하고, 게이트밸브 G가 열리고, 제 2 반송 수단(27a)((27b))이 처리용기(50)내에 진입한다. 승강 핀(51c)이 상승하여, 처리가 실시된 웨이퍼 W를 제 2 반송 수단(27a)((27b))에 수수하고, 제 2 반송 수단(27a)((27b))은 로드록실(22a)(또는 (22b))을 거쳐서 제 1 반송 수단(26)에 웨이퍼 W를 수수하여, 제 1 반송 수단(26)이 캐리어 C로 웨이퍼 W를 되돌린다.
각 웨이퍼 W가 캐리어 C로 되돌려지면, 캐리어 C는 자동 반송 로봇(14)에 의해 전해 도금 장치(11)에 반송된다. 그 후, 캐리어 C로부터 각 웨이퍼 W가 꺼내지고, 거기서 오목부(75)에 Cu(84)가 매립된다(도 5의 (d), 도 6c).
이후의 설명에서는 기재를 간략화하기 위해, 웨이퍼 W가 반송된다고 하는 표현을 이용한다. Cu(84)가 매립된 웨이퍼 W는 산소 어닐 장치(12)에 반송되고, 거기서 산소를 공급받으면서 소정의 온도로 어닐 처리된다. 이 어닐 처리에 의해, 도 6d에 나타내는 바와 같이, CuMn막(83)중의 Mn이 막중의 Cu로부터 배출되도록 이동 하고, Cu와 Mn의 분리가 진행하여, SiO2막(74)과의 계면으로 이동한 Mn이, SiO2막(74)의 표면에 있어서의 산소 공급층(82)에 있어서의 단독으로 존재하는 산소 분자, 물 분자중에 포함되는 산소 및 포름산 분자중에 포함되는 산소와 반응해서 MnO막(85)으로 된다. 이 MnO막(85)은 오목부(75)에 매립된 Cu(84)의 SiO2막(74)으로의 확산을 방지하는 배리어층으로서 기능한다. 또, CuMn막(83)에 포함되는, MnO막(85)의 형성에 사용되지 않고 남은 Mn이, CuMn막(83)의 표면측으로 이동하여, CuMn막(83)으로부터 Cu막(86)이 형성되고, 그리고 CuMn막(83)의 표면측으로 이동한 Mn은 또한 Cu(84)의 표면측으로 이동하고, Cu(84)의 표면에 석출된다. 석출된 Mn은 공급된 산소에 의해 산화되어, MnO막(87)이 형성된다(도 5의 (e), 도 6e). 또, 배경기술의 란에서 설명한 바와 같이, SiO2막(74)측으로 확산된 Mn은 해당 SiO2막(74)에 포함되는 산소와 반응해서 MnSixOy로 이루어지는 배리어막이 형성된다는 설도 있지만, 본 출원인은 포름산 처리의 결과로서 형성된 산소 공급층(82)과 CuMn막(83)의 계면에 잔존하고 있는 산소분자에 의해, 상기와 같이 배리어막으로서 MnO막이 형성되는 것으로 고려하고 있다.
어닐 처리 종료 후, 웨이퍼 W는 CMP 장치(13)에 반송되고, CMP 처리를 받으며, 도 5의 (f)에 나타내는 바와 같이, MnO막(87)과, 오목부(75) 이외에서 적층된 Cu(84)와, 웨이퍼 W 표면의 Cu막(86) 및 MnO막(85)이 제거되고, 하층배선(72)과 전기적으로 접속되는 상층배선(88)이 형성된다.
상기의 실시형태에 의하면, 웨이퍼 W 표면의 층간 절연막(74)에 형성된 오목 부(75)의 바닥부에 노출된 하층배선(72)의 표면에 형성된 CuO(81)를 포름산 처리 모듈(3a)(또는 (3b))에서 환원한 후, 웨이퍼 W를 진공 분위기로 된 제 2 반송실(23)을 경유하여 CuMn CVD 모듈(5a)(또는 (5b))로 반송하고, 이 CuMn CVD 모듈(5a)(또는 (5b))에서 상기 오목부(75)에 CuMn막(83)을 성막하고 있다. 따라서, CuMn막(83)중의 Mn이 상기 CuO(81)로부터 산소를 얻어 부동태인 MnO로 되는 것이 억제되기 때문에, 오목부(75)에 Cu(84)를 매립한 후, 웨이퍼 W를 어닐할 때에 Mn이 Cu(84)의 표면측으로 용이하게 이동할 수 있다. 따라서, Mn이 Cu로 형성되는 상층배선(88)에 잔류하는 것이 억제되고, 상층배선(88)의 배선 저항 및 상층배선(88)과 하층배선(72)의 사이의 배선 저항이 상승하는 것이 억제된다.
상기 실시형태에 있어서는 CuMn CVD 모듈(5a, 5b)에 있어서의 시드층 형성 공정에 있어서 웨이퍼 W는 소정의 온도로 가열되고 있기 때문에, 상술한 어닐 처리에 의한 작용과 동일한 작용이 이 시드층 형성 공정, 및 그 후에 웨이퍼 W의 오목부(75)내에 Cu를 매립하는 공정에 있어서 발현된다.
또, 상기 실시형태의 변형예로서, CuMn CVD 모듈(5a, 5b)에 있어서, Cu의 원료 가스 및 Mn의 원료 가스를 오목부(75)에 공급하여, 시드층으로서 CuMn막(83)을 형성한 후에도 각 원료 가스의 공급을 계속해서, 도 7a, 7b에 나타내는 바와 같이, CuMn에 의해 오목부(75)를 매립하고, 그 후 어닐을 실행하고, 도 7c에 나타내는 바와 같이 배리어막인 MnO막(85)을 형성하고, 다음에 CMP장치(13)에서 CMP를 실행하고(도 7d), 상층배선(88)을 형성해도 좋다. 이와 같이 해도 상기 실시형태와 마찬가지의 효과가 얻어진다. 이 경우, 예를 들면 오목부(75)로의 매립성을 좋게 하기 위해 프로세스의 초기는 성막속도를 느리게 하고, 프로세스의 후기는 성막속도를 빨리 해도 좋다. 성막속도를 빨리하기 위해서는 가스 유량을 늘리거나, 성막 압력을 높게 하는 등의 방법을 들 수 있다.
상기 실시형태의 시드층에 있어서 Cu에 가해지는 첨가 금속으로서는 Cu보다 산화 경향이 높은 것이면 좋고, Mn 이외에는 예를 들면 Nb, Zr, Cr, V, Y, Tc, Re 등의 금속을 첨가 금속으로서 이용해도 좋다. 또, 상기 실시형태에 있어서의 시드층으로서는 이와 같은 합금막에 한정되지 않고, 첨가 금속으로서 예를 든 각 금속의 단일 성분으로 이루어지는 막, 예를 들면 Mn만으로 이루어지는 막을 형성해도 좋고, 그 밖에 Mn막과 Cu막의 적층막으로서 구성해도 좋다.
또, 하층배선(72)의 CuO(81)를 환원함에 있어서, 포름산 이외의 유기산을 오목부(75)에 공급해도 좋고, 예를 들면 H(hfac)(헥사플루오로아세틸아세톤), TFAA(트리플루오로 초산), 초산 등의 카르본산은 포름산과 마찬가지로 CuO(81)를 환원하는 동시에 분자 중에 산소를 포함하고 있고, 오목부(75)에 공급되었을 때에 산소 공급층(82)을 형성하기 쉽고, 그 산소에 의해 배리어막인 MnO가 형성되기 쉬워지기 때문에 바람직하다.
또, 상기 CuO(81)를 환원하기 위해서는 오목부(75)에 유기산을 공급하는 것 이외에도, 예를 들면 H2 가스나 CO 가스, NH3 가스 등의 환원 가스를 웨이퍼 W에 공급하여, 웨이퍼 W의 주위에 환원 분위기를 형성한 상태에서 웨이퍼 W를 가열하는 방법이 있다. 또한, 이들과 같은 환원 처리를 실행하는 대신에, 예를 들면 포름산 처리 모듈(3a, 3b)과 마찬가지의 처리용기와 탑재대를 구비하고, 상기 탑재대에 탑재된 웨이퍼 W 표면을 스퍼터하는 스퍼터 모듈을 제 2 반송실(23)에 접속하고, 스퍼터에 의해 CuO(81)를 물리적으로 에칭해서 제거해도 좋다. 또, CuO(81)를 에칭함에 있어서는 유기산을 웨이퍼 W에 공급하는 것에 의해 실행해도 좋다. 그 경우, 예를 들면, 포름산 처리 모듈(3a, 3b)과 마찬가지로 구성된 처리 모듈이 이용되지만, 유기산을 포함하는 가스 유량이나 처리 압력 등의 처리 조건은 에칭이 실행되도록 적절히 설정된다.
또, 상기 실시형태에서는 CuMn막(83)을 웨이퍼 W에 성막 가스를 공급하면서 기판을 가열하는 소위 열CVD에 의해 형성하고 있지만, 플라즈마CVD나 광CVD에 의한 형성을 실행해도 좋다. 또한 이들 CVD의 변형으로 웨이퍼 W에 가스를 단속적으로 공급하는 ALD법에 의해서, 극히 얇은 층을 적층시켜 CuMn막(83)을 형성해도 좋다.
또, 오목부(75)에 Cu(84)을 매립함에 있어서는 전해 도금법 이외에 무전해 도금법을 이용해도 좋다. 또, CuMn막(83)을 형성하는 수단으로서 예를 든 각종 CVD를 이용해도 좋다. 도 8은 그와 같이 오목부(75)에 Cu를 매립하기 위한 CuCVD 모듈(91)을 구비한 반도체 제조 장치(9)를 나타낸 것이며, CuCVD 모듈(91)은 성막 원료나 처리 압력, 처리 온도 등의 각종 처리조건이 다른 것 이외에는 CuMn CVD 모듈(5a, 5b)과 마찬가지로 구성되어 있다. 또한, 이 반도체 제조 장치(9)에는 가열 모듈인 산소 어닐 모듈(92)이 마련되어 있다. 산소 어닐 모듈(92)은 산소 어닐 장치(12)에 대응하고, 예를 들면 포름산 처리 모듈(3a, 3b)과 마찬가지로 구성되며, 처리용기와 웨이퍼 W를 소정의 온도로 가열할 수 있는 히터를 갖는 탑재대를 구비 하고 있지만, 웨이퍼 W의 가열 온도나 처리 압력, 처리 가스의 종류 등은 포름산 처리 모듈(3a, 3b)과 다르다.
반도체 제조 장치(9)에 있어서 웨이퍼 W는 캐리어 C→포름산 처리 모듈(3a)(또는 (3b))→CuMn CVD 모듈(5a)(또는 (5b))→CuCVD 모듈(91)→산소 어닐 모듈(92)→캐리어 C의 순으로 수수되고, 그 후 웨이퍼 W는 CMP장치(13)에서 처리를 받는다. 이와 같은 구성으로 함으로써, 산소 어닐 처리가 실행될 때까지, CuMn막(83)에 포함되는 Mn의 산화를 더욱 억제할 수 있으므로 바람직하다. 또, Cu CVD모듈(91)에 있어서, 오목부(75)에 동의 매립을 실행하는 동시에 웨이퍼 W를 가열함으로써, 상술한 실시형태의 산소 어닐 장치(12)에서 실행되는 바와 같이, 배리어막인 MnO막(85)을 형성하는 동시에 잉여의 Mn을 오목부(75)에 매립된 Cu(84)의 표면에 석출시켜도 좋다.
또, 상기 실시형태에 있어서는 CuO(81)을 환원한 후, CuMn막(83)을 형성할 때까지 진공 분위기(Cu의 자연 산화물 형성을 억제하는 분위기)로 된 제 2 반송실(23)을 통해서 웨이퍼 W를 반송하고, 하층배선(72)이 재차 산화되는 것을 억제하고 있지만, 예를 들면 제 2 반송실(23)내의 분위기를, 예를 들면 N2(질소) 가스, He(헬륨), Ne(네온), Ar(아르곤) 등의 Cu와 반응하지 않는 가스에 의한 불활성 가스 분위기로 해서, CuO(81)를 환원한 후, CuMn막(83)을 형성할 때까지 이 불활성 가스 분위기 내에서 웨이퍼 W를 반송해서 하층배선(72)의 산화를 억제해도 좋다. 또, H2(수소) 가스, CO(일산화탄소) 가스, NH3(암모니아) 가스 등 Cu를 환원할 수 있는 가스를 제 2 반송실(23)에 공급하여, 이들 가스에 의한 환원 분위기를 제 2 반송실(23) 내에 형성해도 좋다.

Claims (28)

  1. 기판에 유기산을 공급함으로써, 기판 표면의 층간 절연막에 형성된 오목부의 바닥부에 노출된 하층측 도전로의 표면에 있어서의, 동의 자연 산화물을 환원하거나 혹은 제거하는 공정과,
    상기 유기산에 의해 산소 공급층을 상기 오목부에 형성하는 공정과,
    상기 산소 공급층의 형성 후, 상기 자연 산화물이 환원 또는 제거된 기판에 대해, 자기 형성 배리어용의 금속을 포함하는 시드층을 상기 오목부의 벽면을 따라 형성하는 공정과,
    상기 시드층의 형성 후, 해당 시드층을 거쳐서 상기 하층측 도전로에 전기적으로 접속되는 상층측 도전로를 구성하는 동을 오목부에 매립하는 공정과,
    상기 오목부에 동을 매립한 후에 기판을 가열 처리하는 공정을 포함하고,
    상기 동의 자연 산화물을 환원 혹은 제거한 후, 상기 시드층을 형성할 때까지의 동안에 있어서의 기판이 놓이는 분위기는 동의 자연 산화물 형성이 억제되는 분위기인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  2. 삭제
  3. 삭제
  4. 기판에 유기산을 공급함으로써, 기판 표면의 층간 절연막에 형성된 오목부의 바닥부에 노출된 하층측 도전로의 표면에 있어서의, 동의 자연 산화물을 환원하거나 혹은 제거하는 공정과,
    상기 유기산에 의해 산소 공급층을 상기 오목부에 형성하는 공정과,
    상기 산소 공급층의 형성 후, 상기 자연 산화물이 환원 또는 제거된 기판에 대해, 상기 하층측 도전로에 전기적으로 접속되는 상층측 도전로를 구성하는, 자기 형성 배리어용의 금속과 동의 합금을 오목부에 매립하는 공정과,
    상기 자기 형성 배리어용의 금속과 동의 합금을 상기 오목부에 매립한 후에, 기판을 가열 처리하는 공정을 포함하고,
    상기 동의 자연 산화물을 환원 혹은 제거한 후, 상기 오목부에 합금을 매립할 때까지의 동안에 있어서의 기판이 놓이는 분위기는 동의 자연 산화물 형성이 억제되는 분위기인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 시드층은 상기 자기 형성 배리어용의 금속, 또는 이 금속과 동의 합금으로 이루어지는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  8. 제 1 항 또는 제 4 항에 있어서,
    상기 자기 형성 배리어용의 금속은 금속이 산화물로 되는 것에 의해 동의 확산 방지 기능을 발휘하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  9. 제 1 항 또는 제 4 항에 있어서,
    상기 자기 형성 배리어용의 금속은 동보다도 산화 경향이 높은 것을 특징으로 하는
    반도체 장치의 제조 방법.
  10. 제 1 항에 있어서,
    상기 기판을 가열 처리하는 공정은 상기 시드층을 구성하는 상기 자기 형성 배리어용의 금속을 산화해서 배리어층을 형성하는 동시에, 자기 형성 배리어용의 금속의 잉여분을, 매립된 동의 표면에 석출시키기 위해 실행되는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  11. 제 1 항 또는 제 4 항에 있어서,
    상기 동의 자연 산화물 형성이 억제되는 분위기는 불활성 가스 분위기인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  12. 제 1 항 또는 제 4 항에 있어서,
    상기 동의 자연 산화물 형성이 억제되는 분위기는 환원 분위기인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 1 항 또는 제 4 항에 있어서,
    상기 유기산은 카르본산인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  17. 제 1 항 또는 제 4 항에 있어서,
    기판을 가열하는 공정 후, 동의 표면에 석출된 잉여의 자기 형성 배리어용의 금속을 제거하는 공정을 더 포함하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  18. 표면에 동의 자연 산화물이 형성된 오목부를 갖는 기판을 처리하기 위한 반도체 제조 장치에 있어서,
    기판이 반입되는 진공 분위기의 반송실과, 이 반송실내에 마련된 기판 반송 수단을 갖는 진공 반송실 모듈과,
    상기 진공 반송실 모듈에 기밀하게 접속되고 기판을 탑재하는 탑재부가 내부에 마련된 처리용기와, 상기 기판에 유기산을 공급함으로써 상기 기판의 오목부에 형성된 동의 자연 산화물을 환원 또는 제거하고, 상기 유기산에 의해 산소 공급층을 상기 오목부에 형성하는 환원 수단 또는 제거 수단을 갖는 전처리 모듈과,
    상기 진공 반송실 모듈에 기밀하게 접속되고 기판을 탑재하는 탑재부가 내부에 마련된 처리용기와, 자기 형성 배리어용의 금속을 포함하는 시드층을 상기 기판의 오목부의 벽면을 따라 형성하는 시드층 형성 수단을 갖는 시드층 형성 모듈과,
    상기 진공 반송실 모듈에 반입된 기판을 상기 전처리 모듈에 반입하고, 다음에 해당 기판을 상기 진공 반송실 모듈을 거쳐서 시드층 형성 모듈에 반송하도록 상기 기판 반송 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는
    반도체 제조 장치.
  19. 제 18 항에 있어서,
    상기 자기 형성 배리어용의 금속은 금속이 산화물로 되는 것에 의해 동의 확산 방지 기능을 발휘하는 것을 특징으로 하는
    반도체 제조 장치.
  20. 제 18 항 또는 제 19 항에 있어서,
    상기 자기 형성 배리어용의 금속은 동보다도 산화 경향이 높은 것을 특징으로 하는
    반도체 제조 장치.
  21. 제 18 항에 있어서,
    상기 시드층은 상기 자기 형성 배리어용의 금속, 또는 이 금속과 동의 합금으로 이루어지는 것을 특징으로 하는
    반도체 제조 장치.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 제 18 항에 있어서,
    상기 진공 반송실 모듈에 기밀하게 접속되고, 기판을 탑재하는 탑재부가 내부에 마련된 처리용기와, 상기 탑재부에 탑재된 기판의 오목부에 동을 포함하는 금속을 매립하는 성막수단을 갖는 성막 모듈을 더 구비한 것을 특징으로 하는
    반도체 제조 장치.
  26. 제 18 항에 있어서,
    상기 진공 반송실 모듈에 기밀하게 접속되고, 기판을 탑재하는 탑재부가 내부에 마련된 처리용기와, 상기 탑재부에 탑재된 기판을 가열하는 가열 수단을 갖는 가열 모듈을 더 구비한 것을 특징으로 하는
    반도체 제조 장치.
  27. 삭제
  28. 삭제
KR1020097025115A 2007-05-30 2008-05-29 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체 KR101175839B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-143971 2007-05-30
JP2007143971A JP5196467B2 (ja) 2007-05-30 2007-05-30 半導体装置の製造方法、半導体製造装置及び記憶媒体
PCT/JP2008/059906 WO2008146879A1 (ja) 2007-05-30 2008-05-29 半導体装置の製造方法、半導体製造装置及び記憶媒体

Publications (2)

Publication Number Publication Date
KR20100003368A KR20100003368A (ko) 2010-01-08
KR101175839B1 true KR101175839B1 (ko) 2012-08-24

Family

ID=40075112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097025115A KR101175839B1 (ko) 2007-05-30 2008-05-29 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체

Country Status (5)

Country Link
US (1) US8008184B2 (ko)
JP (1) JP5196467B2 (ko)
KR (1) KR101175839B1 (ko)
CN (1) CN101681874B (ko)
WO (1) WO2008146879A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8168528B2 (en) * 2009-06-18 2012-05-01 Kabushiki Kaisha Toshiba Restoration method using metal for better CD controllability and Cu filing
JP5466890B2 (ja) * 2009-06-18 2014-04-09 東京エレクトロン株式会社 基板処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
KR102513073B1 (ko) 2009-11-13 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
KR101713799B1 (ko) * 2011-04-15 2017-03-09 주식회사 원익아이피에스 반도체 제조장치 및 제조방법
US8517769B1 (en) * 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US8673766B2 (en) 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
JP2015525468A (ja) * 2012-05-30 2015-09-03 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板同士をボンディングする装置および方法
JP6117588B2 (ja) * 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法
TW201444021A (zh) * 2013-05-10 2014-11-16 Univ Nat Cheng Kung 銅／銅錳合金阻障層
JP2015079901A (ja) * 2013-10-18 2015-04-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9984975B2 (en) * 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9613906B2 (en) * 2014-06-23 2017-04-04 GlobalFoundries, Inc. Integrated circuits including modified liners and methods for fabricating the same
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US9806018B1 (en) 2016-06-20 2017-10-31 International Business Machines Corporation Copper interconnect structures
US10269926B2 (en) * 2016-08-24 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Purging deposition tools to reduce oxygen and moisture in wafers
JP6538894B2 (ja) * 2018-01-10 2019-07-03 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板同士をボンディングする方法
KR20200111253A (ko) * 2018-02-01 2020-09-28 도쿄엘렉트론가부시키가이샤 다층 배선의 형성 방법 및 기억 매체

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191556A (ja) * 1997-12-26 1999-07-13 Sony Corp 半導体装置の製造方法および銅または銅合金パターンの形成方法
JP2006278635A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置の製造方法及びその製造に用いられる成膜装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367734B1 (ko) * 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP3734447B2 (ja) * 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
CN100380627C (zh) * 2004-02-27 2008-04-09 半导体理工学研究中心股份有限公司 半导体器件及其制造方法
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4503356B2 (ja) 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
JP4679270B2 (ja) * 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP4272191B2 (ja) * 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP5076482B2 (ja) * 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2008091645A (ja) * 2006-10-02 2008-04-17 Tokyo Electron Ltd 半導体製造装置、半導体装置の製造方法及び記憶媒体
JP5076452B2 (ja) * 2006-11-13 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US8205625B2 (en) * 2006-11-28 2012-06-26 Ebara Corporation Apparatus and method for surface treatment of substrate, and substrate processing apparatus and method
JP5103914B2 (ja) * 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2009016520A (ja) * 2007-07-04 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置
US8168528B2 (en) * 2009-06-18 2012-05-01 Kabushiki Kaisha Toshiba Restoration method using metal for better CD controllability and Cu filing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191556A (ja) * 1997-12-26 1999-07-13 Sony Corp 半導体装置の製造方法および銅または銅合金パターンの形成方法
JP2006278635A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置の製造方法及びその製造に用いられる成膜装置

Also Published As

Publication number Publication date
US8008184B2 (en) 2011-08-30
US20100112806A1 (en) 2010-05-06
CN101681874A (zh) 2010-03-24
JP2008300567A (ja) 2008-12-11
JP5196467B2 (ja) 2013-05-15
CN101681874B (zh) 2013-01-02
WO2008146879A1 (ja) 2008-12-04
KR20100003368A (ko) 2010-01-08

Similar Documents

Publication Publication Date Title
KR101175839B1 (ko) 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체
JP5343369B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR101188531B1 (ko) 반도체 제조 장치, 반도체 장치의 제조 방법, 기억 매체 및 컴퓨터 프로그램
KR101214704B1 (ko) 성막 방법 및 처리 시스템
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
KR101275679B1 (ko) 배리어층, 성막 방법 및 처리 시스템
KR100952685B1 (ko) 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체
JP5429078B2 (ja) 成膜方法及び処理システム
JP2008300568A (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2008028058A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
KR20090009962A (ko) 성막 장치, 성막 방법, 컴퓨터 프로그램 및 기억 매체
KR100421036B1 (ko) 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법
KR20140141586A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 제조 장치
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法
JP2023502512A (ja) 金属相互接続構造におけるドーピングプロセス

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee