CN101490817B - 半导体装置的制造方法、半导体装置的制造装置、半导体装置以及计算机程序 - Google Patents

半导体装置的制造方法、半导体装置的制造装置、半导体装置以及计算机程序 Download PDF

Info

Publication number
CN101490817B
CN101490817B CN2007800275021A CN200780027502A CN101490817B CN 101490817 B CN101490817 B CN 101490817B CN 2007800275021 A CN2007800275021 A CN 2007800275021A CN 200780027502 A CN200780027502 A CN 200780027502A CN 101490817 B CN101490817 B CN 101490817B
Authority
CN
China
Prior art keywords
film
valve metal
semiconductor device
basilar memebrane
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800275021A
Other languages
English (en)
Other versions
CN101490817A (zh
Inventor
小岛康彦
池田太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101490817A publication Critical patent/CN101490817A/zh
Application granted granted Critical
Publication of CN101490817B publication Critical patent/CN101490817B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置的制造方法、半导体装置的制造装置、半导体装置和计算机程序。制造铜膜与其基底膜的密合性良好而且配线间的电阻小的半导体装置。将包括吸收有大气中的水分的多孔质绝缘膜(SiOC膜11)，在该绝缘膜上形成有槽(100)的基板(晶片W)载置在处理容器内。在基板上被覆由阀金属构成的第一基底膜(Ti膜13)。由从绝缘层释放出的水分，氧化与绝缘膜接触的第一膜的表面形成钝化膜(13a)。在第一基底膜的表面被覆由阀金属的氮化物或者碳化物构成的第二基底膜，利用以铜的有机化合物为原料的CVD法在第二基底膜的表面形成铜膜(15)。

Description

半导体装置的制造方法、半导体装置的制造装置、半导体装置以及计算机程序
技术领域
本发明涉及制造铜膜与其基底膜的密合性良好的半导体装置的技术。 
背景技术
从提高半导体装置性能的要求出发，近年来正在实施使用铜线代替铝线的配线技术。在制造这种半导体装置的工艺中，重要的是在半导体晶片(以下称为晶片)的表面形成铜膜的技术。作为在晶片上形成铜膜的技术之一，公知的是将铜的有机化合物用作为原料的化学蒸镀法(以下，称为CVD)。 
在形成有层间绝缘膜(以下，称为绝缘膜)的晶片上，在利用CVD形成铜膜的情况下，有例如将作为原料气体的三甲基乙烯基甲硅烷基-六氟乙酰丙酮铜(以下，记为Cu(hfac)TMVS)等铜的有机化合物供给到真空状态的处理容器中，在已加热的晶片上使该物质进行热分解在绝缘膜的表面上形成铜膜的方法。然而，由于铜原子具有在绝缘膜内扩散的性质，因此铜膜很少在绝缘膜上直接成膜，铜膜形成于在绝缘膜上预先形成的称为势垒金属(barrier metal)的扩散防止膜(以下，称为基底膜)上。虽然作为该基底膜使用钛或者钽，但已知这些势垒金属与来源于铜的有机化合物的有机物发生反应，在铜膜与势垒金属的界面残留有有机杂质。 
如果在形成有有机杂质层的状态下使铜膜生长，则基底膜与铜膜的密合性变差，因而，上层一侧的铜配线与下层一侧的铜配线的电阻值增大，电特性变差，而且在加工晶片时铜膜可能剥落，其结果是成品率降低。另外，由于有机杂质层与基底膜相比较润湿性差，因此还易于引起铜的凝集，铜向纵横尺寸(aspect)比高的槽的埋入性变差，发生铜配线的形成不良这样的问题。 
而为了谋求半导体装置的动作的进一步高速化，将称为low-k材料的介电常数低的材料作为绝缘膜使用。这种绝缘膜例如用包含硅、氧、碳的材料(以下称为SiOC)那样的多孔质材料构成，降低介电常数。然而，由多孔质材料构成的绝缘膜易于吸收大气中的水分，在其表面上覆盖有基底膜的情况下，对基底膜释放水分。 
对于这种现象，本发明者们考虑如下。即，例示的钛或者钽属于称为阀金属的金属组，具有在与绝缘膜的接触面上形成不透过水分的称为钝化膜的氧化物层这样的特征。从而，在作为基底膜采用阀金属的情况下，即使水分从绝缘膜释放，通过在与绝缘膜的界面上形成的钝化膜也能够防止水分的移动，防止在与铜膜的接触面形成与铜的密合性差的氧化物层。 
从而，发明者们灵活运用作为该阀金属的优点，同时为了解决上述的形成有机杂质层的问题，研究了作为铜膜的基底膜利用例如氮化钛或者碳化钛(阀金属的氮化物或者碳化物)的方法。然而，在作为基底膜采用这种物质的情况下，虽然能够抑制有机杂质层的形成，但存在钝化膜的形成不充分的问题。 
另外在专利文献1中，记载有在绝缘膜的表面覆盖钛或者钽的氮化物以后，在其上形成用于进行铜配线的铜膜的方法，但是丝毫没有触及上述的课题。 
专利文献1：特开2000-299296号公报：权利要求14 
发明内容
本发明鉴于上述情况而完成，其目的是提供铜膜与其基底膜的密合性良好，而且配线间的电阻小的半导体装置的制造方法、半导体装置的制造装置、计算机程序和存储介质。 
本发明是一种半导体装置的制造方法，其特征在于，具备：在基板上已成膜的多孔质的绝缘膜的表面上，被覆由第一阀金属构成的第一基底膜的工序；在该第一基底膜的表面上，被覆由第二阀金属的氮化物或者碳化物构成的第二基底膜的工序；在气密的处理容器内，载置被覆有基底膜的上述基板的工序；和向上述处理容器中供给由铜的有机化合物构成的原料气体，在上述第二基底膜的表面上形成铜膜的 工序。 
本发明是半导体装置的制造方法，其特征在于：还具备以规定温度保持已形成有上述第一基底膜的基板，由上述第一基底膜的一部分和包含在上述绝缘膜中的水分，在上述绝缘膜与上述第一基底膜之间形成由上述第一阀金属的氧化物构成的钝化膜的工序。 
本发明是半导体装置的制造方法，其特征在于：上述第一阀金属和上述第二阀金属是分别选自由钛、钽、铝、铌、铪、锆、锌、钨、铋、锑构成的阀金属组中的金属。 
本发明是半导体装置的制造方法，其特征在于：上述第一阀金属和第二阀金属是同种的阀金属。 
本发明是半导体装置的制造方法，其特征在于：上述绝缘膜是包括硅、氧、碳的绝缘膜。 
本发明是半导体装置的制造装置，其特征在于，包括：载置有基板的第一处理容器；与第一处理容器连接，向该第一处理容器供给阀金属的金属化合物的气体的阀金属原料供给单元；与上述第一处理容器连接，向该第一处理容器供给用于与上述金属化合物发生反应生成阀金属的第一反应气体的第一反应气体供给单元；与上述第一处理容器连接，向该第一处理容器供给用于与上述金属化合物发生反应生成阀金属的氮化物或者碳化物的第二反应气体的第二反应气体供给单元；载置从上述第一处理容器搬入的基板的第二处理容器；与第二处理容器连接，向该第二处理容器供给由铜的有机化合物构成的原料气体的铜膜原料供给单元；包括从上述第一处理容器向上述第二处理容器搬送基板的搬送单元，并与这些处理容器气密地连接的搬送室；和控制阀金属原料供给单元、第一反应气体供给单元和搬送单元的控制部，该控制部以执行以下各步骤的方式控制各单元：将形成有多孔质的绝缘膜的基板载置在上述第一处理容器中的步骤；接着由阀金属原料供给单元向第一处理容器供给金属化合物的气体，并且由第一反应气体供给单元供给第一反应气体，在上述绝缘膜的表面被覆由第一阀金属构成的第一基底膜的步骤；接着由阀金属原料供给单元向第一处理容器供给金属化合物的气体，并且由第二反应气体供给单元供给第二反应气体，在上述第一基底膜的表面被覆由第二阀金属的氮化物或 者碳化物构成的第二基底膜的步骤；接着由搬送单元将被覆有这些基底膜的基板从第一处理容器搬送到第二处理容器，载置在上述第二处理容器内的步骤；然后，由铜膜原料供给单元向第二处理容器供给由铜的有机化合物构成的原料气体，在上述第二基底膜的表面形成铜膜的步骤。 
本发明是半导体装置，其具备扩散防止膜，其特征在于：扩散防止膜包括：顺序层叠由第一阀金属的氧化物构成的钝化膜；由上述第一阀金属构成的第一基底膜；和由第二阀金属的氮化物或者碳化物构成的第二基底膜。 
本发明是半导体装置，其特征在于：上述第一阀金属和第二阀金属是分别选自由钛、钽、铝、铌、铪、锆、锌、钨、铋、锑构成的阀金属组中的金属。 
本发明是半导体装置，其特征在于：上述第一阀金属和第二阀金属是同种的阀金属。 
本发明是半导体装置，其特征在于：还具备包括硅、氧、碳的绝缘膜，扩散防止膜叠层在该绝缘膜上。 
本发明是计算机程序，其用于在计算机中执行半导体装置的制造方法，其特征在于：半导体装置的制造方法包括：在基板上已成膜的多孔质的绝缘膜的表面上，被覆由第一阀金属构成的第一基底膜的工序；在该第一基底膜的表面上，被覆由第二阀金属的氮化物或者碳化物构成的第二基底膜的工序；在气密的处理容器内，载置被覆有基底膜的上述基板的工序；和向上述处理容器中供给由铜的有机化合物构成的原料气体，在上述第二基底膜的表面上形成铜膜的工序。 
本发明是存储介质，其存储有用于在计算机中执行半导体装置的制造方法的计算机程序，其特征在于：半导体装置的制造方法包括：在基板上已成膜的多孔质的绝缘膜的表面上，被覆由第一阀金属构成的第一基底膜的工序；在该第一基底膜的表面上，被覆由第二阀金属的氮化物或者碳化物构成的第二基底膜的工序；在气密的处理容器内，载置被覆有基底膜的上述基板的工序；和向上述处理容器中供给由铜的有机化合物构成的原料气体，在上述第二基底膜的表面上形成铜膜的工序。 
本发明是计算机程序，其用于在计算机中执行半导体装置的制造方法，其特征在于：半导体装置的制造方法包括：在基板上已成膜的多孔质的绝缘膜的表面上，被覆由第一阀金属构成的第一基底膜的工序；在该第一基底膜的表面上，被覆由第二阀金属的氮化物或者碳化物构成的第二基底膜的工序；在气密的处理容器内，载置被覆有基底膜的上述基板的工序；和向上述处理容器中供给由铜的有机化合物构成的原料气体，在上述第二基底膜的表面上形成铜膜的工序，还具备以规定温度保持已形成有上述第一基底膜的基板，由上述第一基底膜的一部分和包含在上述绝缘膜中的水分，在上述绝缘膜与上述第一基底膜之间形成由上述第一阀金属的氧化物构成的钝化膜的工序。 
本发明是存储介质，其收纳有用于在计算机中执行半导体装置的制造方法的计算机程序，其特征在于：半导体装置的制造方法包括：在基板上已成膜的多孔质的绝缘膜的表面上，被覆由第一阀金属构成的第一基底膜的工序；在该第一基底膜的表面上，被覆由第二阀金属的氮化物或者碳化物构成的第二基底膜的工序；在气密的处理容器内，载置被覆有基底膜的上述基板的工序；和向上述处理容器中供给由铜的有机化合物构成的原料气体，在上述第二基底膜的表面上形成铜膜的工序，还具备以规定温度保持已形成有上述第一基底膜的基板，由上述第一基底膜的一部分和包含在上述绝缘膜中的水分，在上述绝缘膜与上述第一基底膜之间形成由上述第一阀金属的氧化物构成的钝化膜的工序。 
这里，所谓阀金属是通过将其表面氧化形成的钝化膜(氧化被覆膜)起到保护膜的作用，能够防止进一步进行氧化的金属。上述第一阀金属和第二阀金属适宜的是分别选自由钛、钽、铝、铌、铪、锆、锌、钨、铋、锑构成的阀金属组中的金属。另外，上述绝缘膜适宜的是包括硅、氧、碳的绝缘膜。 
依据本发明，通过在多孔质的绝缘膜的表面被覆性质不同的2层基底膜，能够提高以铜的有机化合物为原料的铜膜的密合性。具体地讲，在易于吸收水分的绝缘膜的表面，通过被覆由阀金属构成的第一基底膜，在与绝缘膜的界面上形成钝化膜，防止水分的移动，能够防止在与铜膜的界面上形成密合性差的氧化物层。并且，像阀金属的氮 化物或者碳化物那样，由于在第一基底膜的表面上被覆由比阀金属更难以与来源于铜的原料气体的有机化合物发生反应的物质构成的第二基底膜，在该第二基底膜上形成以铜的有机化合物为原料的铜膜，因此能够抑制有机杂质层的形成。这些结果，对于提高铜膜与基板的密合性，降低上层一侧的铜配线与下层一侧的铜配线的电阻值和防止基板加工时铜膜的剥落方面做出贡献。 
附图说明
图1是实施方式的半导体制造装置的平面图。 
图2是组装到上述半导体制造装置中的第一CVD装置的纵剖面图。 
图3(a)、(b)、(c)、(d)是利用实施方式制造的半导体装置表面部的剖面图。 
图4(a)、(b)是利用实施方式制造的半导体装置表面部的剖面图。 
图5是以时间序列表示了在作为第一基底膜通过CVD形成钛膜时，各种气体的供给断开状况的特性图。 
具体实施方式
在本发明的实施方式的半导体装置的制造方法中，其特征在于，在表面作为绝缘膜形成有多孔质的SiOC膜的晶片上，作为第一基底膜被覆阀金属之一的钛，接着，在第一基底膜的表面上，作为第二基底膜被覆钛的氮化物，然后，进行以铜的有机化合物作为原料气体的铜膜的成膜。本实施方式中，说明利用称为群集工具(cluster tool)或者多腔室的半导体制造装置进行各基底膜的被覆或者铜膜的成膜的情况。 
图1是表示本发明实施方式的群集工具(半导体制造装置7)的平面图。半导体制造装置7包括：收纳有晶片W的载体(搬送容器)C经由闸门GT从大气一侧被搬入的2个载体室71、72；第一、第二搬送室73、76；在这些搬送室73、76之间设置的预备真空室74、75；进行第一、第二基底膜的被覆的第一CVD装置2；和进行铜膜的成膜的第二CVD装置3。第一、第二搬送室73、76和预备真空室74、75 成为从大气侧划分出的气密构造，能够成为真空环境或者非活泼性气体气氛。另外，在第一搬送室73中，在载体室71、72与预备真空室74、75之间设置有用于搬送晶片W的第一搬送单元77，在第二搬送室76中，在预备真空室74、75和各CVD装置2、3之间设置有用于搬送晶片W的第二搬送单元78。 
其次，参照图2，说明用于在晶片W上形成基底膜的第一CVD装置。图2是表示用于对晶片W形成2层构造的基底膜的第一CVD装置2的一个例子的剖面图。第一CVD装置2例如具有由铝构成的处理容器(真空腔室)。该处理容器20包括大直径圆筒部20a和与其下侧连接的小直径圆筒部20b，形成为蘑菇形状，设置有用于将其内壁加热的未图示的加热机构。在处理容器20内，设置有用于水平地载置晶片W的台21，该台21由支撑部件22支撑在小直径圆筒部20b的底部。 
在台21内设置有构成晶片W的调温单元的加热器21a。进而，在台21上，相对于台21的表面突没自由地设置有使晶片W升降并用于与第二搬送单元78进行交接的例如三根(为了方便仅图示两根)升降销23。该升降销23经由支撑部件24与处理容器20外的升降机构25连接。在处理容器20的底部连接有排气管26的一端，在该排气管26的另一端连接有真空泵27。另外，在处理容器20的大直径圆筒20a的侧壁，形成有由在图1中表示为「G」的闸阀28开闭的搬送口29。 
进而，在处理容器20的顶部形成有开口部31，以与台21相对的方式设置有喷淋头32，使得该开口部31阻塞。喷淋头32具有2个气体室33a、33b和两种气体供给孔34a、34b，供给到一个气体室33a的气体从一个气体供给孔34a供给到处理容器20内，另外，供给到另一个气体室33b的气体从另一个气体供给孔34b供给到处理容器20内。 
而且，在气体室33a上连接有原料气体供给通路41，该原料气体供给通路41分支，在其上游一侧分别连接有供给作为钛或者氮化钛的原料的TiCl4的原料气体供给源42、和供给TiCl4的运载气体的Ar气体的运载气体供给源43。另外，44由质量流量控制器或者阀构成，是用于调整原料气体或者运载气体的供给量的流量调节部。 
另外，由原料气体供给通路41、原料气体供给源42、运载气体供给源43、和流量调整部44构成阀金属原料供给单元。 
与此相对，在气体室33b上连接有反应气体供给通路51。该反应气体供给通路51经由三向阀56分支，在已分支的一方的上游侧连接有供给用于还原TiCl4形成钛膜的氢气的氢气供给源52。另外，已分支的另一方的反应气体供给通路51的上游侧进一步分支，在各个供给通路上，连接有供给用于与TiCl4发生反应形成钛膜的氨气的氨气供给源53、和用于供给作为其运载气体的氮气的运载气体供给源54。另外，55是用于调整各个气体的供给量的流量调整部。另外，由反应气体供给通路51、氢供给源52、和流量调整部55构成第一反应气体供给单元，由反应气体供给通路51、氨气供给源53、运载气体供给源54、和流量调整部55构成第二反应气体供给单元。 
另外，气体室33由金属部件构成，在其上表面经由匹配器35与高频(RF)电源36连接。另一方面，与喷淋头32相对的台21也由金属部件构成。依据这种结构，气体室33和台21在钛膜的形成时将供给到晶片W上的气体等离子化，起到作为用于促进成膜的上部电极和下部电极的作用。另外，气体室33与处理容器20a通过绝缘部件37等被绝缘，台21被接地。 
另外，各流量调整部44、45或排气管26上设置的未图示的压力调整部、加热器21a或RF电源36的开关以及升降机构25等由控制半导体制造装置7整体的动作的控制部79控制。控制部79例如由具有未图示的程序收纳部的计算机构成，在程序收纳部中收纳有计算机程序，该计算机程序具有关于将晶片W搬入搬出处理容器20的动作或者处理等的步骤(命令)组。而且，通过由控制部79读出该计算机程序，控制部79控制第一CVD装置2的动作。另外该计算机程序例如以收纳在硬盘、微型光盘(compact disc)、磁光盘、存储卡等存储单元79a中的状态收纳在程序收纳部中。 
其次，说明以铜的有机材料为原料进行铜膜的成膜的第二CVD装置3。第二CVD装置3例如使用具有与图2表示的第一CVD装置2几乎相同的结构的装置。从而，在以下的说明中，引用图2表示的第一CVD装置2进行第二CVD装置3的说明。该第二CVD装置3的处理容器20具有台21或者搬送室29等与第一CVD装置2同样的结构。相对于此，在喷淋头32上，原料气体供给通路41仅连接有一个系统， 在其上游侧连接有原料罐41a(参照图2)。在原料罐41a中，以液体的状态贮存作为铜膜的原料(前体)的铜的有机化合物(络化物)、即Cu(hfac)TMVS。 
Cu(hfac)TMVS例如由来自运载气体供给源41b(参照图2)的氩气被加压，向喷淋头32押出，例如，通过用于汽化的汽化器使Cu(hfac)TMVS与作为运载气体的氢气接触混合并汽化后，供给到气体室33a。这样在第二CVD装置3中由于由一种原料气体形成铜膜，因此喷淋头32在具备一组气体室33a和气体供给孔34a这一点与具备两组气体室和气体供给孔的第一CVD装置2不同。另外，第二CVD装置2没有RF电源36等，是通过由加热器21a等供给的热形成铜膜的类型的热CVD装置。另外，由原料气体供给通路41、原料罐41a、运载气体供给源41b和流量调整部44构成铜膜原料供给单元。 
另外，调整Cu(hfac)TMVS气体的供给量的未图示的流量调整部或者加热器21a等与第一CVD装置2相同，由半导体制造装置7的控制部79控制，根据收纳在程序收纳部中的程序，执行晶片W的搬入搬出或者处理。 
接着，说明利用具有上述结构的半导体制造装置7的半导体装置的制造方法。图3表示在晶片W表面部形成的半导体装置的制造工序过程中的剖面图，图3(a)表示在绝缘膜上开槽之前的状态。另外，为了简化说明，铜的埋入以单镶嵌(single damascene)进行，图3表示从通孔脱离的部位的剖面。10、11是作为绝缘膜的SiOC膜(含碳氧化硅膜)，12是SiN膜(氮化硅膜)。 
这里，SiOC膜10、11和SiN膜12例如能够通过等离子体成膜处理成膜。对于这样的晶片W，首先，例如使用CF4气体或者C4F8气体等作为蚀刻气体，由此将SiOC膜11蚀刻成规定的图形。这时，作为SiOC膜11的基底膜的SiN膜12作为蚀刻阻挡层发挥作用。由此，例如，如图3(b)所示，在SiOC膜11上形成用于埋入配线用的铜的例如线宽100nm左右的槽100。 
将形成有这种槽100的晶片W载置在图1表示的半导体制造装置7的载体室71、72中，由第一搬送单元77经预备真空室74、75交接到第二搬送单元78。第二运搬送单元78将被交接过来的晶片W首先 搬入到第一CVD装置2中。在这里，作为绝缘膜的SiOC膜11成为多孔质，成膜以后实施蚀刻，在直到搬入半导体制造装置7的期间中，成为吸附有大气中的水分的状态。 
在第一CVD装置2中，如图3(c)所示，在晶片W上被覆作为第一基底膜的Ti膜13、作为第二基底膜的TiN膜14。如果说明第一CVD装置2的具体作用，则首先由真空泵27将处理容器20内抽真空以后，以规定的流量从运载气体供给源43供给Ar气体。另外，这时由加热器21a将台21加热到规定的温度例如600℃～700℃左右，并且加热处理容器20的未图示的加热器，将处理容器20内维持为规定的温度。 
然后，打开闸阀28，由第二搬送单元78将晶片W搬入到处理容器20内。并且由升降销23将晶片W交接到台21的上表面，关闭闸阀28。接着，通过从运载气体供给源43供给的Ar气体从原料气体供给源42将TiCl4气体供给到处理容器20内。同时，从氢供给源52向处理容器20内供给氢气。由此，TiCl4被还原，在SiOC膜11的表面上被覆Ti膜13。 
图5沿着时间序列表示在晶片W表面上被覆Ti膜13的工序中所控制的各种气体的供给断开和处理容器20内的压力变化的状况。将载置在台21上的晶片W以规定温度加热，将处理容器20内的温度维持为规定温度，并且将处理容器20内的压力维持为例如500Pa。接着，如图5所示，在时刻t1，使作为原料气体的TiCl4气体(包括作为运载气体的Ar气体)和氢气的供给成为ON，同时使RF电源36成为ON，直到时刻t2，分别以规定的流量向处理容器20内供给这些气体，进行等离子体成膜处理。在SiOC膜11的表面上，根据(1)式形成Ti膜13。 
TiCl4+4H＊→Ti+4HCl……(1) 
接着，在时刻t2，停止作为原料气体的TiCl4气体和氢气的供给和RF的施加，除去该处理容器20内残留的未反应的气体和反应副产物。在该工艺中，保持停止作为原料气体的TiCl4气体的供给的状态以规定的流量在规定时间供给氢气，并且使RF电源36成为ON。通过由此产生的氢等离子体还原并除去包含在Ti膜13中的残留氯。 
接着停止氢气的供给和RF的施加，排出处理容器20内的残留氢气。这时例如也可以供给氮气。执行以上的控制，在达到时刻t3的时刻1个循环结束。 
然后，将与从时刻t1至时刻t3进行的相同动作重复10个循环以上，优选重复30个循环以上，形成具有所希望厚度的Ti膜13。关于该循环数，能够根据在1个循环中形成的薄膜的厚度和所需要的Ti膜13的膜厚适当进行调整。另外，在上述的例子中，采用了同时供给作为原料气体的TiCl4气体和氢气进行成膜的结构，但也可以采用所谓ALD法(Atomic Layer Deposition)，即在最初仅供给作为原料气体的TiCl4气体，使其吸附到SiOC膜11的表面上以后，暂时将处理容器20内排气，然后，供给氢气并且施加RF形成Ti膜13。 
其次，说明在通过上述动作形成的Ti膜13的表面上被覆TiN膜14的动作。在本实施方式中，在已进行了Ti膜13的形成的第一CVD装置2内，在其表面上接着进行TiN膜14的形成。具体地讲，在处理容器20内供给作为原料气体的TiCl4气体，同时从运载气体供给源54供给氮气，并且从氨气供给源53供给氨气。这时，TiCl4气体与氨气发生反应，基于(2)式形成TiN膜14。 
6TiCl4+8NH3→6TiN+24HCl+N2……(2) 
另外，关于用于形成TiN膜14的原料气体和氨气供给断开的时刻、用于除去残留氯的氨气的供给断开时刻和处理容器20内的压力，除去不进行RF施加这一点以外，由于与将图5表示的氢气的供给断开时刻置换为氨气的供给断开时刻后的情况相同，因此省略说明。将该动作执行规定的循环，在完成了TiN膜14向晶片W表面的形成以后，停止原料气体和氨气的供给，进行规定时间的处理容器20内的清洗。另外，代替重复上述的循环形成TiN膜14，也可以在已进行Ti膜13的形成以后的处理容器20内将氨气与作为运载气体的氮气一起供给，通过对Ti膜13表面进行氮化形成TiN膜14。 
根据以上的动作，如图3(c)所示，在包含槽100的SiOC膜11的表面上，能够得到从下方开始依次被覆有作为第一基底膜的Ti膜13、作为第二基底膜的TiN膜14的状态的晶片W。在规定的温度下保持该状态的晶片W(例如，100～300℃下1min)。由此，如已经叙述的那 样，通过从吸收有水分的SiOC膜11释放出的水分，氧化与SiOC膜11接触的Ti膜13的表面，如图3(d)那样形成钝化膜13a。在以更低的温度形成钝化膜13a的情况下，通过延长保持时间能够得到具有充分钝化效果的膜。 
接着，半导体制造装置7打开第一CVD装置2的闸阀28，将已被实施了处理的晶片W交接到第二搬送单元78，如图4(a)所示，为了在TiN膜14的表面上形成铜膜15，将晶片W搬入到第二CVD装置3。作为第二CVD装置3的具体作用，与第一CVD装置2的情况相同，在将处理容器20内抽真空到例如133Pa以后，供给氢气，将台21加热到150℃，并且将处理容器20内维持为预定的温度。 
然后，通过与第一CVD装置2的情况相同的动作，将晶片W载置在台21上，使与原料气体供给通路41连接的流量调整部44动作，将用汽化器汽化后的Cu(hfac)TMVS气体以来源于原料罐41a的例如按照质量换算为510mg/min的流量，与来自运载气体供给源41b的100sccm的运载气体氢一起供给。供给到处理容器20内的Cu(hfac)TMVS进行热分解同时与铜和TiN膜14结合，在TiN膜14的表面上形成铜膜15。 
然而，在与来源于铜的原料气体的有机化合物难以发生反应的Ti膜13上直接形成铜膜15的情况下，如在背景技术中已说明的那样，在Ti膜13的表面上与铜膜15的密合性差，其结果是形成了成为使铜配线之间的电阻值上升的主要原因的有机杂质层。 
对此，在本实施方式中，由于在与钛相比较难以与来源于铜的原料气体的有机化合物发生反应的TiN膜14的表面上形成铜膜15，因此上述的有机物与TiN膜14的结合弱，有机物成为难以与TiN膜14结合的稳定物质，排出到处理容器20以外。其结果是，能够抑制形成有机杂质层，提高铜膜15与TiN膜14的密合性。另外，通过将作为阀金属的钛的氮化物作为第二基底膜被覆，即使Ti膜13的钝化膜13a的形成不充分，从SiOC膜11释放的水分的一部分移动到达TiN膜14，在TiN膜14的下表面(与Ti膜13接触的面)上也形成钝化膜。由此，与Ti膜13的钝化膜13a的形成配合在与铜膜15的界面形成氧化物层这一点被双重防止。 
为了将根据这种原理形成的铜膜15形成为所希望的膜厚，在持续规定时间Cu(hfac)TMVS气体的供给以后停止其供给。然后，由第二搬送单元78取出结束了处理的晶片W，经预备真空室74、75交接到第二搬送单元78，载置在载体室71、72中，结束半导体制造装置7的动作。 
对于在半导体装置7中已实施了处理的晶片W，通过进行CMP(Chemical Mechanical Polishing)研磨，例如图如图4(b)所示，除去槽100以外的铜膜15和各个基底膜13a、13、14，在槽100内形成铜配线15a。 
依据上述实施方式具有以下的效果。通过在作为多孔质的绝缘膜的SiOC膜11的表面上被覆性质不同的2层基底膜13和14，能够提高以铜的有机化合物为原料的铜膜的密合性。具体地讲，在易于吸收水分的SiOC膜11的表面上，通过将由阀金属构成的Ti膜13作为第一基底膜被覆，在与SiOC膜1的界面上形成钝化膜13a能够防止水分的移动，防止在与铜膜15的界面上形成密合性差的氧化物层。进而，将与钛相比与来自铜的原料气体的有机化合物难以反应的TiN膜14作为第二基底膜，被覆在第一基底膜的表面。然后，由于进行以铜的有机化合物为原料的铜膜15的成膜，因此能够抑制形成有机杂质层。其结果是，提高铜膜15对晶片W的密合性，在隔着SiOC膜叠层有铜配线15a的情况下也能使上层一侧的铜配线15a与下层一侧的铜配线15a的电阻值降低，另外，还能够在防止晶片W加工时铜膜15的剥落方面做出贡献。 
另外，在使用像SiOC那样由多孔质材料构成的绝缘膜的情况下，有通过在多孔质的SiOC膜上被覆水分的释放少的密致的SiOC膜(但是介电常数比多孔质的材料高)，防止势垒金属的氧化的技术。与这种技术相比较，本实施方式通过Ti膜13与SiOC膜11中的水分发生反应，形成不透过水分的钝化膜13a，另外，TiN膜14的形成也同样能够在第一CVD装置2内进行，因此能够简化半导体装置的制造工艺。 
另外，在上述的实施方式中作为第二基底膜能够使用的物质不限于氮化钛，例如也可以是碳化钛。这种情况下，也可以构成为通过将第一CVD装置2中的氨气供给源53置换成甲烷气体供给源供给甲烷 气体，由此使原料气体(TiCl4)与甲烷发生反应，形成碳化钛膜。 
另外，作为第一基底膜能够使用的阀金属不限于在实施方式中表示的钛。例如，除钽以外，作为第一基底膜还能够采用铝、铌、铪、锆、锌、钨、铋、锑等阀金属。同样，第二基底膜也能够使用这些阀金属的氮化物或者碳化物。这时，第二基底膜可以使用使与第一基底膜同种的阀金属或者不同种的阀金属的任一种氮化或者碳化后的材料。另外，只要是能够供给用于与阀金属形成钝化膜的水分的膜，则即使是多孔质材料以外的绝缘膜也能够使用。 
另外，在实施方式中，说明了如图1所示，在群集工具(半导体制造装置7)中组装第一、第二CVD装置2、3，连续地进行形成Ti膜13、TiN膜14和铜膜15的处理的情况，而这些处理也可以不在同一装置内进行。可以在不同的场所设置第一CVD装置2和第二CVD装置3，也可以用不同的CVD装置进行Ti膜13和TiN膜14的被覆。与此相反，也可以构成为使得不仅是Ti膜和TiN膜的被覆，铜膜的成膜也在同一CVD装置内进行。 

Claims (8)

1.一种半导体装置的制造方法，其特征在于，具备：
在基板上已成膜的多孔质的绝缘膜的表面上，被覆由第一阀金属构成的第一基底膜的工序；
在该第一基底膜的表面上，被覆由第二阀金属的氮化物或者碳化物构成的第二基底膜的工序；
在气密的处理容器内，载置被覆有基底膜的所述基板的工序；和
向所述处理容器中供给由铜的有机化合物构成的原料气体，在所述第二基底膜的表面上形成铜膜的工序，
还具备以规定温度保持已形成有所述第一基底膜的基板，由所述第一基底膜的一部分和包含在所述绝缘膜中的水分，在所述绝缘膜与所述第一基底膜之间形成由所述第一阀金属的氧化物构成的钝化膜的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述第一阀金属和所述第二阀金属是分别选自由钛、钽、铝、铌、铪、锆、锌、钨、铋、锑构成的阀金属组中的金属。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述第一阀金属和第二阀金属是同种的阀金属。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述绝缘膜是包括硅、氧、碳的绝缘膜。
5.一种半导体装置，其特征在于：其具备在基板上已成膜的多孔质的绝缘膜和扩散防止膜，
所述扩散防止膜包括：顺序层叠而成的由第一阀金属的氧化物构成的钝化膜；
由所述第一阀金属构成的第一基底膜；和
由第二阀金属的氮化物或者碳化物构成的第二基底膜，
所述钝化膜为通过将在所述多孔质的绝缘膜上已形成有所述第一基底膜的基板以规定温度保持，由所述第一基底膜的一部分和包含在所述绝缘膜中的水分形成的所述第一阀金属的氧化物。
6.根据权利要求5所述的半导体装置，其特征在于：
所述第一阀金属和第二阀金属是分别选自由钛、钽、铝、铌、铪、锆、锌、钨、铋、锑构成的阀金属组中的金属。
7.根据权利要求6所述的半导体装置，其特征在于：
所述第一阀金属和第二阀金属是同种的阀金属。
8.根据权利要求6所述的半导体装置，其特征在于：
所述绝缘膜为包括硅、氧、碳的绝缘膜，扩散防止膜叠层在该绝缘膜上。
CN2007800275021A 2006-07-20 2007-06-15 半导体装置的制造方法、半导体装置的制造装置、半导体装置以及计算机程序 Expired - Fee Related CN101490817B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP197662/2006 2006-07-20
JP2006197662A JP2008028058A (ja) 2006-07-20 2006-07-20 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
PCT/JP2007/062136 WO2008010370A1 (en) 2006-07-20 2007-06-15 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, semiconductor device, computer program and storage medium

Publications (2)

Publication Number Publication Date
CN101490817A CN101490817A (zh) 2009-07-22
CN101490817B true CN101490817B (zh) 2012-05-23

Family

ID=38956705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800275021A Expired - Fee Related CN101490817B (zh) 2006-07-20 2007-06-15 半导体装置的制造方法、半导体装置的制造装置、半导体装置以及计算机程序

Country Status (6)

Country Link
US (1) US8207061B2 (zh)
JP (1) JP2008028058A (zh)
KR (1) KR101196535B1 (zh)
CN (1) CN101490817B (zh)
TW (1) TW200818395A (zh)
WO (1) WO2008010370A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US8993055B2 (en) 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
JP4978355B2 (ja) * 2007-07-19 2012-07-18 富士通セミコンダクター株式会社 成膜装置及びそのコーティング方法
CN101888738B (zh) * 2009-05-13 2012-07-25 日月光半导体制造股份有限公司 具有侧斜面的线路层组件的内埋式基板及其制造方法
US8278224B1 (en) * 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
US9472637B2 (en) 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
JP5721952B2 (ja) * 2010-01-07 2015-05-20 株式会社日立国際電気 半導体装置、半導体装置の製造方法および基板処理装置
KR101163223B1 (ko) * 2010-11-19 2012-07-06 에스케이하이닉스 주식회사 비아 홀 및 관통 전극 형성방법
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
JP5837869B2 (ja) * 2012-12-06 2015-12-24 株式会社フジキン 原料気化供給装置
US8841182B1 (en) * 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
JP5944549B2 (ja) * 2015-03-25 2016-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および半導体装置
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
JP6583054B2 (ja) * 2016-02-26 2019-10-02 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420560A (zh) * 2001-11-15 2003-05-28 株式会社日立制作所 半导体器件及其制造方法
CN1574338A (zh) * 2003-06-24 2005-02-02 株式会社瑞萨科技 半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
JP3490317B2 (ja) * 1998-12-25 2004-01-26 株式会社アルバック 化学蒸着法による銅薄膜形成法
US6610151B1 (en) 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007035996A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体装置およびその製造方法
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4098326B2 (ja) * 2005-10-03 2008-06-11 株式会社アルバック バリア膜形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420560A (zh) * 2001-11-15 2003-05-28 株式会社日立制作所 半导体器件及其制造方法
CN1574338A (zh) * 2003-06-24 2005-02-02 株式会社瑞萨科技 半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-195863A 2000.07.14
JP特开2005-347511A 2005.12.15

Also Published As

Publication number Publication date
TW200818395A (en) 2008-04-16
CN101490817A (zh) 2009-07-22
JP2008028058A (ja) 2008-02-07
KR20090031742A (ko) 2009-03-27
US20090321936A1 (en) 2009-12-31
KR101196535B1 (ko) 2012-11-01
WO2008010370A1 (en) 2008-01-24
US8207061B2 (en) 2012-06-26

Similar Documents

Publication Publication Date Title
CN101490817B (zh) 半导体装置的制造方法、半导体装置的制造装置、半导体装置以及计算机程序
CN101681874B (zh) 半导体装置的制造方法
JP5343369B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
US6326690B2 (en) Method of titanium/titanium nitride integration
CN101421831B (zh) 半导体装置的制造方法
US5478780A (en) Method and apparatus for producing conductive layers or structures for VLSI circuits
KR101108304B1 (ko) 질화 텅스텐의 증착
CN101558476B (zh) 互连结构和制造嵌入结构的方法
WO2010004998A1 (ja) 成膜方法及び処理システム
CN101546699A (zh) 热处理装置和处理系统
CN101490818B (zh) 半导体装置的制造方法以及半导体装置的制造装置
US9266146B2 (en) Film forming method and processing system
US20070155164A1 (en) Metal seed layer deposition
US20020192396A1 (en) Method of titanium/titanium nitride integration
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
JP2006332139A (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP5236197B2 (ja) 成膜方法および成膜装置
JP2007332422A (ja) 成膜方法及び成膜装置
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
US6180513B1 (en) Apparatus and method for manufacturing a semiconductor device having a multi-wiring layer structure
JPH1064849A (ja) 薄膜作製方法および薄膜作製装置
JP2023018486A (ja) 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置
JP2021008642A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20150615

EXPY Termination of patent right or utility model