JP4978355B2 - 成膜装置及びそのコーティング方法 - Google Patents

成膜装置及びそのコーティング方法 Download PDF

Info

Publication number
JP4978355B2
JP4978355B2 JP2007188148A JP2007188148A JP4978355B2 JP 4978355 B2 JP4978355 B2 JP 4978355B2 JP 2007188148 A JP2007188148 A JP 2007188148A JP 2007188148 A JP2007188148 A JP 2007188148A JP 4978355 B2 JP4978355 B2 JP 4978355B2
Authority
JP
Japan
Prior art keywords
gas
buffer chamber
film
reaction
deposition gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007188148A
Other languages
English (en)
Other versions
JP2009026934A (ja
Inventor
克明 大越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007188148A priority Critical patent/JP4978355B2/ja
Priority to US12/175,002 priority patent/US8232217B2/en
Publication of JP2009026934A publication Critical patent/JP2009026934A/ja
Priority to US13/536,406 priority patent/US20120279451A1/en
Application granted granted Critical
Publication of JP4978355B2 publication Critical patent/JP4978355B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、基板上への成膜前の処理として反応容器内部の表面のコーティングを行う成膜装置及びそのコーティング方法に関する。
これまで、半導体装置の製造プロセスにおける成膜技術としては、ＣＶＤ（Chemical Vapor Deposition）法（化学気相成長法）が一般的に用いられている。近時、半導体装置の微細化の進展に伴い、成膜技術には、低温での成膜が可能であること、高品質の薄膜の成膜が可能であること等が要求されている。
ＡＬＤ（Atomic Layer Deposition）法（原子層堆積法）は、低温での成膜が可能であること、段差被覆性に優れた成膜が可能であること等を特徴としており、かかる要求に応える成膜技術として期待されている（例えば特許文献１、２を参照）。ＡＬＤ法は、成膜すべき膜の原料となる２種類又はそれ以上の反応ガスをウェハ等の基板上に交互に供給し、１原子層単位又は１分子層単位で吸着させ、基板表面での化学反応により成膜を行うものである。
ＡＬＤ法により成膜を行う従来の成膜装置についてシリコン窒化膜（Ｓｉ３Ｎ４膜）を成膜する場合を例に図１０を用いて説明する。図１０は、ＡＬＤ法により成膜を行う従来の成膜装置の構造を示す横断面図である。
成膜が行われる反応容器としての反応管１００内には、複数枚のウェハ１０２がウェハ面を水平にして所定の間隔をあけて鉛直方向に配列された状態でボート（図示せず）に保持されている。
反応管１００の内壁には、バッファ室１０４が設けられている。バッファ室１０４内には、アンモニア（ＮＨ３）ガスを供給するためのノズル１０６と、プラズマ放電用の一対の電極１０８とが配置されている。一対の電極１０８は、それぞれ電極保護管内１１０内に収容されている。ＮＨ３ガスは、バッファ室１０４内において、一対の電極１０８により生成されたプラズマにより活性化され、バッファ室１０４のガス供給孔１０４ａを介してウェハ１０２に供給される。
また、反応管１００内には、バッファ室１０４とは別に、ジクロロシラン（ＳｉＨ２Ｃｌ２、ＤＣＳ）ガスを供給するためのガス供給部１１２が設けられている。ＤＣＳガスは、ガス供給部１１２に設けられたガス供給孔１１２ａを介してウェハ１０２に供給される。
成膜の際には、バッファ室１０４からの活性化されたＮＨ３ガスの供給と、ガス供給部１１２からのＤＣＳガスの供給とを交互に繰り返すことにより、ウェハ１０２上にシリコン窒化膜を形成する。
国際公開第２００４／０４４９７０号パンフレット 特開２００５−２４３７３７号公報
上記従来の成膜装置においては、ボート、バッファ室、電極保護管、ノズル、ガス供給部等の反応管内の部材及び反応管の材料には、石英が用いられている。これら石英製部材には、不純物としてナトリウム（Ｎａ）が含まれている。このような石英製部材に含まれるＮａは、ウェハ上への成膜時においてプラズマにより部材中から放出され、その結果、成膜される膜中に取り込まれることになる。Ｎａが取り込まれた膜が半導体装置に用いられた場合、その膜中のＮａは、デバイス特性の劣化を招く原因となる。
成膜装置においては、一般的に、このような石英製部材中の不純物による汚染の抑制や、パーティクルの発生の抑制、成膜の安定性向上等を目的として、成膜前の処理として、反応容器の内壁面及び反応容器内の部材の表面をＣＶＤ法等により成膜した膜でコーティングすることが行われている。
ＡＬＤ法による成膜装置においても、成膜前の処理として、反応容器の内壁面及び反応容器内の部材の表面を、ＣＶＤ法やＡＬＤ法により成膜した膜でコーティングする必要がある。この場合、反応容器の内壁面、ボートの表面、バッファ室の外側表面、バッファ室外に配置されたガス供給部の表面は、容易にコーティングすることが可能である。
しかしながら、プラズマ放電用の電極により生成されるプラズマに曝されるバッファ室の内側表面や、バッファ室内に配置されたノズルの表面は、バッファ室外の部材等の表面とは異なり、膜によりコーティングすることが困難であった。これは、バッファ室のガス供給孔からはプラズマにより活性化された反応ガスが流出するため、バッファ室外のガス供給部から供給される他の反応ガスがバッファ室内に流入することが困難なためである。このため、ＡＬＤ法により成膜を行う従来の成膜装置では、反応容器内の石英製部材に含まれるＮａが膜中に取り込まれるのを十分に抑制することは困難であった。
本発明の目的は、反応容器内の部材に含まれるＮａが、基板上に形成する膜中に取り込まれるのを十分に抑制しうる成膜装置及びそのコーティング方法を提供することにある。
本発明の一観点によれば、基板上に膜を形成する成膜装置であって、前記基板を収容する反応容器と、前記反応容器内に設けられたバッファ室と、第１の堆積ガスと、前記第１の堆積ガスと異なる第２の堆積ガスとを前記バッファ室内に供給し、前記第１の堆積ガスと前記第２の堆積ガスとを択一的に供給する切り替え機構を有する第１のガス供給部と、前記バッファ室内にプラズマを生成するプラズマ生成部と、前記バッファ室の外部にあって、前記反応室内に第３の堆積ガスを供給する第２のガス供給部とを有することを特徴とする成膜装置が提供される。
また、本発明の他の観点によれば、基板を収容する反応容器と、前記反応容器内に設けられたバッファ室と、第１の堆積ガスと、前記第１の堆積ガスとは異なる第２の堆積ガスとを前記バッファ室内に供給し、前記第１の堆積ガスと前記第２の堆積ガスとを択一的に供給する切り替え機構を有する第１のガス供給部と、前記バッファ室内にプラズマを生成するプラズマ生成部と、前記バッファ室の外部にあって、前記反応室内に第３の堆積ガスを供給する第２のガス供給部とを有する成膜装置の前記バッファ室の内壁面に第１の膜を堆積させるコーティング方法であって、前記第２の堆積ガスを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面に前記第１の膜を堆積させることを特徴とするコーティング方法が提供される。
また、本発明の更に他の観点によれば、半導体基板を収容する反応容器と、前記反応容器内に設けられたバッファ室と、第１の堆積ガスと、前記第１の堆積ガスとは異なる第２の堆積ガスとを前記バッファ室内に供給し、前記第１の堆積ガスと前記第２の堆積ガスとを択一的に供給する切り替え機構を有する第１のガス供給部と、前記バッファ室内にプラズマを生成するプラズマ生成部と、前記バッファ室の外部にあって、前記反応室内に第３の堆積ガスを供給する第２のガス供給部とを有する成膜装置の前記バッファ室に、前記第１の堆積ガスとは異なる第２の堆積ガスを供給して、前記バッファ室の内壁面に第１の膜を堆積させる工程と、前記反応室内に前記第１の堆積ガスを供給して前記半導体基板上に第２の膜を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、基板を収容する反応容器と、反応容器内に設けられたバッファ室と、第１の反応ガスを前記バッファ室内に供給するガス供給部と、バッファ室内にプラズマを生成するプラズマ生成部とを有する成膜装置において、第１の反応ガスとは異なる第２の反応ガスをバッファ室内に供給することによりバッファ室の内壁面に膜を堆積させ、バッファ室の内壁面をコーティングするので、反応容器内の部材に含まれるＮａが、基板上に成膜する膜中に取り込まれるのを十分に抑制することができる。したがって、本発明によれば、基板上に形成する膜のＮａによる汚染を十分に抑制することができる。
［第１実施形態］
本発明の第１実施形態による成膜装置及び成膜方法について図１乃至図５を用いて説明する。図１は、本実施形態による成膜装置の構造を示す縦断面図である。図２は、本実施形態による成膜装置の構造を示す横断面図である。図３は、本実施形態による成膜装置における反応室内部の表面に対するコーティングを説明する図である。図４は、バッファ室２４内にＤＣＳガスが供給されない構成の成膜装置における反応室内部の表面に対するコーティングを説明する図である。図５は、本実施形態による成膜装置により成膜された膜の評価結果を示すグラフである。
まず、本実施形態による成膜装置について図１及び図２を用いて説明する。本実施形態による成膜装置は、原子層堆積装置である。本実施形態では、プラズマによる活性化を必要とする反応ガスであるＮＨ３ガスと、プラズマによる活性化を必要としない反応ガスであるＤＣＳガスとを原料ガスとして用いたＡＬＤ法によりシリコン窒化膜を成膜する場合について説明する。
図１及び図２に示すように、ＡＬＤ法による成膜が行われる反応容器としての反応室１０は、下端に開口部を有する円筒形状の反応管１２と、反応管の下端の開口部を塞いで支持するシールキャップ１４とを有している。反応管１２は、例えば石英により構成されている。反応管１２の下端とシールキャップ１４との間には、例えばＯリング等のシール部材（図示せず）が介在され、反応管１２の下端の開口部がシールキャップ１４により密閉される。
反応管１２の周囲には、反応室１０を加熱するヒーター１６が設けられている。成膜時には、ヒーター１６により、成膜が行われるウェハ１８が所定の温度に加熱される。
反応管１２内のシールキャップ１４上には、ウェハ１８を保持するためのボート２０が設けられている。ボート２０には、複数枚のウェハ１８がウェハ面を水平にして、反応管１２の管軸方向すなわち鉛直方向に多段に配列した状態で保持されている。こうして、反応室１０内に、ボート２０に保持された状態で複数枚のウェハ１８が収容されている。
反応管１２の下部には、反応室１０内のガスを排気するための排気口２２が設けられている。排気口２２には、真空ポンプ（図示せず）が接続されている。成膜時には、この真空ポンプにより反応室１０内が所定の圧力に減圧される。
反応管１２の内壁には、ボート２０に保持されるウェハ１８の配列方向に沿って、バッファ室２４が設けられている。バッファ室２４は、例えば石英により構成されている。
バッファ室２４内には、反応ガスとしてＮＨ３ガス及びＤＣＳガスをバッファ室２４を介して反応室１０内に択一的に供給するためのシャワーノズル２６が設けられている。シャワーノズル２６は、例えば石英により構成されている。
シャワーノズル２６には、シャワーノズル２６に反応ガスを供給するガス供給管２８が接続されている。ガス供給配管２８は、ＮＨ３ガスを供給するガス供給管３０と、ＤＣＳガスを供給するガス供給管３２とに分岐している。ガス供給管３０にはバルブ３４が設けられており、バルブ３４の開閉動作によりＮＨ３ガスのシャワーノズル２６への供給が制御される。また、ガス供給管３２にはバルブ３６が設けられており、バルブ３６の開閉動作によりＤＣＳガスのシャワーノズル２６への供給が制御される。シャワーノズル２６へのＮＨ３ガスの供給とＤＣＳガスの供給とは、バルブ３４、３６の開閉動作により択一的に行われる。すなわちバルブ３４、３６は供給ガスの切り替えを行なう切り替え機構である。
シャワーノズル２６は、ボート２０に保持されたウェハ１８の配列方向に沿って配置されている。シャワーノズル２６には、同じくバッファ室２４内に設けられた後述の高周波電極３８側に、ボート２０に保持されたウェハ１８の配列方向に所定の間隔で複数のガス噴出孔が設けられている。ガス噴出孔のサイズは数ｍｍ程度である。この複数のガス噴出孔から、図２中に矢印で示すように、ガス供給管２８からシャワーノズル２６へ供給される反応ガス、すなわちＮＨ３ガス又はＤＣＳガスが噴出する。シャワーノズル２６にはＮＨ３ガスとＤＣＳガスとが択一的に供給されるため、シャワーノズル２６からはＮＨ３ガスとＤＣＳガスとが択一的に噴出する。
また、バッファ室２４内には、プラズマ放電用の一対の高周波電極３８が設けられている。各高周波電極３８は、シャワーノズル２６に沿った方向に延在する棒状電極であり、電極保護管４０内に収容されている。電極保護管４０は、例えば石英により構成されている。一対の高周波電極３８は、高周波電源（図示せず）に接続されている。高周波電源によって高周波電力が一対の高周波電極３８の間に印加されることにより、一対の高周波電極３８の間に、シャワーノズル２６から噴出するＮＨ３ガスを活性化するためのプラズマが生成される。
バッファ室２４のボート２０側の側壁部分には、ボート２０に保持されたウェハ１８の配列方向に沿って、バッファ室２４内の反応ガスが噴出する複数のガス噴出孔２４ａが設けられている。ガス噴出孔２４ａのサイズは数ｍｍ程度である。シャワーノズル２６からバッファ室２４内に供給された反応ガスは、図１及び図２中に矢印で示すように、複数のガス噴出孔２４ａからウェハ１８に向けて噴出する。
シャワーノズル２６から供給されるＮＨ３ガスは、バッファ室２４内において、一対の高周波電極３８により生成されたプラズマにより活性化される。プラズマにより活性化されたＮＨ３ガスは、複数のガス噴出孔２４ａを介してバッファ室２４からウェハ１８に向けて噴出する。バッファ室２４内においてプラズマによりＮＨ３ガスを活性化するため、効率よくＮＨ３ガスを活性化することができるとともに、活性化したＮＨ３ガスを均一にウェハ１８に供給することが可能となっている。
また、反応室１０内のバッファ室２４外の位置には、反応ガスとしてＤＣＳガスを反応室１０内に供給するためのシャワーノズル４２が設けられている。シャワーノズル４２は、例えば石英により構成されている。
シャワーノズル４２には、シャワーノズル４２にＤＣＳガスを供給するガス供給管４４が接続されている。ガス供給管４４にはバルブ４６が設けられており、バルブ４６の開閉動作によりＤＣＳガスのシャワーノズル４２への供給が制御される。
シャワーノズル４２は、ボート２０に保持されたウェハ１８の配列方向に沿って配置されている。シャワーノズル４２には、ボート２０側に、ボート２０に保持されたウェハ１８の配列方向に所定の間隔で複数のガス噴出孔が設けられている。ガス噴出孔のサイズは数ｍｍ程度である。この複数のガス噴出孔から、図１及び図２中に矢印で示すように、ガス供給管４４からシャワーノズル４２へ供給されるＤＣＳガスが噴出する。
こうして、本実施形態による成膜装置が構成されている。
本実施形態による成膜装置は、バッファ室２４内に設けられたシャワーノズル２６に、ＮＨ３ガスを供給するガス供給管３０と、ＤＣＳガスを供給するガス供給管３２とがガス供給管２８を介して接続され、ＮＨ３ガスのみならず、ＤＣＳガスをもシャワーノズル２６からバッファ室２４内へ供給することができるようになっていることに主たる特徴がある。
本実施形態による成膜装置では、後述するように、ＡＬＤ法によりウェハ１８上にシリコン窒化膜を成膜する前の処理として、バッファ室２４内のシャワーノズル２６からのＮＨ３ガスの供給と、バッファ室２４内のシャワーノズル２６及びバッファ室２４外のシャワーノズル４２からのＤＣＳガスの供給とを交互に繰り返すことにより、ＮＨ３ガスとＤＣＳガスとを原料ガスとするＡＬＤ法により反応室１０内部の表面にシリコン窒化膜を堆積する。これにより、バッファ室２４内部の表面を含む反応室１０内部の表面をシリコン窒化膜でコーティングする。
ここで、本実施形態による成膜装置では、バッファ室２４内のシャワーノズル２６から、プラズマによる活性化を必要とするＮＨ３ガスのみならず、プラズマによる活性化を必要としないＤＣＳガスをもバッファ室２４内に供給することができる。このため、反応管１２の内壁面、ボート２０の表面、及びバッファ室２４の外側表面（外壁面）だけでなく、バッファ室２４内部の表面、すなわち、バッファ室２４の内側表面（内壁面）、及び電極保護管４０、シャワーノズル２６等のバッファ室２４内の部材の表面をもシリコン窒化膜で十分にコーティングすることができる。シャワーノズル２６については、内側表面及び外側表面をシリコン窒化膜で十分にコーティングすることができる。
図３は、本実施形態による成膜装置において、ＡＬＤ法によりウェハ１８上にシリコン窒化膜を成膜する前の処理として反応室１０内部の表面をシリコン窒化膜でコーティングした状態を示している。
図示するように、反応管１２の内壁面、ボート２０の表面、バッファ室２４の外側表面、及びシャワーノズル４２の表面は、シリコン窒化膜４７で十分にコーティングされている。さらに、本実施形態では、バッファ室２４内にＮＨ３ガスのみならずＤＣＳガスをも供給することができるため、バッファ室２４の内側表面、電極保護管４０の表面及びシャワーノズル２６の外側表面も、シリコン窒化膜４７で十分にコーティングされている。また、図示しないが、シャワーノズル２６の内側表面も、シリコン窒化膜で十分にコーティングされている。
このように、本実施形態による成膜装置では、高周波電極３８により生成されるプラズマに曝されＮａ汚染の主たる汚染源となるバッファ室２４内部の表面、すなわち、バッファ室２４の内側表面、電極保護管４０の表面及びシャワーノズル２６の表面をシリコン窒化膜４７で十分にコーティングすることができる。
したがって、本実施形態によれば、反応室１０内部の表面をコーティングするシリコン窒化膜４７により、反応室１０内の石英製の部材中のＮａが、ウェハ１８上に成膜するシリコン窒化膜に取り込まれるのを十分に抑制することができる。これにより、ウェハ１８上に成膜するシリコン窒化膜のＮａによる汚染を十分に抑制することができる。
これに対して、バッファ室２４内にＤＣＳガスが供給されない構成の場合には、バッファ室２４の内側表面及びバッファ室２４内の部材の表面をシリコン窒化膜でコーティングすることは困難である。したがって、この場合、ウェハ１８上に成膜するシリコン窒化膜のＮａによる汚染を十分に抑制することはできない。
図４は、バッファ室２４内にＤＣＳガスが供給されない構成の成膜装置において、ＡＬＤ法によりウェハ１８上にシリコン窒化膜を成膜する前の処理として反応室１０内部の表面をシリコン窒化膜でコーティングした状態を示している。
図４に示す構成では、バッファ室２４内のシャワーノズル２６には、ＤＣＳガスは供給されず、ＮＨ３ガスだけがガス供給管２８から供給されるようになっている。このため、図示するように、反応管１２の内壁面等は、図３に示す場合と同様にシリコン窒化膜４７でコーティングされているのに対して、バッファ室２４の内側表面、電極保護管４０の表面、及びシャワーノズル２６の表面は、殆どシリコン窒化膜でコーティングされていない。このように、バッファ室２４内にＤＣＳガスが供給されない構成では、プラズマに曝されＮａ汚染の主たる汚染源となるバッファ室２４内部の表面をコーティングすることが困難であるために、Ｎａ汚染を十分に抑制することは困難である。
次に、図１及び図２に示す成膜装置を用いた本実施形態による成膜方法について図１及び図２を用いて説明する。
本実施形態では、ＡＬＤ法によるウェハ上へのシリコン窒化膜の成膜に先立ち、以下に述べるようにして、反応室１０内部の表面をシリコン窒化膜でコーティングする。
まず、ヒーター１６により反応室１０を所定の温度まで加熱するとともに、排気口２２に接続された真空ポンプ（図示せず）により反応室１０内を所定の圧力まで減圧する。
次いでバッファ室２４内の一対の高周波電極３８の間に高周波電力を印加し、一対の高周波電極３８の間にプラズマを生成させる。
次いで、バッファ室２４内のシャワーノズル２６からのＮＨ３ガスの供給と、バッファ室２４内のシャワーノズル２６及びバッファ室２４外のシャワーノズル４２からのＤＣＳガスの供給とを交互に繰り返す。シャワーノズル２６から供給されたＮＨ３ガスは、一対の高周波電極３８により生成されたプラズマにより活性化される。プラズマにより活性化されたＮＨ３ガスは、バッファ室２４を介して反応室１０内に供給される。シャワーノズル２６から供給されたＤＣＳガスは、バッファ室２４を介して反応室１０内に供給される。
なお、バッファ室２４内の一対の高周波電極３８の間に高周波電力を印加し、一対の高周波電極３８の間にプラズマを生成させるのは、シャワーノズル２６からＮＨ３ガスを供給している時に限ってもよい。
こうして、ＮＨ３ガスとＤＣＳガスとを原料ガスとするＡＬＤ法により、反応室１０内部の表面にシリコン窒化膜を堆積し、反応室１０内部の表面をシリコン窒化膜でコーティングする。
また、反応室１０内部の表面をシリコン窒化膜でコーティングする際、反応室１０の温度が５００℃以上の場合は、必ずしもＮＨ３ガスをプラズマで活性化する必要はない。
本実施形態では、バッファ室２４内のシャワーノズル２６から、ＮＨ３ガスのみならずＤＣＳガスをもバッファ室２４内に供給するため、反応管１２の内壁面、ボート２０の表面、バッファ室２４の外側表面、及びシャワーヘッド４２の表面だけでなく、バッファ室２４の内側表面、及び電極保護管４０、シャワーノズル２６等のバッファ室２４内の部材の表面をもシリコン窒化膜で十分にコーティングすることができる。これにより、この後にウェハ上に成膜するシリコン窒化膜が、反応室１０内の部材中に含まれるＮａにより汚染されるのを十分に抑制することができる。
こうして反応室１０内部の表面をシリコン窒化膜でコーティングした後、ＡＬＤ法によりウェハ１８上にシリコン窒化膜を以下に述べるようにして成膜する。
まず、反応室１０内に、複数枚のウェハ１８をボート２０によって鉛直方向に所定の間隔をあけて配列した状態で保持する。
次いで、ヒーター１６により反応室１０内のウェハ１８を所定の温度まで加熱するとともに、排気口２２に接続された真空ポンプ（図示せず）により反応室１０内を所定の圧力まで減圧する。
次いでバッファ室２４内の一対の高周波電極３８の間に高周波電力を印加し、一対の高周波電極３８の間にプラズマを生成させる。
次いで、バッファ室２４内のシャワーノズル２６からのＮＨ３ガスの供給と、バッファ室２４外のシャワーノズル４２からのＤＣＳガスの供給とを交互に繰り返す。シャワーノズル２６から供給されたＮＨ３ガスは、一対の高周波電極３８により生成されたプラズマにより活性化される。プラズマにより活性化されたＮＨ３ガスは、バッファ室２４のガス噴出孔２４ａを介してウェハ１８へ向けて噴出する。ＤＣＳガスは、シャワーノズル４２のガス噴出孔からウェハ１８へ向けて噴出する。なお、ＤＣＳガスは、バッファ室２４外のシャワーノズル４２及びバッファ室２４内のシャワーノズル２６の両方から供給してもよいし、これらのうちのいずれか一方から供給してもよい。
なお、バッファ室２４内の一対の高周波電極３８の間に高周波電力を印加し、一対の高周波電極３８の間にプラズマを生成させるのは、シャワーノズル２６からＮＨ３ガスを供給している時に限ってもよい。
こうして、ボート２０に保持された複数のウェハ１８に、プラズマにより活性化されたＮＨ３ガスと、ＤＣＳガスとを交互に繰り返して供給することにより、ボート２０に保持された各ウェハ１８上に、ＡＬＤ法によりシリコン窒化膜を堆積する。
次に、本実施形態による成膜装置を用いて成膜されたシリコン窒化膜の評価結果について図５を用いて説明する。
図５は、以下に述べる実施例１、比較例１、及び比較例２について、成膜したシリコン窒化膜中のＮａ汚染量を誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ法）により測定した結果を示すグラフである。
実施例は、上述のように、本実施形態による成膜装置を用い、反応室内部の表面のコーティングを行ってから、ウェハ温度を５３０℃としてＡＬＤ法によりシリコン窒化膜をウェハ上に成膜した場合である。
比較例１は、反応室内部の表面のコーティングを行わずに、ウェハ温度を４５０℃としてＡＬＤ法によりシリコン窒化膜をウェハ上に成膜した場合である。比較例１では、コーティングを行わない点及びウェハ温度以外は、実施例と同様にしてシリコン窒化膜を成膜した。
比較例２は、反応室内部の表面のコーティングを行わずに、ウェハ温度を５３０℃としてＡＬＤ法によりシリコン窒化膜をウェハ上に成膜した場合である。比較例２では、コーティングを行わない点以外は、実施例と同様にしてシリコン窒化膜を成膜した。
図５に示すグラフから明らかなように、実施例の場合には、比較例１、２の場合と比較して、シリコン窒化膜中のＮａ汚染量が大幅に低減されている。
上記のＩＣＰ−ＭＳ法によるＮａ汚染量の測定結果から、本実施形態によれば、ウェハ上に成膜するシリコン窒化膜がＮａにより汚染されるのを十分に抑制することができることが確認された。
このように、本実施形態によれば、ＡＬＤ法によりウェハ１８上にシリコン窒化膜を成膜する前の処理として、反応室１０内部の表面をシリコン窒化膜でコーティングする際に、バッファ室２４内のシャワーノズル２６から、ＮＨ３ガスのみならずＤＣＳガスをもバッファ室２４内に供給して、ＮＨ３ガスとＤＣＳガスとを原料ガスとするＡＬＤ法により反応室１０内部の表面にシリコン窒化膜を堆積するので、バッファ室２４の内側表面、及び電極保護管４０、シャワーノズル２６等のバッファ室２４内の部材の表面をもシリコン窒化膜で十分にコーティングすることができる。したがって、本実施形態によれば、ウェハ１８上に成膜するシリコン窒化膜が、反応室１０内の部材中に含まれるＮａにより汚染されるのを十分に抑制することができる。
（変形例）
本実施形態の変形例による成膜装置について図６を用いて説明する。図６は、本変形例による成膜装置の構造を示す横断面図である。
上記図１及び図２に示す成膜装置では、バッファ室２４内に設けられた単一のシャワーノズル２６からＮＨ３ガスとＤＣＳガスとを択一的にバッファ室２４内に供給していたが、必ずしも単一のシャワーノズル２６からＮＨ３ガスとＤＣＳガスとを供給する必要はない。
本変形例による成膜装置は、バッファ室２４内に別個独立に設けられたシャワーノズル４８、５４からそれぞれＮＨ３ガス、ＤＣＳガスをバッファ室２４内へ供給する構成を有するものである。
図６に示すように、バッファ室２４内には、ＮＨ３ガスを反応室１０内に供給するためのシャワーノズル４８が設けられている。シャワーノズル４８には、シャワーノズル４８にＮＨ３ガスを供給するガス供給管５０が接続されている。ガス供給管５０にはバルブ５２が設けられており、バルブ５２の開閉動作によりＮＨ３ガスのシャワーノズル４８への供給が制御される。
シャワーノズル４８は、ボート２０に保持されたウェハ１８の配列方向に沿って配置されている。シャワーノズル４８には、高周波電極３８側に、ボート２０に保持されたウェハ１８の配列方向に所定の間隔で複数のガス噴出孔が設けられている。この複数のガス噴出孔から、図６中に矢印で示すように、ガス供給管５０からシャワーノズル４８へ供給されるＮＨ３ガスが噴出する。
さらに、バッファ室２４内には、ＤＣＳガスを反応室１０内に供給するためのシャワーノズル５４が設けられている。シャワーノズル５４には、シャワーノズル５４にＤＣＳガスを供給するガス供給管５６が接続されている。ガス供給管５６にはバルブ５８が設けられており、バルブ５８の開閉動作によりＤＣＳガスのシャワーノズル５４への供給が制御される。
シャワーノズル５４は、ボート２０に保持されたウェハ１８の配列方向に沿って配置されている。シャワーノズル５４には、高周波電極３８側に、ボート２０に保持されたウェハ１８の配列方向に所定の間隔で複数のガス噴出孔が設けられている。この複数のガス噴出孔から、図６中に矢印で示すように、ガス供給管５６からシャワーノズル５４へ供給されるＤＣＳガスが噴出する。
本変形例による成膜装置では、ＡＬＤ法によりウェハ上にシリコン窒化膜を成膜する前の処理として、バッファ室２４内のシャワーノズル４８からのＮＨ３ガスの供給と、バッファ室２４内のシャワーノズル５４及びバッファ室２４外のシャワーノズル４２からのＤＣＳガスの供給とを交互に繰り返すことにより、ＮＨ３ガスとＤＣＳガスとを原料ガスとするＡＬＤ法により反応室１０内部の表面にシリコン窒化膜を堆積する。これにより、反応室１０内部の表面をシリコン窒化膜でコーティングする。本変形例においても、シャワーノズル４８とは別個独立に設けられたシャワーノズル５４により、ＮＨ３ガスのみならずＤＣＳガスをもバッファ室２４内に供給することができるので、上記と同様に、バッファ室２４内部の表面を含む反応室１０内部の表面をシリコン窒化膜で十分にコーティングすることができる。
本変形例のように、別個独立に設けられたシャワーノズル４８、５４からそれぞれＮＨ３ガス、ＤＣＳガスをバッファ室２４内へ供給するようにしてもよい。
［第２実施形態］
本発明の第２実施形態による成膜装置及び成膜方法について図７を用いて説明する。図７は、本実施形態による成膜装置の構造を示す横断面図である。なお、第１実施形態による成膜装置及び成膜方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による成膜装置は、第１実施形態による成膜装置において、ＮＨ３ガスのほかにシャワーノズル２６から反応室１０内に供給するガスとしてＤＣＳガスに代えてシラン（ＳｉＨ４）ガスを供給し、ＳｉＨ４ガスを反応ガスとするＣＶＤ法により反応室１０内部の表面にシリコン系の膜を堆積し、反応室１０内部の表面をシリコン系の膜でコーティングするものである。ここで、シリコン系の膜とは、例えばポリシリコン膜又はアモルファスシリコン膜のことをいう。
図７に示すように、バッファ室２４内のシャワーノズル２６に接続されたガス供給管２８は、第１実施形態と同様にシャワーノズル２６にＮＨ３ガスを供給するガス供給管３０と、シャワーノズル２６にＳｉＨ４ガスを供給するガス供給管３２とに分岐している。
ＮＨ３ガスのシャワーノズル２６への供給は、第１実施形態と同様に、バルブ３４の開閉動作により制御される。また、ＳｉＨ４ガスのシャワーヘッド２６への供給は、バルブ３６の開閉動作により制御される。シャワーノズル２６へのＮＨ３ガスの供給とＳｉＨ４ガスの供給とは、バルブ３４、３６の開閉動作により択一的に行われる。すなわちバルブ３４、３６は供給ガスの切り替えを行なう切り替え機構である。シャワーノズル２６にはＮＨ３ガスとＳｉＨ４ガスとが択一的に供給されるため、シャワーノズル２６からはＮＨ３ガスとＳｉＨ４ガスとが択一的に噴出する。
こうして、本実施形態による成膜装置では、シャワーノズル２６からバッファ室２４を介して反応室１０内にＳｉＨ４ガスを供給することができるようになっている。
本実施形態による成膜装置は、バッファ室２４内に設けられたシャワーノズル２６に、ＳｉＨ４ガスを供給するガス供給管３２がガス供給管２８を介して接続され、ＳｉＨ４ガスをシャワーノズル２６からバッファ室２４を介して反応室１０内へ供給することができるようになっていることに主たる特徴がある。
本実施形態による成膜装置では、ＡＬＤ法によりウェハ１８上にシリコン窒化膜を成膜する前の処理として、バッファ室２４内のシャワーノズル２６からＳｉＨ４ガスを供給することにより、ＳｉＨ４ガスを反応ガスとするＣＶＤ法により反応室１０内部の表面にシリコン系の膜を堆積する。これにより、バッファ室２４内部の表面を含む反応室１０内部の表面をシリコン系の膜でコーティングする。
このように、バッファ室２４内のシャワーノズル２６からＳｉＨ４ガスを供給してシリコン系の膜を堆積するため、反応管１２の内壁面、ボート２０の表面、及びバッファ室２４の外側表面だけでなく、バッファ室２４の内側表面、及び電極保護管４０、シャワーノズル２６等のバッファ室２４内の部材の表面をもシリコン系の膜で十分にコーティングすることができる。シャワーノズル２６については、内側表面及び外側表面をシリコン系の膜で十分にコーティングすることができる。
したがって、本実施形態によれば、反応室１０内部の表面をコーティングするシリコン系の膜により、反応室１０内の石英製の部材中のＮａが、ウェハ１８上に成膜するシリコン窒化膜に取り込まれるのを十分に抑制することができる。これにより、ウェハ１８上に成膜するシリコン窒化膜のＮａによる汚染を十分に抑制することができる。
こうして、シリコン系の膜で反応室１０内部の表面をシリコン系の膜でコーティングした後、第１実施形態による成膜装置と同様にして、ＮＨ３ガスとＤＣＳガスとを原料ガスとするＡＬＤ法によりウェハ１８上にシリコン窒化膜を堆積する。
このように、本実施形態によれば、ＡＬＤ法によりウェハ１８上にシリコン窒化膜を成膜する前の処理として、バッファ室２４内のシャワーノズル２６からＳｉＨ４ガスを供給することにより、ＳｉＨ４ガスを原料ガスとするＣＶＤ法により反応室１０内部の表面にシリコン系の膜を堆積するので、バッファ室２４の内側表面、及び電極保護管４０、シャワーノズル２６等のバッファ室２４内の部材の表面をもシリコン系の膜で十分にコーティングすることができる。したがって、本実施形態によれば、ウェハ１８上に成膜するシリコン窒化膜が、反応室１０内の部材中に含まれるＮａにより汚染されるのを十分に抑制することができる。
なお、上記では、バッファ室２４内に設けられた単一のシャワーノズル２６からＮＨ３ガスとＳｉＨ４ガスとを択一的にバッファ室２４内に供給していたが、必ずしも単一のシャワーノズル２６からＮＨ３ガスとＳｉＨ４ガスとを供給する必要はない。図６に示す第１実施形態の変形例においてバッファ室２４内に別個独立に設けられたシャワーノズル４８、５４からそれぞれＮＨ３ガス、ＤＣＳガスをバッファ室２４内へ供給していたのと同様に、バッファ室２４内に別個独立に設けられたシャワーノズルからそれぞれＮＨ３ガス、ＳｉＨ４ガスをバッファ室２４内へ供給する構成としてもよい。
［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法について図８及び図９を用いて説明する。図８及び図９は、本実施形態による半導体装置の製造方法を示す工程断面図である。
本実施形態による半導体装置の製造方法は、ＭＩＳトランジスタのゲート電極６６の側壁部分に形成するサイドウォールスペーサ７４を構成する絶縁膜として、第１又は第２実施形態による成膜装置を用いてＡＬＤ法によりシリコン窒化膜７２を形成するものである。
まず、例えばシリコンより成る半導体基板６０に、ＳＴＩ法等により、素子領域を画定する素子分離領域６２を形成する。
次いで、素子領域が画定された半導体基板６０上に、例えば熱酸化法により、シリコン酸化膜より成るゲート絶縁膜６４を形成する。
次いで、ゲート絶縁膜６４上に、例えばＣＶＤ法によりポリシリコン膜を堆積し、このポリシリコン膜をパターニングすることにより、ポリシリコン膜より成るゲート電極６６を形成する（図８（ａ）を参照）。
次いで、ゲート電極６６をマスクとして、例えばイオン注入法により、ゲート電極６６の両側の半導体基板６０にドーパント不純物を導入する。これにより、エクステンション・ソース／ドレイン構造のエクステンション領域を構成する浅い不純物拡散領域６８が形成される（図８（ｂ）を参照）。
次いで、全面に、例えばＣＶＤ法によりシリコン酸化膜７０を堆積する（図８（ｃ）を参照）。
次いで、シリコン酸化膜７０上に、第１又は第２実施形態による成膜装置を用いてＡＬＤ法によりシリコン窒化膜７２を堆積する（図９（ａ）を参照）。
ここで、ＡＬＤ法によりシリコン酸化膜７０上にシリコン窒化膜７２を成膜する前には、上述のように、バッファ室２４内部の表面を含む反応室１０内部の表面をシリコン窒化膜で十分にコーティングする。したがって、シリコン酸化膜７０上に形成するシリコン窒化膜７２がＮａにより汚染されるのを十分に抑制することができる。
次いで、例えばＲＩＥ（Reactive Ion etching）法により、シリコン窒化膜７２及びシリコン酸化膜７０を異方性エッチングする。これにより、ゲート電極６６の側壁部分に、シリコン酸化膜７０とシリコン窒化膜７２とを有するサイドウォールスペーサ７４が形成される（図９（ｂ）を参照）。
次いで、ゲート電極６６及びサイドウォールスペーサ７４をマスクとして、例えばイオン注入法により、ゲート電極６６及びサイドウォールスペーサ７４の両側の半導体基板６０にドーパント不純物を導入する。これにより、ソース／ドレイン領域の深い領域を構成する不純物拡散領域７６が形成される。
次いで、所定の熱処理を行うことにより、不純物拡散領域６８、７６に導入されたドーパント不純物を活性化する。これにより、ゲート電極６６の両側の半導体基板６０内に、エクステンション領域、すなわち浅い不純物拡散領域６８と、深い不純物拡散領域７６とにより構成されるソース／ドレイン領域７８が形成される（図９（ｃ）を参照）。
こうして、ゲート電極６６とソース／ドレイン領域７８とを有するＭＩＳトランジスタが形成される。
このように、本実施形態によれば、サイドウォールスペーサ７４を構成する絶縁膜として、第１又は第２実施形態による成膜装置を用いてＡＬＤ法によりシリコン窒化膜７２を形成するので、Ｎａによる汚染が十分に抑制されたシリコン窒化膜７２を形成することができ、デバイス特性に優れたＭＩＳトランジスタを形成することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ＡＬＤ法によりシリコン窒化膜を成膜する場合を例に説明したが、本発明は種々の膜をＡＬＤ法により成膜する場合に適用することができる。
例えば、酸化アルミニウム膜（Ａｌ２Ｏ３膜）をＡＬＤ法により成膜する場合にも本発明を適用することができる。
Ａｌ２Ｏ３膜を成膜する場合には、例えば、プラズマによる活性化を必要とする反応ガスであるＯ２ガスと、プラズマによる活性化を必要としない反応ガスであるトリメチルアルミニウム（ＴＭＡ）ガスとを原料ガスとして用いる。
この場合についても、上記第１実施形態と同様に、成膜装置を、プラズマによる活性化を必要する反応ガスだけでなくプラズマによる活性化を必要としない他の反応ガスをもバッファ室２４内に供給することができる構成とすればよい。この場合、ウェハ１８上に成膜する前の処理として行う反応室１０内部の表面のコーティングでは、ＡＬＤ法により反応室１０内部の表面にこれらの膜を堆積することにより、バッファ室２４内部の表面を含む反応室１０内部の表面をコーティングする。
或いは、上記第２実施形態と同様に、成膜装置を、ＳｉＨ４ガスをバッファ室２４内に供給することができる構成としてもよい。この場合、ウェハ１８上に成膜する前の処理として行う反応室１０内部の表面のコーティングでは、ＳｉＨ４ガスを原料ガスとするＣＶＤ法により反応室１０内部の表面にシリコン系の膜を堆積することにより、バッファ室２４内部の表面を含む反応室１０内部の表面をコーティングする。
また、上記第１実施形態では、シリコン窒化膜のシリコン源となる反応ガスとしてＤＣＳガスを用いる場合を例に説明したが、シリコン源となる反応ガスはＤＣＳガスに限定されるものではない。シリコン源となる反応ガスとしては、ＤＣＳガスのほか、例えば、ヘキサジクロロシラン（Ｓｉ２Ｈ６）、テトラクロロシラン（ＳｉＣｌ４）、ビスターシャルブチルアミノシラン(Ｃ８Ｈ２２Ｎ２Ｓｉ、ＢＴＢＡＳ)等のガスを用いてもよい。また、シリコン窒化膜の窒素源となる反応ガスとしてＮＨ３ガスを用いる場合を例に説明したが、窒素源となる反応ガスはＮＨ３ガスに限定されるものではない。窒素源となる反応ガスとしては、ＮＨ３ガスのほか、例えば、ヒドラジン（Ｎ２Ｈ４）等のガスを用いてもよい。
また、上記第２実施形態では、反応室１０内部の表面をシリコン系の膜でコーティングする際に、バッファ室２４内のシャワーノズル２６からＳｉＨ４ガスを供給する場合を例に説明したが、この際に供給する反応ガスはＳｉＨ４ガスに限定されるものではない。ＳｉＨ４ガスに代えて、例えば、ジシラン（Ｓｉ２Ｈ６）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、トリシラン（Ｓｉ３Ｈ８）、テトラクロロシラン（ＳｉＣｌ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、ビスターシャルブチルアミノシラン(Ｃ８Ｈ２２Ｎ２Ｓｉ、ＢＴＢＡＳ)等のシラン系ガスをバッファ室２４内のシャワーノズル２６から供給し、このようなシラン系ガスを原料ガスとするＣＶＤ法により反応室１０内部の表面にシリコン系の膜を堆積し、バッファ室２４内部の表面を含む反応室１０内部の表面をシリコン系の膜でコーティングしてもよい。
また、上記第３実施形態では、サイドウォールスペーサを構成する絶縁膜として、第１又は第２実施形態による成膜装置を用いてＡＬＤ法によりシリコン窒化膜を形成する場合を例に説明したが、半導体装置における層間絶縁膜、拡散防止膜、エッチングストッパ膜等として、第１又は第２実施形態による成膜装置を用いてＡＬＤ法によりシリコン窒化膜を形成してもよい。
また、上記実施形態では、複数枚のウェハを一括して処理するいわゆる縦型バッチ式の成膜装置を例に説明したが、ウェハを１枚ずつ処理するいわゆる枚葉式の成膜装置についても本発明を適用することができる。
また、上記実施形態では、ウェハ上に成膜を行う場合を例に説明したが、ウェハのほかガラス基板等の種々の基板に成膜を行う場合も本発明を適用することができる。
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１） 基板上に膜を形成する成膜装置であって、
前記基板を収容する反応容器と、
前記反応容器内に設けられたバッファ室と、
第１の反応ガスと、前記第１の反応ガスと異なる第２の反応ガスとを前記バッファ室内に供給する第１のガス供給部と、
前記バッファ室内にプラズマを生成するプラズマ生成部と
を有することを特徴とする成膜装置。
（付記２） 付記１記載の成膜装置において、
前記第１のガス供給部は、前記第１の反応ガスと前記第２の反応ガスとを択一的に供給する切り替え機構を有する
ことを特徴とする成膜装置。
（付記３） 付記１記載の成膜装置において、
前記第１のガス供給部は、前記第１の反応ガスを供給する第１のノズルと、前記第２の反応ガスを供給する第２のノズルとを有する
ことを特徴とする成膜装置。
（付記４） 付記１乃至３のいずれかに記載の成膜装置において、
前記バッファ室の外部にあって、前記反応室内に第３の反応ガスを供給する第２のガス供給部を更に有する
ことを特徴とする成膜装置。
（付記５） 付記１乃至３のいずれかに記載の成膜装置において、
前記第２の反応ガスは、シラン系ガスである
ことを特徴とする成膜装置。
（付記６） 付記４記載の成膜装置は、
前記第１の反応ガスと前記第３の反応ガスとを用いて原子層堆積法により前記基板上に前記膜を形成する原子層堆積装置である
ことを特徴とする成膜装置。
（付記７） 付記６記載の成膜装置において、
前記第１の反応ガスは、アンモニアガスであり、
前記第３の反応ガスは、ジクロロシランガスであり、
前記膜は、シリコン窒化膜である
ことを特徴とする成膜装置。
（付記８） 付記１乃至６のいずれか１項に記載の成膜装置において、
前記第１の反応ガスは、アンモニアガスであり、
前記第２の反応ガスは、ジクロロシランガスである
ことを特徴とする成膜装置。
（付記９） 基板を収容する反応容器と、前記反応容器内に設けられたバッファ室と、第１の反応ガスを前記バッファ室内に供給するガス供給部と、前記バッファ室内にプラズマを生成するプラズマ生成部とを有する成膜装置の前記バッファ室の内壁面に第１の膜を堆積させるコーティング方法であって、
前記第１の反応ガスとは異なる第２の反応ガスを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面に前記第１の膜を堆積させる
ことを特徴とするコーティング方法。
（付記１０） 付記９記載のコーティング方法において、
前記バッファ室の前記内壁面に前記第１の膜を堆積させる工程において、前記第１の反応ガスと前記第２の反応ガスとを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面に前記第１の膜を堆積させる
ことを特徴とするコーティング方法。
（付記１１） 付記１０記載のコーティング方法において、
前記第１の反応ガスと前記第２の反応ガスとを用いて原子層堆積法により前記バッファ室の前記内壁面に前記第１の膜を堆積させる
ことを特徴とするコーティング方法。
（付記１２） 付記１１記載のコーティング方法において、
前記第１の反応ガスは、アンモニアガスであり、
前記第２の反応ガスは、ジクロロシランガスであり、
前記第１の膜は、シリコン窒化膜である
ことを特徴とするコーティング方法。
（付記１３） 付記９記載のコーティング方法において、
前記第２の反応ガスは、シラン系ガスであり、
前記バッファ室の前記内壁面をコーティングする際には、前記第２の反応ガスを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面をシリコン系の膜でコーティングする
ことを特徴とするコーティング方法。
（付記１４） 半導体基板を収容する反応容器と、前記反応容器内に設けられたバッファ室と、第１の反応ガスを前記バッファ室内に供給する第１のガス供給部と、前記バッファ室内にプラズマを生成するプラズマ生成部とを有する成膜装置の前記バッファ室に、前記第１の反応ガスとは異なる第２の反応ガスを供給して、前記バッファ室の内壁面に第１の膜を堆積させる工程と、
前記反応室内に前記第１の反応ガスを供給して前記半導体基板上に第２の膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１５） 付記１４記載の半導体装置の製造方法において、
前記半導体基板上に前記第２の膜を形成する工程は、前記反応容器内に第３の反応ガスを供給する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記１６） 付記１４又は１５に記載の半導体装置の製造方法において、
前記半導体基板上に前記第２の膜を形成する工程では、ゲート電極が形成された前記半導体基板上に前記第２の膜を形成し、
前記半導体基板上に前記第２の膜を形成する工程の後に、前記第２の膜を異方性エッチングすることにより、前記ゲート電極の側壁部分に、前記第２の膜を含むサイドウォールスペーサを形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
本発明の第１実施形態による成膜装置の構造を示す縦断面図である。 本発明の第１実施形態による成膜装置の構造を示す横断面図である。 本発明の第１実施形態による成膜装置における反応室内部の表面に対するコーティングを説明する図である。 バッファ室内にＤＣＳガスが供給されない構成の成膜装置における反応室内部の表面に対するコーティングを説明する図である。 本発明の第１実施形態による成膜装置により成膜されたシリコン窒化膜の評価結果を示すグラフである。 本発明の第１実施形態の変形例による成膜装置の構造を示す横断面図である。 本発明の第２実施形態による成膜装置の構造を示す横断面図である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 ＡＬＤ法により成膜を行う従来の成膜装置の構造を示す横断面図である。
符号の説明
１０…反応室
１２…反応管
１４…シールキャップ
１６…ヒーター
１８…ウェハ
２０…ボート
２２…排気口
２４…バッファ室
２４ａ…ガス噴出孔
２６、４２、４８、５４…シャワーノズル
２８、３０、３２、４４、５０、５６…ガス供給管
３４、３６、４６、５２、５８…バルブ
３８…高周波電極
４０…電極保護管
４７…シリコン窒化膜
６０…半導体基板
６２…素子分離領域
６４…ゲート絶縁膜
６６…ゲート電極
６８…不純物拡散領域
７０…シリコン酸化膜
７２…シリコン窒化膜
７４…サイドウォールスペーサ
７６…不純物拡散領域
７８…ソース／ドレイン領域
１００…反応管
１０２…ウェハ
１０４…バッファ室
１０４ａ…ガス供給孔
１０６…ノズル
１０８…電極
１１０…電極保護管
１１２…ガス供給部
１１２ａ…ガス供給孔

Claims (8)

  1. 基板上に膜を形成する成膜装置であって、
    前記基板を収容する反応容器と、
    前記反応容器内に設けられたバッファ室と、
    第１の堆積ガスと、前記第１の堆積ガスと異なる第２の堆積ガスとを前記バッファ室内に供給し、前記第１の堆積ガスと前記第２の堆積ガスとを択一的に供給する切り替え機構を有する第１のガス供給部と、
    前記バッファ室内にプラズマを生成するプラズマ生成部と、
    前記バッファ室の外部にあって、前記反応室内に第３の堆積ガスを供給する第２のガス供給部と
    を有することを特徴とする成膜装置。
  2. 請求項１記載の成膜装置において、
    前記第２の堆積ガスは、シラン系ガスである
    ことを特徴とする成膜装置。
  3. 基板を収容する反応容器と、
    前記反応容器内に設けられたバッファ室と、
    第１の堆積ガスと、前記第１の堆積ガスとは異なる第２の堆積ガスとを前記バッファ室内に供給し、前記第１の堆積ガスと前記第２の堆積ガスとを択一的に供給する切り替え機構を有する第１のガス供給部と、
    前記バッファ室内にプラズマを生成するプラズマ生成部と、
    前記バッファ室の外部にあって、前記反応室内に第３の堆積ガスを供給する第２のガス供給部と
    を有する成膜装置の前記バッファ室の内壁面に第１の膜を堆積させるコーティング方法であって、
    前記第２の堆積ガスを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面に前記第１の膜を堆積させる
    ことを特徴とするコーティング方法。
  4. 請求項３記載のコーティング方法において、
    前記第１の堆積ガスと前記第２の堆積ガスとを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面に前記第１の膜を堆積させる
    ことを特徴とするコーティング方法。
  5. 請求項３記載のコーティング方法において、
    前記第２の堆積ガスは、シラン系ガスであり、
    前記バッファ室の前記内壁面をコーティングする際には、前記第２の堆積ガスを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面をシリコン系の膜でコーティングする
    ことを特徴とするコーティング方法。
  6. 半導体基板を収容する反応容器と、
    前記反応容器内に設けられたバッファ室と、
    第１の堆積ガスと、前記第１の堆積ガスとは異なる第２の堆積ガスとを前記バッファ室内に供給し、前記第１の堆積ガスと前記第２の堆積ガスとを択一的に供給する切り替え機構を有する第１のガス供給部と、
    前記バッファ室内にプラズマを生成するプラズマ生成部と、
    前記バッファ室の外部にあって、前記反応室内に第３の堆積ガスを供給する第２のガス供給部と
    を有する成膜装置の前記バッファ室に、前記第１の堆積ガスとは異なる第２の堆積ガスを供給して、前記バッファ室の内壁面に第１の膜を堆積させる工程と、
    前記反応室内に前記第１の堆積ガスを供給して前記半導体基板上に第２の膜を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記半導体基板上に前記第２の膜を形成する工程は、前記反応容器内に第３の堆積ガスを供給する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項６又は７記載の半導体装置の製造方法において、
    半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記半導体基板上及び前記ゲート電極上に、前記第２の膜を形成する工程と、
    前記第２の膜の一部を除去して、前記ゲート電極の側壁にサイドウォールスペーサを形成する工程と、
    前記半導体基板にソース領域及びドレイン領域を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2007188148A 2007-07-19 2007-07-19 成膜装置及びそのコーティング方法 Expired - Fee Related JP4978355B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007188148A JP4978355B2 (ja) 2007-07-19 2007-07-19 成膜装置及びそのコーティング方法
US12/175,002 US8232217B2 (en) 2007-07-19 2008-07-17 Film deposition apparatus, method of manufacturing a semiconductor device, and method of coating the film deposition apparatus
US13/536,406 US20120279451A1 (en) 2007-07-19 2012-06-28 Film deposition apparatus, method of manufacturing a semiconductor device, and method of coating the film deposition apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007188148A JP4978355B2 (ja) 2007-07-19 2007-07-19 成膜装置及びそのコーティング方法

Publications (2)

Publication Number Publication Date
JP2009026934A JP2009026934A (ja) 2009-02-05
JP4978355B2 true JP4978355B2 (ja) 2012-07-18

Family

ID=40265187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007188148A Expired - Fee Related JP4978355B2 (ja) 2007-07-19 2007-07-19 成膜装置及びそのコーティング方法

Country Status (2)

Country Link
US (2) US8232217B2 (ja)
JP (1) JP4978355B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829327B1 (ko) * 2002-04-05 2008-05-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반응 용기
JP5568212B2 (ja) * 2007-09-19 2014-08-06 株式会社日立国際電気 基板処理装置、そのコーティング方法、基板処理方法及び半導体デバイスの製造方法
US20120122319A1 (en) * 2007-09-19 2012-05-17 Hironobu Shimizu Coating method for coating reaction tube prior to film forming process
JP5201934B2 (ja) * 2007-10-10 2013-06-05 東京エレクトロン株式会社 基板処理装置のメタル汚染低減方法
JP2010239115A (ja) * 2009-03-10 2010-10-21 Hitachi Kokusai Electric Inc 基板処理装置
JP5346904B2 (ja) * 2009-11-27 2013-11-20 東京エレクトロン株式会社 縦型成膜装置およびその使用方法
JP2014038874A (ja) * 2010-11-08 2014-02-27 Canon Anelva Corp プラズマ誘起ｃｖｄ方法
CN102456568A (zh) * 2011-09-29 2012-05-16 上海华力微电子有限公司 一种淀积掺氮碳化硅薄膜的方法
KR20140052763A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법들
WO2014189671A1 (en) * 2013-05-24 2014-11-27 Applied Materials, Inc. Cobalt selectivity improvement in selective cobalt process sequence
JP6415215B2 (ja) * 2014-09-26 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
JP6462161B2 (ja) * 2016-02-09 2019-01-30 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221598A (ja) * 1988-07-07 1990-01-24 Nissin Electric Co Ltd Ｅｃｒプラズマ源およびその内壁膜の形成方法
US5383984A (en) * 1992-06-17 1995-01-24 Tokyo Electron Limited Plasma processing apparatus etching tunnel-type
JP4435111B2 (ja) * 2001-01-11 2010-03-17 株式会社日立国際電気 Ａｌｄ装置および半導体装置の製造方法
CN100389482C (zh) 2002-11-11 2008-05-21 株式会社日立国际电气 基板处理装置
US6802945B2 (en) * 2003-01-06 2004-10-12 Megic Corporation Method of metal sputtering for integrated circuit metal routing
JP2005243737A (ja) 2004-02-24 2005-09-08 Hitachi Kokusai Electric Inc 基板処理装置
US7504289B2 (en) * 2005-10-26 2009-03-17 Freescale Semiconductor, Inc. Process for forming an electronic device including transistor structures with sidewall spacers
JP2008028058A (ja) * 2006-07-20 2008-02-07 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
JP5568212B2 (ja) * 2007-09-19 2014-08-06 株式会社日立国際電気 基板処理装置、そのコーティング方法、基板処理方法及び半導体デバイスの製造方法
US20120122319A1 (en) * 2007-09-19 2012-05-17 Hironobu Shimizu Coating method for coating reaction tube prior to film forming process

Also Published As

Publication number Publication date
US8232217B2 (en) 2012-07-31
JP2009026934A (ja) 2009-02-05
US20090023301A1 (en) 2009-01-22
US20120279451A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
JP4978355B2 (ja) 成膜装置及びそのコーティング方法
KR102158903B1 (ko) 질화막의 형성 방법 및 형성 장치
KR100944833B1 (ko) 성막 장치, 성막 방법 및 기억 매체
JP4179311B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR101323088B1 (ko) 반도체 장치의 제조 방법, 클리닝 방법 및 기판 처리 장치
JP4403824B2 (ja) シリコン窒化膜の成膜方法
US20070087579A1 (en) Semiconductor device manufacturing method
US9096928B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
CN109216186B (zh) 蚀刻方法和残渣去除方法
TWI721271B (zh) 矽氮化膜之成膜方法及成膜裝置
US10964530B2 (en) Method of forming blocking silicon oxide film, and storage medium
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
US10224185B2 (en) Substrate processing apparatus
EP1592051A1 (en) Cvd method for forming silicon nitride film on target substrate
US10553686B2 (en) Method and apparatus for forming silicon oxide film, and storage medium
TWI777069B (zh) 基板處理裝置、基板處理裝置之電極及半導體裝置之製造方法
WO2016178845A1 (en) Methods for selective deposition of metal silicides via atomic layer deposition (ald) cycles
KR20180045040A (ko) 하이드로실릴화 부동태화를 사용한 표면 선택적 원자 층 증착
KR102399664B1 (ko) 성막 방법, 성막 처리용의 처리 용기의 클리닝 방법 및 성막 장치
KR20200010411A (ko) 에칭 방법
KR102297247B1 (ko) 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP2006066884A (ja) 成膜方法、成膜装置及び記憶媒体
KR20180111556A (ko) 에칭 방법 및 에칭 장치
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
WO2018220973A1 (ja) エッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4978355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees