JP4978355B2 - 成膜装置及びそのコーティング方法 - Google Patents

成膜装置及びそのコーティング方法 Download PDF

Info

Publication number
JP4978355B2
JP4978355B2 JP2007188148A JP2007188148A JP4978355B2 JP 4978355 B2 JP4978355 B2 JP 4978355B2 JP 2007188148 A JP2007188148 A JP 2007188148A JP 2007188148 A JP2007188148 A JP 2007188148A JP 4978355 B2 JP4978355 B2 JP 4978355B2
Authority
JP
Japan
Prior art keywords
gas
buffer chamber
film
reaction
deposition gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007188148A
Other languages
English (en)
Other versions
JP2009026934A (ja
Inventor
克明 大越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007188148A priority Critical patent/JP4978355B2/ja
Priority to US12/175,002 priority patent/US8232217B2/en
Publication of JP2009026934A publication Critical patent/JP2009026934A/ja
Priority to US13/536,406 priority patent/US20120279451A1/en
Application granted granted Critical
Publication of JP4978355B2 publication Critical patent/JP4978355B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/3141Deposition using atomic layer deposition techniques [ALD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • H01L21/3185Inorganic layers composed of nitrides of siliconnitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、基板上への成膜前の処理として反応容器内部の表面のコーティングを行う成膜装置及びそのコーティング方法に関する。
これまで、半導体装置の製造プロセスにおける成膜技術としては、CVD(Chemical Vapor Deposition)法(化学気相成長法)が一般的に用いられている。近時、半導体装置の微細化の進展に伴い、成膜技術には、低温での成膜が可能であること、高品質の薄膜の成膜が可能であること等が要求されている。
ALD(Atomic Layer Deposition)法(原子層堆積法)は、低温での成膜が可能であること、段差被覆性に優れた成膜が可能であること等を特徴としており、かかる要求に応える成膜技術として期待されている(例えば特許文献1、2を参照)。ALD法は、成膜すべき膜の原料となる2種類又はそれ以上の反応ガスをウェハ等の基板上に交互に供給し、1原子層単位又は1分子層単位で吸着させ、基板表面での化学反応により成膜を行うものである。
ALD法により成膜を行う従来の成膜装置についてシリコン窒化膜(Si膜)を成膜する場合を例に図10を用いて説明する。図10は、ALD法により成膜を行う従来の成膜装置の構造を示す横断面図である。
成膜が行われる反応容器としての反応管100内には、複数枚のウェハ102がウェハ面を水平にして所定の間隔をあけて鉛直方向に配列された状態でボート(図示せず)に保持されている。
反応管100の内壁には、バッファ室104が設けられている。バッファ室104内には、アンモニア(NH)ガスを供給するためのノズル106と、プラズマ放電用の一対の電極108とが配置されている。一対の電極108は、それぞれ電極保護管内110内に収容されている。NHガスは、バッファ室104内において、一対の電極108により生成されたプラズマにより活性化され、バッファ室104のガス供給孔104aを介してウェハ102に供給される。
また、反応管100内には、バッファ室104とは別に、ジクロロシラン(SiHCl、DCS)ガスを供給するためのガス供給部112が設けられている。DCSガスは、ガス供給部112に設けられたガス供給孔112aを介してウェハ102に供給される。
成膜の際には、バッファ室104からの活性化されたNHガスの供給と、ガス供給部112からのDCSガスの供給とを交互に繰り返すことにより、ウェハ102上にシリコン窒化膜を形成する。
国際公開第2004/044970号パンフレット 特開2005−243737号公報
上記従来の成膜装置においては、ボート、バッファ室、電極保護管、ノズル、ガス供給部等の反応管内の部材及び反応管の材料には、石英が用いられている。これら石英製部材には、不純物としてナトリウム(Na)が含まれている。このような石英製部材に含まれるNaは、ウェハ上への成膜時においてプラズマにより部材中から放出され、その結果、成膜される膜中に取り込まれることになる。Naが取り込まれた膜が半導体装置に用いられた場合、その膜中のNaは、デバイス特性の劣化を招く原因となる。
成膜装置においては、一般的に、このような石英製部材中の不純物による汚染の抑制や、パーティクルの発生の抑制、成膜の安定性向上等を目的として、成膜前の処理として、反応容器の内壁面及び反応容器内の部材の表面をCVD法等により成膜した膜でコーティングすることが行われている。
ALD法による成膜装置においても、成膜前の処理として、反応容器の内壁面及び反応容器内の部材の表面を、CVD法やALD法により成膜した膜でコーティングする必要がある。この場合、反応容器の内壁面、ボートの表面、バッファ室の外側表面、バッファ室外に配置されたガス供給部の表面は、容易にコーティングすることが可能である。
しかしながら、プラズマ放電用の電極により生成されるプラズマに曝されるバッファ室の内側表面や、バッファ室内に配置されたノズルの表面は、バッファ室外の部材等の表面とは異なり、膜によりコーティングすることが困難であった。これは、バッファ室のガス供給孔からはプラズマにより活性化された反応ガスが流出するため、バッファ室外のガス供給部から供給される他の反応ガスがバッファ室内に流入することが困難なためである。このため、ALD法により成膜を行う従来の成膜装置では、反応容器内の石英製部材に含まれるNaが膜中に取り込まれるのを十分に抑制することは困難であった。
本発明の目的は、反応容器内の部材に含まれるNaが、基板上に形成する膜中に取り込まれるのを十分に抑制しうる成膜装置及びそのコーティング方法を提供することにある。
本発明の一観点によれば、基板上に膜を形成する成膜装置であって、前記基板を収容する反応容器と、前記反応容器内に設けられたバッファ室と、第1の堆積ガスと、前記第1の堆積ガスと異なる第2の堆積ガスとを前記バッファ室内に供給し、前記第1の堆積ガスと前記第2の堆積ガスとを択一的に供給する切り替え機構を有する第1のガス供給部と、前記バッファ室内にプラズマを生成するプラズマ生成部と、前記バッファ室の外部にあって、前記反応室内に第3の堆積ガスを供給する第2のガス供給部とを有することを特徴とする成膜装置が提供される。
また、本発明の他の観点によれば、基板を収容する反応容器と、前記反応容器内に設けられたバッファ室と、第1の堆積ガスと、前記第1の堆積ガスとは異なる第2の堆積ガスとを前記バッファ室内に供給し、前記第1の堆積ガスと前記第2の堆積ガスとを択一的に供給する切り替え機構を有する第1のガス供給部と、前記バッファ室内にプラズマを生成するプラズマ生成部と、前記バッファ室の外部にあって、前記反応室内に第3の堆積ガスを供給する第2のガス供給部とを有する成膜装置の前記バッファ室の内壁面に第1の膜を堆積させるコーティング方法であって、前記第2の堆積ガスを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面に前記第1の膜を堆積させることを特徴とするコーティング方法が提供される。
また、本発明の更に他の観点によれば、半導体基板を収容する反応容器と、前記反応容器内に設けられたバッファ室と、第1の堆積ガスと、前記第1の堆積ガスとは異なる第2の堆積ガスとを前記バッファ室内に供給し、前記第1の堆積ガスと前記第2の堆積ガスとを択一的に供給する切り替え機構を有する第1のガス供給部と、前記バッファ室内にプラズマを生成するプラズマ生成部と、前記バッファ室の外部にあって、前記反応室内に第3の堆積ガスを供給する第2のガス供給部とを有する成膜装置の前記バッファ室に、前記第1の堆積ガスとは異なる第2の堆積ガスを供給して、前記バッファ室の内壁面に第1の膜を堆積させる工程と、前記反応室内に前記第1の堆積ガスを供給して前記半導体基板上に第2の膜を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、基板を収容する反応容器と、反応容器内に設けられたバッファ室と、第1の反応ガスを前記バッファ室内に供給するガス供給部と、バッファ室内にプラズマを生成するプラズマ生成部とを有する成膜装置において、第1の反応ガスとは異なる第2の反応ガスをバッファ室内に供給することによりバッファ室の内壁面に膜を堆積させ、バッファ室の内壁面をコーティングするので、反応容器内の部材に含まれるNaが、基板上に成膜する膜中に取り込まれるのを十分に抑制することができる。したがって、本発明によれば、基板上に形成する膜のNaによる汚染を十分に抑制することができる。
[第1実施形態]
本発明の第1実施形態による成膜装置及び成膜方法について図1乃至図5を用いて説明する。図1は、本実施形態による成膜装置の構造を示す縦断面図である。図2は、本実施形態による成膜装置の構造を示す横断面図である。図3は、本実施形態による成膜装置における反応室内部の表面に対するコーティングを説明する図である。図4は、バッファ室24内にDCSガスが供給されない構成の成膜装置における反応室内部の表面に対するコーティングを説明する図である。図5は、本実施形態による成膜装置により成膜された膜の評価結果を示すグラフである。
まず、本実施形態による成膜装置について図1及び図2を用いて説明する。本実施形態による成膜装置は、原子層堆積装置である。本実施形態では、プラズマによる活性化を必要とする反応ガスであるNHガスと、プラズマによる活性化を必要としない反応ガスであるDCSガスとを原料ガスとして用いたALD法によりシリコン窒化膜を成膜する場合について説明する。
図1及び図2に示すように、ALD法による成膜が行われる反応容器としての反応室10は、下端に開口部を有する円筒形状の反応管12と、反応管の下端の開口部を塞いで支持するシールキャップ14とを有している。反応管12は、例えば石英により構成されている。反応管12の下端とシールキャップ14との間には、例えばOリング等のシール部材(図示せず)が介在され、反応管12の下端の開口部がシールキャップ14により密閉される。
反応管12の周囲には、反応室10を加熱するヒーター16が設けられている。成膜時には、ヒーター16により、成膜が行われるウェハ18が所定の温度に加熱される。
反応管12内のシールキャップ14上には、ウェハ18を保持するためのボート20が設けられている。ボート20には、複数枚のウェハ18がウェハ面を水平にして、反応管12の管軸方向すなわち鉛直方向に多段に配列した状態で保持されている。こうして、反応室10内に、ボート20に保持された状態で複数枚のウェハ18が収容されている。
反応管12の下部には、反応室10内のガスを排気するための排気口22が設けられている。排気口22には、真空ポンプ(図示せず)が接続されている。成膜時には、この真空ポンプにより反応室10内が所定の圧力に減圧される。
反応管12の内壁には、ボート20に保持されるウェハ18の配列方向に沿って、バッファ室24が設けられている。バッファ室24は、例えば石英により構成されている。
バッファ室24内には、反応ガスとしてNHガス及びDCSガスをバッファ室24を介して反応室10内に択一的に供給するためのシャワーノズル26が設けられている。シャワーノズル26は、例えば石英により構成されている。
シャワーノズル26には、シャワーノズル26に反応ガスを供給するガス供給管28が接続されている。ガス供給配管28は、NHガスを供給するガス供給管30と、DCSガスを供給するガス供給管32とに分岐している。ガス供給管30にはバルブ34が設けられており、バルブ34の開閉動作によりNHガスのシャワーノズル26への供給が制御される。また、ガス供給管32にはバルブ36が設けられており、バルブ36の開閉動作によりDCSガスのシャワーノズル26への供給が制御される。シャワーノズル26へのNHガスの供給とDCSガスの供給とは、バルブ34、36の開閉動作により択一的に行われる。すなわちバルブ34、36は供給ガスの切り替えを行なう切り替え機構である。
シャワーノズル26は、ボート20に保持されたウェハ18の配列方向に沿って配置されている。シャワーノズル26には、同じくバッファ室24内に設けられた後述の高周波電極38側に、ボート20に保持されたウェハ18の配列方向に所定の間隔で複数のガス噴出孔が設けられている。ガス噴出孔のサイズは数mm程度である。この複数のガス噴出孔から、図2中に矢印で示すように、ガス供給管28からシャワーノズル26へ供給される反応ガス、すなわちNHガス又はDCSガスが噴出する。シャワーノズル26にはNHガスとDCSガスとが択一的に供給されるため、シャワーノズル26からはNHガスとDCSガスとが択一的に噴出する。
また、バッファ室24内には、プラズマ放電用の一対の高周波電極38が設けられている。各高周波電極38は、シャワーノズル26に沿った方向に延在する棒状電極であり、電極保護管40内に収容されている。電極保護管40は、例えば石英により構成されている。一対の高周波電極38は、高周波電源(図示せず)に接続されている。高周波電源によって高周波電力が一対の高周波電極38の間に印加されることにより、一対の高周波電極38の間に、シャワーノズル26から噴出するNHガスを活性化するためのプラズマが生成される。
バッファ室24のボート20側の側壁部分には、ボート20に保持されたウェハ18の配列方向に沿って、バッファ室24内の反応ガスが噴出する複数のガス噴出孔24aが設けられている。ガス噴出孔24aのサイズは数mm程度である。シャワーノズル26からバッファ室24内に供給された反応ガスは、図1及び図2中に矢印で示すように、複数のガス噴出孔24aからウェハ18に向けて噴出する。
シャワーノズル26から供給されるNHガスは、バッファ室24内において、一対の高周波電極38により生成されたプラズマにより活性化される。プラズマにより活性化されたNHガスは、複数のガス噴出孔24aを介してバッファ室24からウェハ18に向けて噴出する。バッファ室24内においてプラズマによりNHガスを活性化するため、効率よくNHガスを活性化することができるとともに、活性化したNHガスを均一にウェハ18に供給することが可能となっている。
また、反応室10内のバッファ室24外の位置には、反応ガスとしてDCSガスを反応室10内に供給するためのシャワーノズル42が設けられている。シャワーノズル42は、例えば石英により構成されている。
シャワーノズル42には、シャワーノズル42にDCSガスを供給するガス供給管44が接続されている。ガス供給管44にはバルブ46が設けられており、バルブ46の開閉動作によりDCSガスのシャワーノズル42への供給が制御される。
シャワーノズル42は、ボート20に保持されたウェハ18の配列方向に沿って配置されている。シャワーノズル42には、ボート20側に、ボート20に保持されたウェハ18の配列方向に所定の間隔で複数のガス噴出孔が設けられている。ガス噴出孔のサイズは数mm程度である。この複数のガス噴出孔から、図1及び図2中に矢印で示すように、ガス供給管44からシャワーノズル42へ供給されるDCSガスが噴出する。
こうして、本実施形態による成膜装置が構成されている。
本実施形態による成膜装置は、バッファ室24内に設けられたシャワーノズル26に、NHガスを供給するガス供給管30と、DCSガスを供給するガス供給管32とがガス供給管28を介して接続され、NHガスのみならず、DCSガスをもシャワーノズル26からバッファ室24内へ供給することができるようになっていることに主たる特徴がある。
本実施形態による成膜装置では、後述するように、ALD法によりウェハ18上にシリコン窒化膜を成膜する前の処理として、バッファ室24内のシャワーノズル26からのNHガスの供給と、バッファ室24内のシャワーノズル26及びバッファ室24外のシャワーノズル42からのDCSガスの供給とを交互に繰り返すことにより、NHガスとDCSガスとを原料ガスとするALD法により反応室10内部の表面にシリコン窒化膜を堆積する。これにより、バッファ室24内部の表面を含む反応室10内部の表面をシリコン窒化膜でコーティングする。
ここで、本実施形態による成膜装置では、バッファ室24内のシャワーノズル26から、プラズマによる活性化を必要とするNHガスのみならず、プラズマによる活性化を必要としないDCSガスをもバッファ室24内に供給することができる。このため、反応管12の内壁面、ボート20の表面、及びバッファ室24の外側表面(外壁面)だけでなく、バッファ室24内部の表面、すなわち、バッファ室24の内側表面(内壁面)、及び電極保護管40、シャワーノズル26等のバッファ室24内の部材の表面をもシリコン窒化膜で十分にコーティングすることができる。シャワーノズル26については、内側表面及び外側表面をシリコン窒化膜で十分にコーティングすることができる。
図3は、本実施形態による成膜装置において、ALD法によりウェハ18上にシリコン窒化膜を成膜する前の処理として反応室10内部の表面をシリコン窒化膜でコーティングした状態を示している。
図示するように、反応管12の内壁面、ボート20の表面、バッファ室24の外側表面、及びシャワーノズル42の表面は、シリコン窒化膜47で十分にコーティングされている。さらに、本実施形態では、バッファ室24内にNHガスのみならずDCSガスをも供給することができるため、バッファ室24の内側表面、電極保護管40の表面及びシャワーノズル26の外側表面も、シリコン窒化膜47で十分にコーティングされている。また、図示しないが、シャワーノズル26の内側表面も、シリコン窒化膜で十分にコーティングされている。
このように、本実施形態による成膜装置では、高周波電極38により生成されるプラズマに曝されNa汚染の主たる汚染源となるバッファ室24内部の表面、すなわち、バッファ室24の内側表面、電極保護管40の表面及びシャワーノズル26の表面をシリコン窒化膜47で十分にコーティングすることができる。
したがって、本実施形態によれば、反応室10内部の表面をコーティングするシリコン窒化膜47により、反応室10内の石英製の部材中のNaが、ウェハ18上に成膜するシリコン窒化膜に取り込まれるのを十分に抑制することができる。これにより、ウェハ18上に成膜するシリコン窒化膜のNaによる汚染を十分に抑制することができる。
これに対して、バッファ室24内にDCSガスが供給されない構成の場合には、バッファ室24の内側表面及びバッファ室24内の部材の表面をシリコン窒化膜でコーティングすることは困難である。したがって、この場合、ウェハ18上に成膜するシリコン窒化膜のNaによる汚染を十分に抑制することはできない。
図4は、バッファ室24内にDCSガスが供給されない構成の成膜装置において、ALD法によりウェハ18上にシリコン窒化膜を成膜する前の処理として反応室10内部の表面をシリコン窒化膜でコーティングした状態を示している。
図4に示す構成では、バッファ室24内のシャワーノズル26には、DCSガスは供給されず、NHガスだけがガス供給管28から供給されるようになっている。このため、図示するように、反応管12の内壁面等は、図3に示す場合と同様にシリコン窒化膜47でコーティングされているのに対して、バッファ室24の内側表面、電極保護管40の表面、及びシャワーノズル26の表面は、殆どシリコン窒化膜でコーティングされていない。このように、バッファ室24内にDCSガスが供給されない構成では、プラズマに曝されNa汚染の主たる汚染源となるバッファ室24内部の表面をコーティングすることが困難であるために、Na汚染を十分に抑制することは困難である。
次に、図1及び図2に示す成膜装置を用いた本実施形態による成膜方法について図1及び図2を用いて説明する。
本実施形態では、ALD法によるウェハ上へのシリコン窒化膜の成膜に先立ち、以下に述べるようにして、反応室10内部の表面をシリコン窒化膜でコーティングする。
まず、ヒーター16により反応室10を所定の温度まで加熱するとともに、排気口22に接続された真空ポンプ(図示せず)により反応室10内を所定の圧力まで減圧する。
次いでバッファ室24内の一対の高周波電極38の間に高周波電力を印加し、一対の高周波電極38の間にプラズマを生成させる。
次いで、バッファ室24内のシャワーノズル26からのNHガスの供給と、バッファ室24内のシャワーノズル26及びバッファ室24外のシャワーノズル42からのDCSガスの供給とを交互に繰り返す。シャワーノズル26から供給されたNHガスは、一対の高周波電極38により生成されたプラズマにより活性化される。プラズマにより活性化されたNHガスは、バッファ室24を介して反応室10内に供給される。シャワーノズル26から供給されたDCSガスは、バッファ室24を介して反応室10内に供給される。
なお、バッファ室24内の一対の高周波電極38の間に高周波電力を印加し、一対の高周波電極38の間にプラズマを生成させるのは、シャワーノズル26からNHガスを供給している時に限ってもよい。
こうして、NHガスとDCSガスとを原料ガスとするALD法により、反応室10内部の表面にシリコン窒化膜を堆積し、反応室10内部の表面をシリコン窒化膜でコーティングする。
また、反応室10内部の表面をシリコン窒化膜でコーティングする際、反応室10の温度が500℃以上の場合は、必ずしもNHガスをプラズマで活性化する必要はない。
本実施形態では、バッファ室24内のシャワーノズル26から、NHガスのみならずDCSガスをもバッファ室24内に供給するため、反応管12の内壁面、ボート20の表面、バッファ室24の外側表面、及びシャワーヘッド42の表面だけでなく、バッファ室24の内側表面、及び電極保護管40、シャワーノズル26等のバッファ室24内の部材の表面をもシリコン窒化膜で十分にコーティングすることができる。これにより、この後にウェハ上に成膜するシリコン窒化膜が、反応室10内の部材中に含まれるNaにより汚染されるのを十分に抑制することができる。
こうして反応室10内部の表面をシリコン窒化膜でコーティングした後、ALD法によりウェハ18上にシリコン窒化膜を以下に述べるようにして成膜する。
まず、反応室10内に、複数枚のウェハ18をボート20によって鉛直方向に所定の間隔をあけて配列した状態で保持する。
次いで、ヒーター16により反応室10内のウェハ18を所定の温度まで加熱するとともに、排気口22に接続された真空ポンプ(図示せず)により反応室10内を所定の圧力まで減圧する。
次いでバッファ室24内の一対の高周波電極38の間に高周波電力を印加し、一対の高周波電極38の間にプラズマを生成させる。
次いで、バッファ室24内のシャワーノズル26からのNHガスの供給と、バッファ室24外のシャワーノズル42からのDCSガスの供給とを交互に繰り返す。シャワーノズル26から供給されたNHガスは、一対の高周波電極38により生成されたプラズマにより活性化される。プラズマにより活性化されたNHガスは、バッファ室24のガス噴出孔24aを介してウェハ18へ向けて噴出する。DCSガスは、シャワーノズル42のガス噴出孔からウェハ18へ向けて噴出する。なお、DCSガスは、バッファ室24外のシャワーノズル42及びバッファ室24内のシャワーノズル26の両方から供給してもよいし、これらのうちのいずれか一方から供給してもよい。
なお、バッファ室24内の一対の高周波電極38の間に高周波電力を印加し、一対の高周波電極38の間にプラズマを生成させるのは、シャワーノズル26からNHガスを供給している時に限ってもよい。
こうして、ボート20に保持された複数のウェハ18に、プラズマにより活性化されたNHガスと、DCSガスとを交互に繰り返して供給することにより、ボート20に保持された各ウェハ18上に、ALD法によりシリコン窒化膜を堆積する。
次に、本実施形態による成膜装置を用いて成膜されたシリコン窒化膜の評価結果について図5を用いて説明する。
図5は、以下に述べる実施例1、比較例1、及び比較例2について、成膜したシリコン窒化膜中のNa汚染量を誘導結合プラズマ質量分析法(ICP−MS法)により測定した結果を示すグラフである。
実施例は、上述のように、本実施形態による成膜装置を用い、反応室内部の表面のコーティングを行ってから、ウェハ温度を530℃としてALD法によりシリコン窒化膜をウェハ上に成膜した場合である。
比較例1は、反応室内部の表面のコーティングを行わずに、ウェハ温度を450℃としてALD法によりシリコン窒化膜をウェハ上に成膜した場合である。比較例1では、コーティングを行わない点及びウェハ温度以外は、実施例と同様にしてシリコン窒化膜を成膜した。
比較例2は、反応室内部の表面のコーティングを行わずに、ウェハ温度を530℃としてALD法によりシリコン窒化膜をウェハ上に成膜した場合である。比較例2では、コーティングを行わない点以外は、実施例と同様にしてシリコン窒化膜を成膜した。
図5に示すグラフから明らかなように、実施例の場合には、比較例1、2の場合と比較して、シリコン窒化膜中のNa汚染量が大幅に低減されている。
上記のICP−MS法によるNa汚染量の測定結果から、本実施形態によれば、ウェハ上に成膜するシリコン窒化膜がNaにより汚染されるのを十分に抑制することができることが確認された。
このように、本実施形態によれば、ALD法によりウェハ18上にシリコン窒化膜を成膜する前の処理として、反応室10内部の表面をシリコン窒化膜でコーティングする際に、バッファ室24内のシャワーノズル26から、NHガスのみならずDCSガスをもバッファ室24内に供給して、NHガスとDCSガスとを原料ガスとするALD法により反応室10内部の表面にシリコン窒化膜を堆積するので、バッファ室24の内側表面、及び電極保護管40、シャワーノズル26等のバッファ室24内の部材の表面をもシリコン窒化膜で十分にコーティングすることができる。したがって、本実施形態によれば、ウェハ18上に成膜するシリコン窒化膜が、反応室10内の部材中に含まれるNaにより汚染されるのを十分に抑制することができる。
(変形例)
本実施形態の変形例による成膜装置について図6を用いて説明する。図6は、本変形例による成膜装置の構造を示す横断面図である。
上記図1及び図2に示す成膜装置では、バッファ室24内に設けられた単一のシャワーノズル26からNHガスとDCSガスとを択一的にバッファ室24内に供給していたが、必ずしも単一のシャワーノズル26からNHガスとDCSガスとを供給する必要はない。
本変形例による成膜装置は、バッファ室24内に別個独立に設けられたシャワーノズル48、54からそれぞれNHガス、DCSガスをバッファ室24内へ供給する構成を有するものである。
図6に示すように、バッファ室24内には、NHガスを反応室10内に供給するためのシャワーノズル48が設けられている。シャワーノズル48には、シャワーノズル48にNHガスを供給するガス供給管50が接続されている。ガス供給管50にはバルブ52が設けられており、バルブ52の開閉動作によりNHガスのシャワーノズル48への供給が制御される。
シャワーノズル48は、ボート20に保持されたウェハ18の配列方向に沿って配置されている。シャワーノズル48には、高周波電極38側に、ボート20に保持されたウェハ18の配列方向に所定の間隔で複数のガス噴出孔が設けられている。この複数のガス噴出孔から、図6中に矢印で示すように、ガス供給管50からシャワーノズル48へ供給されるNHガスが噴出する。
さらに、バッファ室24内には、DCSガスを反応室10内に供給するためのシャワーノズル54が設けられている。シャワーノズル54には、シャワーノズル54にDCSガスを供給するガス供給管56が接続されている。ガス供給管56にはバルブ58が設けられており、バルブ58の開閉動作によりDCSガスのシャワーノズル54への供給が制御される。
シャワーノズル54は、ボート20に保持されたウェハ18の配列方向に沿って配置されている。シャワーノズル54には、高周波電極38側に、ボート20に保持されたウェハ18の配列方向に所定の間隔で複数のガス噴出孔が設けられている。この複数のガス噴出孔から、図6中に矢印で示すように、ガス供給管56からシャワーノズル54へ供給されるDCSガスが噴出する。
本変形例による成膜装置では、ALD法によりウェハ上にシリコン窒化膜を成膜する前の処理として、バッファ室24内のシャワーノズル48からのNHガスの供給と、バッファ室24内のシャワーノズル54及びバッファ室24外のシャワーノズル42からのDCSガスの供給とを交互に繰り返すことにより、NHガスとDCSガスとを原料ガスとするALD法により反応室10内部の表面にシリコン窒化膜を堆積する。これにより、反応室10内部の表面をシリコン窒化膜でコーティングする。本変形例においても、シャワーノズル48とは別個独立に設けられたシャワーノズル54により、NHガスのみならずDCSガスをもバッファ室24内に供給することができるので、上記と同様に、バッファ室24内部の表面を含む反応室10内部の表面をシリコン窒化膜で十分にコーティングすることができる。
本変形例のように、別個独立に設けられたシャワーノズル48、54からそれぞれNHガス、DCSガスをバッファ室24内へ供給するようにしてもよい。
[第2実施形態]
本発明の第2実施形態による成膜装置及び成膜方法について図7を用いて説明する。図7は、本実施形態による成膜装置の構造を示す横断面図である。なお、第1実施形態による成膜装置及び成膜方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による成膜装置は、第1実施形態による成膜装置において、NHガスのほかにシャワーノズル26から反応室10内に供給するガスとしてDCSガスに代えてシラン(SiH)ガスを供給し、SiHガスを反応ガスとするCVD法により反応室10内部の表面にシリコン系の膜を堆積し、反応室10内部の表面をシリコン系の膜でコーティングするものである。ここで、シリコン系の膜とは、例えばポリシリコン膜又はアモルファスシリコン膜のことをいう。
図7に示すように、バッファ室24内のシャワーノズル26に接続されたガス供給管28は、第1実施形態と同様にシャワーノズル26にNHガスを供給するガス供給管30と、シャワーノズル26にSiHガスを供給するガス供給管32とに分岐している。
NHガスのシャワーノズル26への供給は、第1実施形態と同様に、バルブ34の開閉動作により制御される。また、SiHガスのシャワーヘッド26への供給は、バルブ36の開閉動作により制御される。シャワーノズル26へのNHガスの供給とSiHガスの供給とは、バルブ34、36の開閉動作により択一的に行われる。すなわちバルブ34、36は供給ガスの切り替えを行なう切り替え機構である。シャワーノズル26にはNHガスとSiHガスとが択一的に供給されるため、シャワーノズル26からはNHガスとSiHガスとが択一的に噴出する。
こうして、本実施形態による成膜装置では、シャワーノズル26からバッファ室24を介して反応室10内にSiHガスを供給することができるようになっている。
本実施形態による成膜装置は、バッファ室24内に設けられたシャワーノズル26に、SiHガスを供給するガス供給管32がガス供給管28を介して接続され、SiHガスをシャワーノズル26からバッファ室24を介して反応室10内へ供給することができるようになっていることに主たる特徴がある。
本実施形態による成膜装置では、ALD法によりウェハ18上にシリコン窒化膜を成膜する前の処理として、バッファ室24内のシャワーノズル26からSiHガスを供給することにより、SiHガスを反応ガスとするCVD法により反応室10内部の表面にシリコン系の膜を堆積する。これにより、バッファ室24内部の表面を含む反応室10内部の表面をシリコン系の膜でコーティングする。
このように、バッファ室24内のシャワーノズル26からSiHガスを供給してシリコン系の膜を堆積するため、反応管12の内壁面、ボート20の表面、及びバッファ室24の外側表面だけでなく、バッファ室24の内側表面、及び電極保護管40、シャワーノズル26等のバッファ室24内の部材の表面をもシリコン系の膜で十分にコーティングすることができる。シャワーノズル26については、内側表面及び外側表面をシリコン系の膜で十分にコーティングすることができる。
したがって、本実施形態によれば、反応室10内部の表面をコーティングするシリコン系の膜により、反応室10内の石英製の部材中のNaが、ウェハ18上に成膜するシリコン窒化膜に取り込まれるのを十分に抑制することができる。これにより、ウェハ18上に成膜するシリコン窒化膜のNaによる汚染を十分に抑制することができる。
こうして、シリコン系の膜で反応室10内部の表面をシリコン系の膜でコーティングした後、第1実施形態による成膜装置と同様にして、NHガスとDCSガスとを原料ガスとするALD法によりウェハ18上にシリコン窒化膜を堆積する。
このように、本実施形態によれば、ALD法によりウェハ18上にシリコン窒化膜を成膜する前の処理として、バッファ室24内のシャワーノズル26からSiHガスを供給することにより、SiHガスを原料ガスとするCVD法により反応室10内部の表面にシリコン系の膜を堆積するので、バッファ室24の内側表面、及び電極保護管40、シャワーノズル26等のバッファ室24内の部材の表面をもシリコン系の膜で十分にコーティングすることができる。したがって、本実施形態によれば、ウェハ18上に成膜するシリコン窒化膜が、反応室10内の部材中に含まれるNaにより汚染されるのを十分に抑制することができる。
なお、上記では、バッファ室24内に設けられた単一のシャワーノズル26からNHガスとSiHガスとを択一的にバッファ室24内に供給していたが、必ずしも単一のシャワーノズル26からNHガスとSiHガスとを供給する必要はない。図6に示す第1実施形態の変形例においてバッファ室24内に別個独立に設けられたシャワーノズル48、54からそれぞれNHガス、DCSガスをバッファ室24内へ供給していたのと同様に、バッファ室24内に別個独立に設けられたシャワーノズルからそれぞれNHガス、SiHガスをバッファ室24内へ供給する構成としてもよい。
[第3実施形態]
本発明の第3実施形態による半導体装置の製造方法について図8及び図9を用いて説明する。図8及び図9は、本実施形態による半導体装置の製造方法を示す工程断面図である。
本実施形態による半導体装置の製造方法は、MISトランジスタのゲート電極66の側壁部分に形成するサイドウォールスペーサ74を構成する絶縁膜として、第1又は第2実施形態による成膜装置を用いてALD法によりシリコン窒化膜72を形成するものである。
まず、例えばシリコンより成る半導体基板60に、STI法等により、素子領域を画定する素子分離領域62を形成する。
次いで、素子領域が画定された半導体基板60上に、例えば熱酸化法により、シリコン酸化膜より成るゲート絶縁膜64を形成する。
次いで、ゲート絶縁膜64上に、例えばCVD法によりポリシリコン膜を堆積し、このポリシリコン膜をパターニングすることにより、ポリシリコン膜より成るゲート電極66を形成する(図8(a)を参照)。
次いで、ゲート電極66をマスクとして、例えばイオン注入法により、ゲート電極66の両側の半導体基板60にドーパント不純物を導入する。これにより、エクステンション・ソース/ドレイン構造のエクステンション領域を構成する浅い不純物拡散領域68が形成される(図8(b)を参照)。
次いで、全面に、例えばCVD法によりシリコン酸化膜70を堆積する(図8(c)を参照)。
次いで、シリコン酸化膜70上に、第1又は第2実施形態による成膜装置を用いてALD法によりシリコン窒化膜72を堆積する(図9(a)を参照)。
ここで、ALD法によりシリコン酸化膜70上にシリコン窒化膜72を成膜する前には、上述のように、バッファ室24内部の表面を含む反応室10内部の表面をシリコン窒化膜で十分にコーティングする。したがって、シリコン酸化膜70上に形成するシリコン窒化膜72がNaにより汚染されるのを十分に抑制することができる。
次いで、例えばRIE(Reactive Ion etching)法により、シリコン窒化膜72及びシリコン酸化膜70を異方性エッチングする。これにより、ゲート電極66の側壁部分に、シリコン酸化膜70とシリコン窒化膜72とを有するサイドウォールスペーサ74が形成される(図9(b)を参照)。
次いで、ゲート電極66及びサイドウォールスペーサ74をマスクとして、例えばイオン注入法により、ゲート電極66及びサイドウォールスペーサ74の両側の半導体基板60にドーパント不純物を導入する。これにより、ソース/ドレイン領域の深い領域を構成する不純物拡散領域76が形成される。
次いで、所定の熱処理を行うことにより、不純物拡散領域68、76に導入されたドーパント不純物を活性化する。これにより、ゲート電極66の両側の半導体基板60内に、エクステンション領域、すなわち浅い不純物拡散領域68と、深い不純物拡散領域76とにより構成されるソース/ドレイン領域78が形成される(図9(c)を参照)。
こうして、ゲート電極66とソース/ドレイン領域78とを有するMISトランジスタが形成される。
このように、本実施形態によれば、サイドウォールスペーサ74を構成する絶縁膜として、第1又は第2実施形態による成膜装置を用いてALD法によりシリコン窒化膜72を形成するので、Naによる汚染が十分に抑制されたシリコン窒化膜72を形成することができ、デバイス特性に優れたMISトランジスタを形成することができる。
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ALD法によりシリコン窒化膜を成膜する場合を例に説明したが、本発明は種々の膜をALD法により成膜する場合に適用することができる。
例えば、酸化アルミニウム膜(Al膜)をALD法により成膜する場合にも本発明を適用することができる。
Al膜を成膜する場合には、例えば、プラズマによる活性化を必要とする反応ガスであるOガスと、プラズマによる活性化を必要としない反応ガスであるトリメチルアルミニウム(TMA)ガスとを原料ガスとして用いる。
この場合についても、上記第1実施形態と同様に、成膜装置を、プラズマによる活性化を必要する反応ガスだけでなくプラズマによる活性化を必要としない他の反応ガスをもバッファ室24内に供給することができる構成とすればよい。この場合、ウェハ18上に成膜する前の処理として行う反応室10内部の表面のコーティングでは、ALD法により反応室10内部の表面にこれらの膜を堆積することにより、バッファ室24内部の表面を含む反応室10内部の表面をコーティングする。
或いは、上記第2実施形態と同様に、成膜装置を、SiHガスをバッファ室24内に供給することができる構成としてもよい。この場合、ウェハ18上に成膜する前の処理として行う反応室10内部の表面のコーティングでは、SiHガスを原料ガスとするCVD法により反応室10内部の表面にシリコン系の膜を堆積することにより、バッファ室24内部の表面を含む反応室10内部の表面をコーティングする。
また、上記第1実施形態では、シリコン窒化膜のシリコン源となる反応ガスとしてDCSガスを用いる場合を例に説明したが、シリコン源となる反応ガスはDCSガスに限定されるものではない。シリコン源となる反応ガスとしては、DCSガスのほか、例えば、ヘキサジクロロシラン(Si)、テトラクロロシラン(SiCl)、ビスターシャルブチルアミノシラン(C22Si、BTBAS)等のガスを用いてもよい。また、シリコン窒化膜の窒素源となる反応ガスとしてNHガスを用いる場合を例に説明したが、窒素源となる反応ガスはNHガスに限定されるものではない。窒素源となる反応ガスとしては、NHガスのほか、例えば、ヒドラジン(N)等のガスを用いてもよい。
また、上記第2実施形態では、反応室10内部の表面をシリコン系の膜でコーティングする際に、バッファ室24内のシャワーノズル26からSiHガスを供給する場合を例に説明したが、この際に供給する反応ガスはSiHガスに限定されるものではない。SiHガスに代えて、例えば、ジシラン(Si)、ヘキサクロロジシラン(SiCl)、トリシラン(Si)、テトラクロロシラン(SiCl)、ジクロロシラン(SiHCl)、ビスターシャルブチルアミノシラン(C22Si、BTBAS)等のシラン系ガスをバッファ室24内のシャワーノズル26から供給し、このようなシラン系ガスを原料ガスとするCVD法により反応室10内部の表面にシリコン系の膜を堆積し、バッファ室24内部の表面を含む反応室10内部の表面をシリコン系の膜でコーティングしてもよい。
また、上記第3実施形態では、サイドウォールスペーサを構成する絶縁膜として、第1又は第2実施形態による成膜装置を用いてALD法によりシリコン窒化膜を形成する場合を例に説明したが、半導体装置における層間絶縁膜、拡散防止膜、エッチングストッパ膜等として、第1又は第2実施形態による成膜装置を用いてALD法によりシリコン窒化膜を形成してもよい。
また、上記実施形態では、複数枚のウェハを一括して処理するいわゆる縦型バッチ式の成膜装置を例に説明したが、ウェハを1枚ずつ処理するいわゆる枚葉式の成膜装置についても本発明を適用することができる。
また、上記実施形態では、ウェハ上に成膜を行う場合を例に説明したが、ウェハのほかガラス基板等の種々の基板に成膜を行う場合も本発明を適用することができる。
以上詳述したように、本発明の特徴をまとめると以下のようになる。
(付記1) 基板上に膜を形成する成膜装置であって、
前記基板を収容する反応容器と、
前記反応容器内に設けられたバッファ室と、
第1の反応ガスと、前記第1の反応ガスと異なる第2の反応ガスとを前記バッファ室内に供給する第1のガス供給部と、
前記バッファ室内にプラズマを生成するプラズマ生成部と
を有することを特徴とする成膜装置。
(付記2) 付記1記載の成膜装置において、
前記第1のガス供給部は、前記第1の反応ガスと前記第2の反応ガスとを択一的に供給する切り替え機構を有する
ことを特徴とする成膜装置。
(付記3) 付記1記載の成膜装置において、
前記第1のガス供給部は、前記第1の反応ガスを供給する第1のノズルと、前記第2の反応ガスを供給する第2のノズルとを有する
ことを特徴とする成膜装置。
(付記4) 付記1乃至3のいずれかに記載の成膜装置において、
前記バッファ室の外部にあって、前記反応室内に第3の反応ガスを供給する第2のガス供給部を更に有する
ことを特徴とする成膜装置。
(付記5) 付記1乃至3のいずれかに記載の成膜装置において、
前記第2の反応ガスは、シラン系ガスである
ことを特徴とする成膜装置。
(付記6) 付記4記載の成膜装置は、
前記第1の反応ガスと前記第3の反応ガスとを用いて原子層堆積法により前記基板上に前記膜を形成する原子層堆積装置である
ことを特徴とする成膜装置。
(付記7) 付記6記載の成膜装置において、
前記第1の反応ガスは、アンモニアガスであり、
前記第3の反応ガスは、ジクロロシランガスであり、
前記膜は、シリコン窒化膜である
ことを特徴とする成膜装置。
(付記8) 付記1乃至6のいずれか1項に記載の成膜装置において、
前記第1の反応ガスは、アンモニアガスであり、
前記第2の反応ガスは、ジクロロシランガスである
ことを特徴とする成膜装置。
(付記9) 基板を収容する反応容器と、前記反応容器内に設けられたバッファ室と、第1の反応ガスを前記バッファ室内に供給するガス供給部と、前記バッファ室内にプラズマを生成するプラズマ生成部とを有する成膜装置の前記バッファ室の内壁面に第1の膜を堆積させるコーティング方法であって、
前記第1の反応ガスとは異なる第2の反応ガスを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面に前記第1の膜を堆積させる
ことを特徴とするコーティング方法。
(付記10) 付記9記載のコーティング方法において、
前記バッファ室の前記内壁面に前記第1の膜を堆積させる工程において、前記第1の反応ガスと前記第2の反応ガスとを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面に前記第1の膜を堆積させる
ことを特徴とするコーティング方法。
(付記11) 付記10記載のコーティング方法において、
前記第1の反応ガスと前記第2の反応ガスとを用いて原子層堆積法により前記バッファ室の前記内壁面に前記第1の膜を堆積させる
ことを特徴とするコーティング方法。
(付記12) 付記11記載のコーティング方法において、
前記第1の反応ガスは、アンモニアガスであり、
前記第2の反応ガスは、ジクロロシランガスであり、
前記第1の膜は、シリコン窒化膜である
ことを特徴とするコーティング方法。
(付記13) 付記9記載のコーティング方法において、
前記第2の反応ガスは、シラン系ガスであり、
前記バッファ室の前記内壁面をコーティングする際には、前記第2の反応ガスを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面をシリコン系の膜でコーティングする
ことを特徴とするコーティング方法。
(付記14) 半導体基板を収容する反応容器と、前記反応容器内に設けられたバッファ室と、第1の反応ガスを前記バッファ室内に供給する第1のガス供給部と、前記バッファ室内にプラズマを生成するプラズマ生成部とを有する成膜装置の前記バッファ室に、前記第1の反応ガスとは異なる第2の反応ガスを供給して、前記バッファ室の内壁面に第1の膜を堆積させる工程と、
前記反応室内に前記第1の反応ガスを供給して前記半導体基板上に第2の膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
(付記15) 付記14記載の半導体装置の製造方法において、
前記半導体基板上に前記第2の膜を形成する工程は、前記反応容器内に第3の反応ガスを供給する工程を更に有する
ことを特徴とする半導体装置の製造方法。
(付記16) 付記14又は15に記載の半導体装置の製造方法において、
前記半導体基板上に前記第2の膜を形成する工程では、ゲート電極が形成された前記半導体基板上に前記第2の膜を形成し、
前記半導体基板上に前記第2の膜を形成する工程の後に、前記第2の膜を異方性エッチングすることにより、前記ゲート電極の側壁部分に、前記第2の膜を含むサイドウォールスペーサを形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
本発明の第1実施形態による成膜装置の構造を示す縦断面図である。 本発明の第1実施形態による成膜装置の構造を示す横断面図である。 本発明の第1実施形態による成膜装置における反応室内部の表面に対するコーティングを説明する図である。 バッファ室内にDCSガスが供給されない構成の成膜装置における反応室内部の表面に対するコーティングを説明する図である。 本発明の第1実施形態による成膜装置により成膜されたシリコン窒化膜の評価結果を示すグラフである。 本発明の第1実施形態の変形例による成膜装置の構造を示す横断面図である。 本発明の第2実施形態による成膜装置の構造を示す横断面図である。 本発明の第3実施形態による半導体装置の製造方法を示す工程断面図(その1)である。 本発明の第3実施形態による半導体装置の製造方法を示す工程断面図(その2)である。 ALD法により成膜を行う従来の成膜装置の構造を示す横断面図である。
符号の説明
10…反応室
12…反応管
14…シールキャップ
16…ヒーター
18…ウェハ
20…ボート
22…排気口
24…バッファ室
24a…ガス噴出孔
26、42、48、54…シャワーノズル
28、30、32、44、50、56…ガス供給管
34、36、46、52、58…バルブ
38…高周波電極
40…電極保護管
47…シリコン窒化膜
60…半導体基板
62…素子分離領域
64…ゲート絶縁膜
66…ゲート電極
68…不純物拡散領域
70…シリコン酸化膜
72…シリコン窒化膜
74…サイドウォールスペーサ
76…不純物拡散領域
78…ソース/ドレイン領域
100…反応管
102…ウェハ
104…バッファ室
104a…ガス供給孔
106…ノズル
108…電極
110…電極保護管
112…ガス供給部
112a…ガス供給孔

Claims (8)

  1. 基板上に膜を形成する成膜装置であって、
    前記基板を収容する反応容器と、
    前記反応容器内に設けられたバッファ室と、
    第1の堆積ガスと、前記第1の堆積ガスと異なる第2の堆積ガスとを前記バッファ室内に供給し、前記第1の堆積ガスと前記第2の堆積ガスとを択一的に供給する切り替え機構を有する第1のガス供給部と、
    前記バッファ室内にプラズマを生成するプラズマ生成部と
    前記バッファ室の外部にあって、前記反応室内に第3の堆積ガスを供給する第2のガス供給部と
    を有することを特徴とする成膜装置。
  2. 請求項1記載の成膜装置において、
    前記第2の堆積ガスは、シラン系ガスである
    ことを特徴とする成膜装置。
  3. 基板を収容する反応容器と、
    前記反応容器内に設けられたバッファ室と、
    第1の堆積ガスと、前記第1の堆積ガスとは異なる第2の堆積ガスとを前記バッファ室内に供給し、前記第1の堆積ガスと前記第2の堆積ガスとを択一的に供給する切り替え機構を有する第1のガス供給部と、
    前記バッファ室内にプラズマを生成するプラズマ生成部と
    前記バッファ室の外部にあって、前記反応室内に第3の堆積ガスを供給する第2のガス供給部と
    を有する成膜装置の前記バッファ室の内壁面に第1の膜を堆積させるコーティング方法であって、
    前記第2の堆積ガスを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面に前記第1の膜を堆積させる
    ことを特徴とするコーティング方法。
  4. 請求項記載のコーティング方法において、
    記第1の堆積ガスと前記第2の堆積ガスとを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面に前記第1の膜を堆積させる
    ことを特徴とするコーティング方法。
  5. 請求項記載のコーティング方法において、
    前記第2の堆積ガスは、シラン系ガスであり、
    前記バッファ室の前記内壁面をコーティングする際には、前記第2の堆積ガスを前記バッファ室内に供給することにより、前記バッファ室の前記内壁面をシリコン系の膜でコーティングする
    ことを特徴とするコーティング方法。
  6. 半導体基板を収容する反応容器と、
    前記反応容器内に設けられたバッファ室と、
    第1の堆積ガスと、前記第1の堆積ガスとは異なる第2の堆積ガスとを前記バッファ室内に供給し、前記第1の堆積ガスと前記第2の堆積ガスとを択一的に供給する切り替え機構を有する第1のガス供給部と、
    前記バッファ室内にプラズマを生成するプラズマ生成部と
    前記バッファ室の外部にあって、前記反応室内に第3の堆積ガスを供給する第2のガス供給部と
    を有する成膜装置の前記バッファ室に、前記第1の堆積ガスとは異なる第2の堆積ガスを供給して、前記バッファ室の内壁面に第1の膜を堆積させる工程と、
    前記反応室内に前記第1の堆積ガスを供給して前記半導体基板上に第2の膜を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 請求項記載の半導体装置の製造方法において、
    前記半導体基板上に前記第2の膜を形成する工程は、前記反応容器内に第3の堆積ガスを供給する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項6又は7記載の半導体装置の製造方法において、
    半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記半導体基板上及び前記ゲート電極上に、前記第2の膜を形成する工程と、
    前記第2の膜の一部を除去して、前記ゲート電極の側壁にサイドウォールスペーサを形成する工程と、
    前記半導体基板にソース領域及びドレイン領域を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2007188148A 2007-07-19 2007-07-19 成膜装置及びそのコーティング方法 Expired - Fee Related JP4978355B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007188148A JP4978355B2 (ja) 2007-07-19 2007-07-19 成膜装置及びそのコーティング方法
US12/175,002 US8232217B2 (en) 2007-07-19 2008-07-17 Film deposition apparatus, method of manufacturing a semiconductor device, and method of coating the film deposition apparatus
US13/536,406 US20120279451A1 (en) 2007-07-19 2012-06-28 Film deposition apparatus, method of manufacturing a semiconductor device, and method of coating the film deposition apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007188148A JP4978355B2 (ja) 2007-07-19 2007-07-19 成膜装置及びそのコーティング方法

Publications (2)

Publication Number Publication Date
JP2009026934A JP2009026934A (ja) 2009-02-05
JP4978355B2 true JP4978355B2 (ja) 2012-07-18

Family

ID=40265187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007188148A Expired - Fee Related JP4978355B2 (ja) 2007-07-19 2007-07-19 成膜装置及びそのコーティング方法

Country Status (2)

Country Link
US (2) US8232217B2 (ja)
JP (1) JP4978355B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829327B1 (ko) * 2002-04-05 2008-05-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반응 용기
US20120122319A1 (en) * 2007-09-19 2012-05-17 Hironobu Shimizu Coating method for coating reaction tube prior to film forming process
JP5568212B2 (ja) * 2007-09-19 2014-08-06 株式会社日立国際電気 基板処理装置、そのコーティング方法、基板処理方法及び半導体デバイスの製造方法
JP5201934B2 (ja) * 2007-10-10 2013-06-05 東京エレクトロン株式会社 基板処理装置のメタル汚染低減方法
JP2010239115A (ja) * 2009-03-10 2010-10-21 Hitachi Kokusai Electric Inc 基板処理装置
JP5346904B2 (ja) * 2009-11-27 2013-11-20 東京エレクトロン株式会社 縦型成膜装置およびその使用方法
JP2014038874A (ja) * 2010-11-08 2014-02-27 Canon Anelva Corp プラズマ誘起cvd方法
CN102456568A (zh) * 2011-09-29 2012-05-16 上海华力微电子有限公司 一种淀积掺氮碳化硅薄膜的方法
KR20140052763A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법들
WO2014189671A1 (en) * 2013-05-24 2014-11-27 Applied Materials, Inc. Cobalt selectivity improvement in selective cobalt process sequence
JP6415215B2 (ja) * 2014-09-26 2018-10-31 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP6462161B2 (ja) * 2016-02-09 2019-01-30 株式会社Kokusai Electric 基板処理装置および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221598A (ja) * 1988-07-07 1990-01-24 Nissin Electric Co Ltd Ecrプラズマ源およびその内壁膜の形成方法
US5383984A (en) * 1992-06-17 1995-01-24 Tokyo Electron Limited Plasma processing apparatus etching tunnel-type
JP4435111B2 (ja) * 2001-01-11 2010-03-17 株式会社日立国際電気 Ald装置および半導体装置の製造方法
WO2004044970A1 (ja) * 2002-11-11 2004-05-27 Hitachi Kokusai Electric Inc. 基板処理装置
US6802945B2 (en) * 2003-01-06 2004-10-12 Megic Corporation Method of metal sputtering for integrated circuit metal routing
JP2005243737A (ja) 2004-02-24 2005-09-08 Hitachi Kokusai Electric Inc 基板処理装置
US7504289B2 (en) * 2005-10-26 2009-03-17 Freescale Semiconductor, Inc. Process for forming an electronic device including transistor structures with sidewall spacers
JP2008028058A (ja) * 2006-07-20 2008-02-07 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
US20120122319A1 (en) * 2007-09-19 2012-05-17 Hironobu Shimizu Coating method for coating reaction tube prior to film forming process
JP5568212B2 (ja) * 2007-09-19 2014-08-06 株式会社日立国際電気 基板処理装置、そのコーティング方法、基板処理方法及び半導体デバイスの製造方法

Also Published As

Publication number Publication date
US20090023301A1 (en) 2009-01-22
JP2009026934A (ja) 2009-02-05
US20120279451A1 (en) 2012-11-08
US8232217B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
JP4978355B2 (ja) 成膜装置及びそのコーティング方法
KR102158903B1 (ko) 질화막의 형성 방법 및 형성 장치
KR100944833B1 (ko) 성막 장치, 성막 방법 및 기억 매체
JP4179311B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR101323088B1 (ko) 반도체 장치의 제조 방법, 클리닝 방법 및 기판 처리 장치
CN109216186B (zh) 蚀刻方法和残渣去除方法
JP4403824B2 (ja) シリコン窒化膜の成膜方法
US20070087579A1 (en) Semiconductor device manufacturing method
US9096928B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
TWI721271B (zh) 矽氮化膜之成膜方法及成膜裝置
US10964530B2 (en) Method of forming blocking silicon oxide film, and storage medium
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
US10224185B2 (en) Substrate processing apparatus
EP1592051A1 (en) Cvd method for forming silicon nitride film on target substrate
US10553686B2 (en) Method and apparatus for forming silicon oxide film, and storage medium
TWI777069B (zh) 基板處理裝置、基板處理裝置之電極及半導體裝置之製造方法
WO2016178845A1 (en) Methods for selective deposition of metal silicides via atomic layer deposition (ald) cycles
KR20180045040A (ko) 하이드로실릴화 부동태화를 사용한 표면 선택적 원자 층 증착
KR102399664B1 (ko) 성막 방법, 성막 처리용의 처리 용기의 클리닝 방법 및 성막 장치
KR20200010411A (ko) 에칭 방법
KR102297247B1 (ko) 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP2006066884A (ja) 成膜方法、成膜装置及び記憶媒体
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
WO2018220973A1 (ja) エッチング方法
KR20180111556A (ko) 에칭 방법 및 에칭 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4978355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees