KR20140085330A - 금속 망간막의 성막 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스 - Google Patents

금속 망간막의 성막 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스 Download PDF

Info

Publication number
KR20140085330A
KR20140085330A KR20130161270A KR20130161270A KR20140085330A KR 20140085330 A KR20140085330 A KR 20140085330A KR 20130161270 A KR20130161270 A KR 20130161270A KR 20130161270 A KR20130161270 A KR 20130161270A KR 20140085330 A KR20140085330 A KR 20140085330A
Authority
KR
South Korea
Prior art keywords
manganese
film
metal
forming
gas
Prior art date
Application number
KR20130161270A
Other languages
English (en)
Inventor
겐지 마츠모토
펑 챵
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140085330A publication Critical patent/KR20140085330A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 금속 망간막을 박막화해도, 확실하게 연속 박막으로 하는 것이 가능한 화학적 성장법에 의한 금속 망간막의 성막 방법을 제공한다. (1) 실리콘과 산소를 포함하는 하지가 형성된 기판을 열처리하여, 하지를 디가스 처리하는 공정과, (2) 망간 화합물을 포함하는 가스를 사용하여, 디가스 처리된 하지 위에 화학적 기상 성장에 의해 금속 망간막을 성막하는 공정을 포함하고, (2) 공정에서, 산화제를 포함하는 가스를 더 도입하여, 부분적으로 산화시킨 금속 망간막으로서 성막한다.

Description

금속 망간막의 성막 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스{MANGANESE METAL FILM FORMING METHOD, PROCESSING SYSTEM, ELECTRONIC DEVICE MANUFACTURING METHOD AND ELECTRONIC DEVICE}
본 발명은 금속 망간막의 성막 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스에 관한 것이다.
반도체 디바이스에서의 극미세 구리 배선 형성을 목표로, 망간 실리케이트(MnSiO3 또는 Mn2SiO4)막을 포함하여 이루어지는 배리어막의 형성이 제안되어 있다(특허문헌 1). 특허문헌 1에서는, 기판에 형성된 실리콘 함유 산화물막 위에, 망간 전구체를 사용하여 화학적 기상 성장법(CVD법)에 의해 금속 망간을 퇴적하여, 금속 망간막을 형성한다. 그리고, 금속 망간막이 형성된 기판을, 미량의 산소가 첨가된 분위기 중, 온도 300 내지 400℃의 조건에서 5분간 어닐링한다. 이에 의해, 금속 망간이, 하지의 실리콘 함유 산화물막의 실리콘 및 산소와 반응하여 실리케이트화되어, 망간 실리케이트 막이 형성된다고 하고 있다.
또한, 특허문헌 1에서는, 금속 망간막 위에 구리막을 형성한 후, 상기 어닐링을 행하고 있다.
CVD법에 사용되는 망간 전구체로서는, 시클로펜타디에닐계 망간 화합물, 예를 들어 (EtCp)2Mn(비스(에틸시클로펜타디에닐)망간)(특허문헌 2 참조), 아미디네이트계 망간 화합물, 예를 들어 화학식 Mn(R1N-CR3-NR2)2로 표현되는 비스(N,N'-디알킬아세트아미디네이트)망간(특허문헌 3 참조), 아미드아미노알칸계 망간 화합물, 예를 들어 화학식 Mn(R1N-Z-NR2 2)2로 표현되는 비스(N,N'-1-알킬아미드-2-디알킬아미노알칸)망간(단, 상기 화학식 중의 "R, R1, R2, R3"은 -CnH2n +1(n은 0 이상의 정수)로 기술되는 관능기(작용기)이며, "Z"은 -CnH2n-(n은 0 이상의 정수)로 기술되는 관능기임)(특허문헌 4 참조)을 들 수 있다.
또한, 금속 망간의 퇴적법으로서는, CVD법과 함께, 원자층 퇴적법(ALD법)도 검토되고 있다.
일본 특허 공개 제2007-67107호 공보 일본 특허 공개 제2010-242187호 공보 미국 특허 출원 공개 제2009/0263965호 명세서 국제 공개 제2012/060428호 팸플릿
그런데, 구리 배선의 한층 더한 미세화에 수반하여, 배리어막의 박막화가 요구되고 있다. 그러나, 금속 망간을 하지인 실리콘 함유 산화물막 위에 CVD법으로 퇴적하여, 금속 망간막을 성막한 경우, 성막 초기 단계에서는, 망간은 응집해서 입자 형상으로 되어, 연속 박막이 되지는 않는 것으로 판명되었다. 이로 인해, 얇은 금속 망간막을 형성한 후에 실리케이트화해서, 예를 들어 수 ㎚ 정도의 배리어막을 얻으려고 하면, 연속 박막이 되지 않아, 배리어막으로서 기능하지 않게 되어버린다.
또한, 망간 실리케이트막으로 이루어지는 배리어막은, 상층의 금속막(예를 들어 구리막)과의 밀착성이 반드시 충분하다고는 할 수 없다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 박막화해도 확실하게 연속 박막으로 할 수 있어, 배리어성 및 밀착성이 양호한 배리어막을 얻을 수 있는 화학적 성장법(CVD법 및 ALD법)에 의한 금속 망간막의 성막 방법을 제공하는 것을 과제로 한다.
또한, 그러한 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템, 그러한 금속 망간막의 성막 방법을 이용한 전자 디바이스의 제조 방법 및 그 전자 디바이스의 제조 방법에 의해 얻어진 전자 디바이스를 제공하는 것을 과제로 한다.
본원 발명자는, 상기 과제를 해결하고자 검토를 거듭하였다. 그 결과, 이하의 점을 발견하였다.
각종 고체 내에서 자기 확산(동일 종의 분자 또는 원자가 열 운동에 의해 서로 위치를 교환하는 것)이 시작되는 온도로서 텅 맨(Tammann) 온도라는 개념이 있다. 금속의 경우, 이 텅 맨 온도(Ta)(K)는, 고체의 융점(Tm)(K)과의 사이에 이하의 근사적 관계가 성립된다.
Ta≒0.33×Tm
[참고 문헌 : "화학 대사전 4", p267(1963 쿄리츠 출판), "화학 사전", p829(1994, 도꾜 가가꾸 도진)]
망간의 융점은 1244℃(1517K=1244+273)이기 때문에, 망간의 텅 맨 온도(Ta)는 약 228℃(약 501K=1517×0.33)가 된다. 따라서, 금속 망간막을 250℃ 정도에서 퇴적한 경우에는 금속 망간이 자기 확산을 일으켜 응집될 가능성이 있다. 실제로는, 이것보다 낮은 온도에서도 응집이 시작될 가능성이 있다. 텅 맨 온도(Ta)보다 훨씬 낮은, 예를 들어 100℃ 이하의 열 CVD로 금속 망간이 퇴적될 수 있으면, 예를 들어 수 ㎚라는 얇은 막 두께로도 연속 박막이 될 가능성은 있다. 그러나, 현 상황의 열 CVD에 의한 금속 망간의 성막에서는, 성막 온도는 금속 망간막의 전구체가 되는 망간 화합물의 종류에 따라 약 250 내지 500℃의 범위이며, 수 ㎚라는 얇은 막 두께로 형성하려고 하면, 응집된 망간만 퇴적할 수 있는 가능성이 있다.
한편, 전술한 특허문헌 2에 개시되어 있는 바와 같이, 시클로펜타디에닐계 망간 화합물, 예를 들어 (EtCp)2Mn(비스(에틸 시클로펜타디에닐)망간)을 전구체로서 사용한 400℃ 이하의 열 CVD에 의해, 실리콘 함유 산화물막 위에 성막한 경우에는, 실리콘 함유 산화물막 내에 포함되어 있던 잔류 수분(물리 흡착수 및 화학 흡착수)에 의해 성막된 막은 망간 산화물막이 된다. 이 막의 XPS 분석에서는, 금속 망간 결합은 보이지 않고, 완전한 망간 산화물로서 퇴적되어 있으며, 그 막 두께는 수 ㎚로 얇은 것임에도 불구하고 연속 박막으로 되어 있었다. 이것은, 금속에 비해, 그 금속의 산화물이 표면 에너지가 낮기 때문이라고 생각된다.
한편, 하기의 화학 반응식 (1)에 나타낸 바와 같이, 금속 망간과 실리콘 함유 산화물막은 거의 반응하지 않기 때문에, 배리어성을 확보하기 위한 망간 실리케이트막을 형성하기 위해서는, 하기의 화학 반응식 (2)에 나타낸 바와 같이, 망간 산화물이 필요하다. 그러나, 막 전체가 망간 산화물로 되어 있으면 표면은 망간 산화물 또는 망간 실리케이트로 되어, 상층의 금속막과의 밀착성이 문제가 된다(여기서, 망간 산화물이 망간 실리케이트로 되는 반응은, 셀프 리미트가 걸리기 때문에, 임계 막 두께 이상의 두꺼운 망간 산화물은 실리케이트가 될 수 없어, 망간 산화물인 상태로 남게 된다). 따라서, 상층의 금속막(예를 들어, 구리막)과의 계면에 금속 망간을 잔존시킬 것이 필요해진다.
여기서, 금속 망간을 실리콘 함유 산화물막의 위에 퇴적했다고 해도, 간단히 어닐링하는 것만으로는 양호하게 실리케이트화를 진행시킬 수 없는 이유를 이하에 나타내었다.
예를 들어, 금속 망간과 하지의 이산화실리콘(SiO2)이 반응하는 반응식을 생각하면, (1) Mn+SiO2→MnSiO2가 되어, 화학적으로 안정된 MnSiO3에 비해 산소 원자가 하나 부족하다. 즉, 금속 망간을 하지와 반응시켜서 실리케이트화시키기 위해서는 "산화종"이 부족하여, 좌변에서 우변으로의 반응은 진행되지 않는 것으로 생각된다.
이어서, 산화망간(여기서는 MnO)과 이산화실리콘의 화학 반응식을 나타낸다. 또한, 화학 반응식은, 300K에서의 평형 상태를 나타내고 있다. 또한, 우변의 열량은, 망간(Mn) 1mol당의 열량(kJ)이며, 깁스의 자유 에너지 변화량(이하, Gr 변화량(△Gr)이라고 기재함)을 유효 숫자 2자리로 나타내고 있다. 여기서, 깁스의 자유 에너지는 자발적으로 감소하려고 한다. 그로 인해, Gr 변화량이 마이너스인 화학 반응은 자발적으로 일어나고, Gr 변화량이 플러스인 화학 반응은 자발적으로 일어나지 않는 것으로 알려져 있다.
(2) MnO+SiO2→MnSiO3(△Gr: -21kJ/Mn-mol)
상기 (2)의 화학 반응식으로부터, MnO의 경우, 좌변에서 우변으로의 반응이 진행할 수 있는 것, 즉, 실리케이트화될 가능성이 있음을 알 수 있다.
이들의 점을 고려하면, 망간을, 순금속의 망간으로서가 아니라, 부분 산화시킨 망간(예를 들어, MnO와 Mn의 혼합물)으로서 퇴적하면, 수 ㎚라는 얇은 막 두께로도 응집되지 않고, 연속 박막으로서 퇴적할 수 있을 가능성이 있으며, 게다가 상층의 금속막과의 계면에 금속 망간을 잔존시킬 수 있다.
본 발명은 이러한 지식에 기초하여 이루어져 완성된 것이다.
즉, 본 발명의 제1 형태는, 금속 망간막을 성막하는 금속 망간막의 성막 방법이며, (1) 실리콘과 산소를 포함하는 하지가 형성된 피처리체를 열처리하여, 상기 하지를 디가스 처리하는 공정과, (2) 망간 화합물을 포함하는 가스를 사용하여, 상기 디가스 처리된 상기 하지 위에 화학적 기상 성장에 의해 금속 망간막을 성막하는 공정을 포함하고, 상기 (2) 공정에서, 산화제를 포함하는 가스를 더 도입하여, 부분적으로 산화시킨 금속 망간막을 성막하는 것을 특징으로 하는 금속 망간막의 성막 방법을 제공한다.
또한, 본 발명의 제2 형태는, 실리콘과 산소를 포함하는 하지와, 그 위에 형성된 망간 함유 구조체를 포함하는 전자 디바이스의 제조 방법이며, 실리콘과 산소를 포함하는 하지 위에 제1 형태에 관한 성막 방법에 따라서 부분적으로 산화시킨 금속 망간막을 성막하여, 상기 하지와의 계면에 형성된 망간 실리케이트막을 포함하여 이루어지는 계면층을 갖는 망간 함유 구조체를 형성하는 것을 특징으로 하는 전자 디바이스의 제조 방법을 제공한다.
또한, 본 발명의 제3 형태는, 실리콘과 산소를 포함하는 하지와, 그 위에 형성된 망간 함유 구조체를 포함하는 전자 디바이스이며, 상기 망간 함유 구조체는, 상기 제2 형태에 관한 전자 디바이스의 제조 방법에 따라서 형성된 것인 것을 특징으로 하는 전자 디바이스를 제공한다.
본 발명의 제4 형태는, 금속 망간을 실리케이트화시켜서 망간 실리케이트막을 형성하는 처리 시스템이며, 실리콘과 산소를 포함하는 하지를 가진 피처리체에 대하여 디가스 처리를 하는 디가스 처리 유닛과, 상기 디가스 처리된 상기 피처리체에 대하여 금속 망간을 퇴적하여, 금속 망간막을 성막하는 금속 망간 퇴적 처리 유닛과, 상기 금속 망간 퇴적 처리된 상기 피처리체에 대하여 금속을 퇴적하여, 금속막을 성막하는 금속 퇴적 처리 유닛을 구비하고, 제1 형태에 관한 금속 망간막의 성막 방법의 (1) 공정을 상기 디가스 처리 유닛에서 행하고, 제1 형태에 관한 금속 망간막의 성막 방법의 (2) 공정을 상기 금속 망간 퇴적 처리 유닛에서 행하는 것을 특징으로 하는 처리 시스템을 제공한다.
본 발명에 의하면, 박막화해도 확실하게 연속 박막으로 할 수 있어, 배리어성 및 밀착성이 양호한 배리어막을 얻을 수 있는 화학적 성장법(CVD법, ALD법)에 의한 금속 망간막의 성막 방법을 제공할 수 있다.
또한, 그 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템, 그 금속 망간막의 성막 방법을 이용한 전자 디바이스의 제조 방법 및 그 전자 디바이스의 제조 방법에 의해 얻어진 전자 디바이스를 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 금속 망간막의 성막 방법의 일례를 나타내는 흐름도이다.
도 2의 (A) 내지 (D)는, 제1 실시 형태에 따른 금속 망간막의 성막 방법의 일례를 반도체 기판 위에 적용한 경우의 일례를 도시하는 단면도이다.
도 3의 (A)는 수소 가스의 도입량이 많은 경우의 샘플의 단면을 도시하는 도면 대용 사진(투과 전자 현미경 사진), (B)는 수소 가스의 도입량이 적은 경우의 샘플의 단면을 도시하는 도면 대용 사진(투과 전자 현미경 사진)이다.
도 4의 (A) 내지 (C)는, 구리막을 리플로우시키면서 성막하고 있는 상태를 도시하는 단면도이다.
도 5는 본 발명의 제1 실시 형태에 따른 금속 망간막의 성막 방법의 또 다른 예를 나타내는 흐름도이다.
도 6은 참고 예를 도시하는 단면도이다.
도 7의 (A) 내지 (C)는 구리막의 성막 중의 상태를 도시하는 단면도이다.
도 8은 본 발명의 제1 실시 형태에 따른 금속 망간막의 성막 방법의 또 다른 예를 나타내는 흐름도이다.
도 9는 본 발명의 제2 실시 형태에 따른 금속 망간막의 성막 방법의 일례를 나타내는 흐름도이다.
도 10은 본 발명의 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템의 제1 시스템 구성예의 일례를 도시하는 평면도이다.
도 11은 본 발명의 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템의 제1 시스템 구성예의 다른 예를 도시하는 평면도이다.
도 12는 본 발명의 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템의 제2 시스템 구성예의 일례를 도시하는 평면도이다.
도 13은 본 발명의 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템의 제2 시스템 구성예의 다른 예를 도시하는 평면도이다.
도 14는 실험예 1에 있어서, 산화제로서의 H2O의 양을 0, 0.1sccm, 0.3sccm으로 변화시켜서 성막한 망간막의 SEM 사진이다.
도 15는 실험예 2에 있어서, 산화제로서의 드라이 에어의 양을 0, 0.4sccm, 1.0sccm으로 변화시켜서 퇴적한 망간막의 SEM 사진이다.
도 16은 실험예 3에 있어서, 산화제로서의 드라이 에어의 양을 0, 1.3sccm, 3.0sccm으로 변화시켜서 퇴적한 망간막의 SEM 사진이다.
도 17은 실험예 4에 있어서, 산화제 없음, 산화제로서 H2O를 0.3sccm, 산화제로서 드라이 에어를 3.0sccm으로 퇴적한 샘플에 관한, TEM 사진 및 HAADF 사진이다.
도 18은 실험예 5-1에 있어서, 산화제 없이 망간막을 퇴적한 샘플, 산화제로서 드라이 에어를 1.3sccm 공급하여 망간막을 퇴적한 샘플, 드라이 에어를 3.0sccm 공급하여 망간막을 퇴적한 샘플, 성막의 전반만 드라이 에어를 3.0sccm 공급하여 망간막을 퇴적한 샘플에 있어서의 막 두께와 비저항(저항률)의 관계를 도시하는 도면이다.
도 19는 실험예 5-2에 있어서의, 산화제 없이 망간막을 퇴적한 샘플의 XPS 분석 결과를 도시하는 도면으로서, (A)는 Mn2p의 스펙트럼을 나타내고, (B)는 막의 깊이 방향에 있어서의 각 원소의 농도를 나타낸다.
도 20은 실험예 5-2에 있어서의, 산화제로서 드라이 에어를 1.3sccm 공급하여 망간막을 퇴적한 샘플의 XPS 분석 결과를 도시하는 도면으로서, (A)는 Mn2p의 스펙트럼을 나타내고, (B)는 막의 깊이 방향에 있어서의 각 원소의 농도를 나타낸다.
도 21은 실험예 5-2에 있어서의, 산화제로서 드라이 에어를 3.0sccm 공급하여 망간막을 퇴적한 샘플의 XPS 분석 결과를 도시하는 도면으로서, (A)는 Mn2p의 스펙트럼을 나타내고, (B)는 막의 깊이 방향에 있어서의 각 원소의 농도를 나타낸다.
도 22는 실험예 5-2에 있어서의, 성막의 전반만 산화제로서 드라이 에어를 3.0sccm 공급하여 망간막을 퇴적한 샘플의 XPS 분석 결과를 도시하는 도면으로서, (A)는 Mn2p의 스펙트럼을 나타내고, (B)는 막의 깊이 방향에 있어서의 각 원소의 농도를 나타낸다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대하여 설명한다. 이 설명에서, 참조하는 도면 모두에 걸쳐 동일한 부분에 대해서는 동일한 참조 부호를 붙인다.
<제1 실시 형태>
도 1은, 본 발명의 제1 실시 형태에 따른 금속 망간막의 성막 방법의 일례를 나타내는 흐름도, 도 2의 (A) 내지 도 2의 (D)는, 제1 실시 형태에 따른 금속 망간막의 성막 방법의 일례를 반도체 기판 위에 적용한 경우의 일례를 도시하는 단면도이다. 또한, 실제로는 듀얼 다마신 등의 패턴이 형성된 기판을 사용하는데, 여기에서는 도시를 생략하고, 블랭킷 막으로서 간략하게 기재하기로 한다.
(금속 망간막을 형성하기 위한 기체)
우선, 금속 망간막을 형성하기 위한 기체에 대하여 설명한다. 도 2의 (A)에 도시한 바와 같이, 본 예에서는, 실리콘과 산소를 포함하는 막인 실리콘 함유 산화물막(2)이 표면에 형성된 반도체 기판(반도체 웨이퍼), 예를 들어 실리콘 기판(1)을, 금속 망간막을 형성하기 위한 기체(샘플)로 한다. 실리콘 함유 산화물막(2)은, 금속 망간막이 형성되는 하지가 된다. 본 예의 실리콘 함유 산화물막(2)은, 예를 들어 테트라에톡시실란(TEOS) 가스를 원료 가스로 한 CVD법을 사용해서 형성되고, SiO2를 주체로 한 막으로 되어 있다. 또한, 실리콘 함유 산화물막(2)은, 실리콘과 산소를 포함하고 있으면 되고, 본 예와 같이 SiO2를 주체로 한 막 외에, SiOC, SiOCH 등, 비유전율이 SiO2에 비해 낮은 실리콘 함유 산화물막(Low-k막)이어도 된다. 또한, 상기 실리콘과 산소를 함유하는 Low-k막에 있어서는, 다공성 Low-k막이어도 된다.
(공정 1: 디가스 처리 공정)
이어서, 상기 기체(샘플)에 대하여, 도 1의 공정 1인 디가스 처리 공정을 행한다. 이 공정에서는, 도 2의 (A)에 나타낸 샘플을 가열 처리하여, 실리콘 함유 산화물막(2)의 표면에 흡착된 잉여 수분 등의 불순물(주로 물리 흡착수나 화학 흡착수의 일부)을 디가스한다. 이 잉여 수분 등의 불순물을 디가스하기 위해서, 공정 1에서의 디가스 처리 온도는, 예를 들어 150℃ 이상 350℃ 이하, 바람직하게는 200℃ 이상 300℃ 이하로 한다. 구체적인 디가스 처리의 조건의 일례는 이하와 같다.
처리 분위기: 불활성 가스 분위기 또는 포밍 가스 분위기
처리 압력: 1333Pa(10Torr)
처리 온도: 300℃
처리 시간: 180sec
또한, 상기 불활성 가스의 일례는 아르곤(Ar) 가스, 포밍 가스의 일례는, 3% 수소(H2) 가스+97% 질소(N2) 가스이다. 포밍 가스에 대해서는, 수소 가스와 질소 가스의 비율이 3:97에 한정되는 것은 아니며, 또한, 질소 대신에 아르곤 등의 희가스로 희석해도 된다. 또한, 포밍 가스에 한하지 않고, 적어도 수소를 포함하는 가스이면 된다. 또한, 디가스 처리 공정에서, 잉여 수분의 디가스뿐만 아니라, 패턴 샘플에 있어서 노출되어 있는 금속 표면(예를 들어, 비어 홀의 바닥에 노출되어 있는 하층의 구리 배선 등)의 자연 산화막을 클리닝하는 목적을 겸하고 있는 경우에는, 포밍 가스 등, 환원 가스를 포함한 분위기에서 처리를 행하는 것이 바람직하다.
금속 망간을 퇴적하기 전에, 샘플에 대하여 디가스 처리를 행하여, 하지인 실리콘 함유 산화물막(2)의 표면으로부터 잉여 수분 등의 불순물을 충분히 디가스한다. 이에 의해, 물리적 흡착수의 유무, 또는 물리적 흡착수의 양의 편차(이 편차는, 예를 들어 실리콘 함유 산화물막(2)을 성막하고 난 후의 경과 시간이나 보관하고 있었던 환경 중의 습도 등에 좌우된다) 등에 기인하여 발생하는, 예를 들어 금속 망간막의 막 두께의 편차 등의 확대를 억제할 수 있다. 또한, 이와 함께, 결정성을 갖는 망간 산화물의 형성(이것은, 물리 흡착수과 망간 화합물 가스가 반응함으로써 형성되며, 결정립계의 존재에 의한 저배리어성이 우려됨)을 억제할 수 있다.
(공정 2: 금속 망간 퇴적 처리 공정)
이어서, 도 1의 공정 2인 금속 망간(Mn) 퇴적 처리 공정을 행한다. 이 공정에서는, 도 2의 (B)에 도시한 바와 같이, 실리콘 함유 산화물막(2) 위에 부분적으로 산화시킨 금속 망간막(3)을 형성한다. 부분적으로 산화시킨 금속 망간막(3)은, 망간 화합물을 포함하는 가스의 열분해 반응을 사용한 화학적 성장법(이하 CVD법 또는 ALD법이라고 함)이나, 망간 화합물을 포함하는 가스와 환원성 반응 가스를 사용한 CVD법, 또는 ALD법에 의해 성막할 수 있다. 본 예에서는, 망간 화합물을 포함하는 가스와 환원성 반응 가스(환원제)를 사용한 CVD법을 사용하여, 금속 망간을 실리콘 함유 산화물막(2) 위에 퇴적함과 함께, 퇴적 도중에 산화제를 포함하는 가스를 도입함으로써 형성한다.
·응집의 억제
공정 2에서는, 이렇게 부분적으로 산화시킨 금속 망간막(3)을 형성함으로써, 20㎚ 이하, 바람직하게는 10㎚ 이하, 예를 들어 수 ㎚와 같은 얇은 막 두께 영역에서도, 금속 망간의 응집을 억제할 수 있다. 또한, 산화제를 포함하는 가스를 지나치게 많이 도입하면, 금속 망간막이 완전히 망간 산화물로 되어버린다. 따라서, 산화제를 포함하는 가스의 도입량은, 완전히 망간 산화물로 되지 않는 양으로 한다. 완전히 망간 산화물로 하지 않음으로 인한 이점에 대해서는 후술한다. 또한, 본 예에서는, 완전히 산화시키지 않고 부분적으로 산화시킨 금속 망간막(3)을, 하지인 실리콘 함유 산화물막(2) 위에 성막하는 예를 나타내고 있는데, 하지로는, 실리콘 함유 산화물막(2)뿐만 아니라, 예를 들어 산화가 진행되기 어려운 물질, 예를 들어 실리콘 함유 산화물막(2)과, 산화되기 쉽지만 산화시키고 싶지 않은 물질, 예를 들어 반도체 집적 회로 장치에서의 금속 배선을 구성하는 구리가 혼재되어 있는 경우도 있다. 이와 같이, 하지에, 산화가 진행되기 어려운 물질과, 산화되기 쉽지만 산화시키고 싶지 않은 물질이 혼재되어 있는 경우에는, 금속 망간에는 부분적인 산화가 진행되는 한편, 산화되기 쉽지만 산화시키고 싶지 않은 물질에 대해서는 산화가 진행되기 어려워지는 산화제를 선택, 또는 그와 같이 되도록 하는 산화제 가스의 도입량을 선택한다. 또한, 산화되기 쉽지만 산화시키고 싶지 않은 물질이, 반도체 집적 회로 장치의 금속 배선, 예를 들어 구리인 경우에는, 이 구리의 표면에, 부분적으로 산화시킨 금속 망간막(3)이 남지 않는 성막 조건에서, 공정 2인 금속 망간 퇴적 공정을 행하면 된다. 이러한 성막 조건은, 후술하지만, 망간 원자는 구리의 내부를 확산한다는 성질을 고려하여 설정하는 것이 가능하다.
본 예에 사용 가능한 산화제로는, 이하의 것을 예시할 수 있다.
·H2O
·O2
·CO2
·HCOOH
·NOx(N2O, NO, NO2)
·에어
산화제로는, 이들 중 어느 하나 또는 복수로부터 선택할 수 있다.
이들 산화제에 대해서, 장점과 단점을 열역학적으로 비교 검토했기 때문에 이하에 나타내었다. 또한, 여기에서도 화학 반응식은, 300K에서의 평형 상태를 나타내고 있으며, 우변의 열량은, 망간(Mn) 또는 구리(Cu) 1mol당의 열량(kJ)이고, 깁스의 자유 에너지 변화량(이하, Gr 변화량(△Gr)이라고 기재함)을 유효 숫자 2자리로 나타내는 것으로 한다.
산화제로서 H2O를 사용한 경우의 화학 반응식은 이하와 같이 기술할 수 있다.
(3) H2O+Mn→H2+MnO...(△Gr: -130kJ/Mn-mol)
(4) 1.3H2O+Mn→1.3H2+0.3Mn3O4...(△Gr: -120kJ/Mn-mol)
(5) 1.5H2O+Mn→1.5H2+0.5Mn2O3...(△Gr: -98kJ/Mn-mol)
(6) 2H2O+Mn→2H2+MnO2...(△Gr: -7.8kJ/Mn-mol)
(7) H2O+Cu→H2+CuO...(△Gr: +99kJ/Mn-mol)
(8) 0.5H2O+Cu→0.5H2+0.5Cu2O...(△Gr: +41kJ/Mn-mol)
여기서, H2O 및 H2는 기체, Mn, Cu, MnOx 및 CuOx는 고체의 상태이다. 상기 (3) 내지 (6)식의 화학 반응식으로부터, Mn을 H2O로 산화시킬 경우, 어느 것에서든 좌변에서 우변으로의 반응이 진행될 수 있음을 알 수 있다. 이들 중에서도, △Gr의 값은 MnO가 형성되는 (3)식이 가장 작고, 안정적이므로, H2O에 의한 Mn의 산화는 Mn→MnO→Mn3O4→Mn2O3→MnO2까지 진행되는 것이 아니라, Mn→MnO에서 그치게 될 가능성이 높다.
한편, 상기 (7) 및 (8)식의 화학 반응식으로부터, Cu를 H2O로 산화시키려고 했을 경우, 어느 것에서든 좌변에서 우변으로의 반응이 진행되지 않아, Cu는 금속인 상태로 유지되는 것을 알 수 있다.
다른 산화제, O2, CO2, HCOOH, NOx(N2O, NO, NO2)에 대해서도 마찬가지로 열역학적 검토를 행하였다. 하기의 표 1은, 얻어진 결과를 정리한 것이다.
Figure pat00001
표 1의 결과로부터, 금속 망간의 산화가 지나치게 진행되지 않는 산화제로서, H2O, CO2를 들 수 있다. 또한, 구리를 산화시키지 않는 산화제로서, H2O, CO2, HCOOH를 들 수 있다. 또한, 막 내에 C나 N을 잔류시키지 않는 산화제로서 H2O, O2를 들 수 있다.
환원제로서 H2를 사용하고 산화제로서 H2O를 사용한 경우 및 환원제로서 CO를 사용하고 산화제로서 CO2를 사용한 경우에 있어서, Mn은 산화하지만 Cu는 산화하지 않는 환원제와 산화제의 분압비는 엘링감도(철강 편람 I. 기초(일본 철강 협회) 참조)로부터 구할 수 있다. 엘링감도에 따르면, 기체의 온도를 300℃로 하면, 환원제로서 H2를 사용하고 산화제로서 H2O를 사용한 경우, H2/H2O 분압비가 1/108 내지 1011/1의 범위, 환원제로서 CO를 사용하고 산화제로서 CO2를 사용한 경우, CO/CO2의 분압비가 1/109 내지 1010/1의 범위에서, Mn은 산화하지만 Cu는 산화하지 않는 상태를 실현할 수 있는 것을 알 수 있다. 즉, 이들 환원제와 산화제의 조합에 의해, 극히 넓은 분압비의 범위에서 Mn은 산화하지만 Cu는 산화하지 않는 상태를 실현할 수 있다. 또한, 이하에 나타내는 조건예 및 실험의 조건은, 모두 상기 범위에 포함된다.
상기 산화제의 산화력을 고려하면, 산화력이 강한 산소 가스(O2)에서, 금속 망간 및 구리의 산화가 너무 진행될 가능성이 있어, 그 도입량에 대해서는 극히 미량일 것이 필요하다. 또는 부분적으로 산화시킨 금속 망간막(3)을 성막한 후, 환원성 분위기 중에서 어닐링하여, 부분적으로 산화시킨 금속 망간막(3)에서, 너무 진행된 산화 상태를 MnO 정도까지 환원해도 된다. 본 예와 같은 매우 섬세한 제어가 요구되는 산화의 경우, 수증기(H2O)라면, 망간의 산화는 상술한 바와 같이, 2가의 "MnO"에 그치게 되므로 바람직하다. 덧붙여서 말하면, 망간 산화물은 2가의 MnO 외에, 2가 및 4가의 Mn3O4, 3가의 Mn2O3, 4가의 MnO2와 같이 복수의 상태를 취할 수 있는 것에 반해, 망간 실리케이트(MnSiO3 또는 Mn2SiO4)에서의 Mn의 가수는 2가이기 때문에, 망간의 산화가 너무 진행되지 않는 것이 더 실리케이트화하기 쉬운 것으로 생각된다.
공정 2에서의 구체적인 퇴적 처리의 조건의 일례는 이하와 같다.
망간 화합물: 아미드아미노알칸계 망간 화합물
산화제를 포함하는 가스: 수증기(H2O) 0.3sccm
환원성 반응 가스: 수소 가스 100sccm
성막 압력: 40 내지 133Pa(약 0.3 내지 1Torr)
성막 온도: 280 내지 350℃
성막 시간: 20 내지 180sec
이러한 조건에서 성막을 행함으로써, 부분적으로 산화시킨 금속 망간막(3)을, 실리콘 함유 산화물막(2) 위에 10㎚ 이하, 예를 들어 수 ㎚의 얇은 막 두께로, 또한, 연속 박막으로서 형성할 수 있다.
또한, 부분적으로 산화시킨 금속 망간막(3)의 막 두께는, 공정 2에서의 성막 시간을 180sec보다 길게 함으로써 두껍게 할 수 있고, 반대로 180sec보다 짧게 함으로써 얇게 할 수 있다. 즉, 부분적으로 산화시킨 금속 망간막(3)의 막 두께는, 공정 2에서의 처리 시간을 조절함으로써 제어할 수 있다.
·계면층의 형성
본 예에서는, 최종적으로 실리콘 함유 산화물막과 금속 망간막의 계면에 망간 실리케이트막이 형성된 구조가 필요한데, 금속 망간막으로서 부분적으로 산화시킨 금속 망간막(3)을 형성했을 때의 열에 의해, 도 2의 (C)에 도시한 바와 같이, 실리콘 함유 산화물막(2)의 표면에 계면층(4)이 형성되고, 그 위에 금속 망간막(3')이 형성된 구조가 된다. 이 계면층(4)이, 이하에 설명하는 바와 같이, 최종적으로 필요해지는 구조를 얻기 위해서 중요한 역할을 한다.
상술한 바와 같이, 금속 망간은, 실리콘 함유 산화물과 거의 반응하지 않기 때문에, 망간 산화물을 포함하지 않으면 "금속 망간막/실리콘 함유 산화물막"의 2층 구조로 된다. 그러나, 실제로 필요한 구조는 "금속 망간막/망간 실리케이트막 또는 망간 산화물 막으로 이루어지는 계면층/실리콘 함유 산화물막"의 3층 구조이다. 이러한 계면층을 형성하기 위해서는, 우선, 금속 망간막의 부분 산화가 필요하다.
금속 망간막의 성막 온도를, 상기 공정 1에서의 디가스 처리 온도(300℃)에 비해, 디가스 처리 온도와 동일한 300℃ 또는 본 예와 같이 디가스 처리 온도보다 낮은 280℃로 했을 경우, 실리콘 함유 산화물막(2) 위에는 산화물을 포함하지 않는 금속 망간막이 성막될 뿐이라고 생각된다. 이것은, 금속 망간막의 성막 온도가 디가스 처리 온도와 동일하거나 또는 낮은 경우, 실리콘 함유 산화물막(2) 내의 잔류 수분(화학 흡착수)에 의한 금속 망간의 산화 효과가 얻어지기 어렵기 때문이다. 즉, 금속 망간막의 성막 온도가 디가스 처리 온도 이하이면, 실리콘 함유 산화물막(2) 내에 포함된 화학 흡착수는, 흡착의 결합이 끊어지지 않고, 원리상, 실리콘 함유 산화물막(2)의 표면에는 나오지 않기 때문에, CVD 등의 성막 반응에 기여할 수 없어, 계면층은 형성되지 않는다.
그러나, 실제로는, 금속 망간막의 성막 온도가, 디가스 처리 온도 이하이어도, 성막 내에 도입되는 환원성 반응 가스인 수소 가스의 도입량이 많은 경우(200sccm)에는 계면층(4)이 형성되어 있었다.
이러한 수소 가스의 도입량이 많은 경우(200sccm)의 샘플의 투과 전자 현미경(TEM) 사진을 도 3의 (A)에 도시하였다. 도 3의 (A)에 도시한 바와 같이, 수소 가스를 유량 200sccm으로 도입했을 때에는, 계면층이 형성되어 있는 것을 알 수 있다. 이에 반해, 도 3의 (B)는 수소 가스를 유량 100sccm으로 도입했을 경우의 TEM 사진인데, 계면층이 형성되어 있지 않은 것을 알 수 있다.
이 차이에 대해서, 수소 가스의 성분에 착안하여 고찰한 바, 수소 가스의 순도는 100%가 아니라 순도 99.99%, 물이 약 1ppm, 산소가 약 0.3ppm 미량으로 함유되어 있는 것이 판명되었다. 따라서, 수소 가스의 도입량이 많은 경우에는, 수소 가스 중에 미량으로 포함된 물이나 산소가, 금속 망간막(3)과 실리콘 함유 산화물막(2)의 계면에 망간 산화물을 발생시켜서, 결과적으로 계면층(4)을 형성할 가능성이 있다. 이와 같이, 금속 망간막을 성막할 때에 미량이라도 물 등의 산화제가 포함되어 있으면, 금회의 웨트 수소의 예와 같이, 계면층(4)이 형성되는 것이 확인되었다.
또한, 도 3의 (A), (B)에 도시한 바와 같이, 수소 가스 유량이 200sccm인 경우나 수소 가스 유량을 100sccm으로 도입했을 경우도, 금속 망간막(Mn)은 입상이며, 연속 박막으로 되어 있지 않다. 이것은, 수소 가스 유량이 200sccm인 경우에도, 산화제의 양이 계면층의 형성을 위해서는 충분하지만 금속 망간막을 연속막으로서 형성하기 위해서는 불충분하기 때문이라고 생각된다.
이상의 검증 결과에 기초하여, 본 예에서는, 공정 2인 금속 망간 퇴적 처리 공정에서, 산화제를 포함하는 가스를 더 도입함으로써, 상술한 바와 같이, 성막 초기 단계부터 막의 응집을 억제하여 연속막으로서 성막할 수 있을 뿐만 아니라, 실리콘 함유 산화물막(2)과의 계면에 확실하게 망간 산화물을 발생시켜서 계면층(4)을 형성할 수 있음이 발견되었다. 계면층(4)으로는, 성막시에 하지인 실리콘 함유 산화물막(2)과의 반응에 의해 형성되는 망간 실리케이트이거나, 실리케이트화하지 않은 망간 산화물이어도 된다. 계면층(4)으로서 망간 산화물이 형성된 경우에도, 후술하는 바와 같이 성막 후의 어닐링 처리시에 실리케이트화할 수 있다. 또한, 계면층(4)은, 망간 산화물에 의해 형성되는 한편, 금속 망간막(3')은 망간 산화물을 거의 포함하지 않거나 또는 망간 산화물 함유량이 적은 금속 망간막에 의해 형성되는 구조로 할 수 있다.
이 때의 금속 망간막 형성의 메커니즘으로서는, 산화제의 도입에 의한 핵 생성 밀도의 상승과, 막이 부분적으로 산화하는 것에 의한 표면 에너지의 저감의 두가지를 들 수 있다. 이로 인해, 산화제를 포함하는 가스의 도입 시에는, 공정 2의 성막 초기 단계에서는 도입량을 많게 하여 핵 생성을 촉진시킴과 함께 표면 에너지를 낮추고, 그 후, 산화제를 포함하는 가스의 양을 서서히 적게 해 가도록 해도 된다. 이렇게 하면, 성막 초기 단계에 있어서는, 부분적으로 산화된 금속 망간의 핵 생성이 촉진됨과 함께 표면 에너지의 저감에 의해 평활한 막이 형성되는데, 그 후, 금속 망간이 성장함에 따라서, 부분적인 산화를 억제해 갈 수 있다. 이로 인해, 부분적으로 산화시킨 금속 망간막(3)의 표면 부분에 있어서는, 금속 망간으로만 이루어지나, 또는 망간 산화물보다 비율이 높은 금속 망간으로 이루어지게 할 수 있어(망간 산화물의 비율이 금속 망간의 비율보다 낮음), 보다 확실하게 도 2의 (C)의 구조를 얻을 수 있다. 또한, 마찬가지의 목적으로, 산화제를 포함하는 가스의 도입을 도중에 멈추어도 된다. 이에 의해, 성막 초기 단계에 있어서는, 부분적으로 산화된 금속 망간의 핵 생성을 촉진시킴과 함께 막의 평탄성을 확보하고, 성막의 후반에는, 금속 망간을 퇴적시켜서 금속 망간막(3)의 표면 부분을 금속 망간만으로 할 수 있다.
이러한 산화제를 포함하는 가스의 도입량의 강약의 제어는, 예를 들어 산화제를 포함하는 가스를 처리실에 도입하는 가스 도입 라인에 설치되어 있는 유량 제어기의 램프 업 기능을 사용하여, 산화제를 포함하는 가스의 도입량을 서서히 줄임으로써 실현할 수 있다.
공정 2에서 사용하는 금속 망간의 원료, 즉 금속 망간의 전구체가 되는 망간 화합물로는, 이하의 것을 예시할 수 있다.
·시클로펜타디에닐계 망간 화합물
·카르보닐계 망간 화합물
·베타 디케톤계 망간 화합물
·아미디네이트계 망간 화합물
·아미드아미노알칸계 망간 화합물
이들 망간 화합물 군 중 어느 하나를 포함하는 가스 또는 복수의 망간 화합물을 포함하는 가스를 선택함으로써, 금속 망간막(3)을 성막할 수 있다.
상기 시클로펜타디에닐계 망간 화합물의 예로는, 화학식 Mn(RC5H4)2로 표현되는 비스(알킬 시클로펜타디에닐)망간을 들 수 있다.
또한, 상기 카르보닐계 망간 화합물의 예로는,
·데카 카르보닐 2망간(Mn2(CO)10)
·메틸시클로펜타디에닐 트리카르보닐 망간((CH3C5H4)Mn(CO)3)
·시클로펜타디에닐 트리카르보닐 망간((C5H5)Mn(CO)3)
·메틸펜타카르보닐 망간((CH3)Mn(CO)5)
·3-(t-BuAllyl)Mn(CO)4를 들 수 있다.
또한, 상기 베타 디케톤계 망간 화합물의 예로는,
·비스(디피발로일메타나토)망간(Mn(C11H19O2)2)
·트리스(디피발로일메타나토)망간(Mn(C11H19O2)3)
·비스(펜탄디온)망간(Mn(C5H7O2)2)
·트리스(펜탄디온)망간(Mn(C5H7O2)3)
·비스(헥사플루오로 아세틸)망간(Mn(C5HF6O2)2)
·트리스(헥사플루오로 아세틸)망간(Mn(C5HF6O2)3)을 들 수 있다.
또한, 상기 아미디네이트계 망간 화합물로는, 전술한 특허문헌 3에 개시되어 있는 화학식 Mn(R1N-CR3-NR2)2로 표현되는 비스(N,N'-디알킬아세토아미디네이트)망간을 들 수 있다.
또한, 상기 아미드아미노알칸계 망간 화합물로는, 전술한 특허문헌 4에 개시되어 있는 화학식 Mn(R1N-Z-NR2 2)2로 표현되는 비스(N,N'-1-알킬아미드-2-디알킬아미노 알칸)망간을 들 수 있다. 여기서, 상기 화학식 중의 "R, R1, R2, R3"은 -CnH2n +1(n은 0 이상의 정수)로 기술되는 관능기이며, "Z"는 -CnH2n-(n은 0 이상의 정수)으로 기술되는 관능기이다.
또한, 이들 망간 화합물을 사용한 경우의 금속 망간막(3)의 성막 온도의 예로는,
·아미드아미노알칸계 망간 화합물을 사용한 경우에는 250 내지 300℃
·아미디네이트계 망간 화합물을 사용한 경우에는 350 내지 400℃
·(EtCp)2Mn을 사용한 경우에는 400 내지 450℃
·MeCpMn(CO)3을 사용한 경우에는 450 내지 500℃이다. 즉, 성막 온도는, 전구체의 열분해 온도 이상이면 된다. 단, 플라즈마 CVD법을 사용하면, 보다 저온 또는 열분해 온도 미만에서 성막하는 것도 가능하다. 또한, 플라즈마 CVD법을 사용함으로써 전구체의 선택지를 확장할 수 있다. 상기 망간 화합물 가스 중에서는, 비교적 저온 성막이 가능한 아미드아미노알칸계 망간 화합물이 실용적으로 바람직하다.
망간 화합물의 환원에 사용되는 상기 환원성 반응 가스로는, 수소 가스 외에, 일산화탄소(CO) 가스, 포름알데히드(HCHO) 등의 알데히드(R-CHO) 가스, 포름산(HCOOH) 등의 카르복실산(R-COOH) 가스도 사용할 수 있다. 여기서, 상기 "R"은, -CnH2n+1(n은 0 이상의 정수)로 기술되는 관능기이다. 또한, 수소 가스 이외의 가스를 사용하는 경우에는, 이 가스에, 수소 가스를 더 추가 도입하는 것도 가능하다.
또한, 금속 망간의 성막 방법으로는, 상기의 열 CVD법 외에, PECVD법도 사용할 수 있다. 그 밖에, 열 ALD법, PEALD법 등도 적절히 응용하여 사용할 수 있다. 또한, 양호한 커버리지를 필요로 하지 않을 경우에는, PVD법을 적용하는 것도 가능하다.
(공정 3: 금속 퇴적 처리 공정)
이어서, 도 1의 공정 3인 금속 퇴적 처리를 행하여, 도 2의 (D)에 도시한 바와 같이, 금속 망간막(3') 위에 금속막(5)을 형성한다. 퇴적하는 금속으로는, 예를 들어 구리(Cu), 루테늄(Ru), 코발트(Co) 등을 사용할 수 있다.
금속막(5)으로서 구리(Cu)를 사용하는 경우에는, 바람직하게는 PVD법을 사용하여 성막한다. 이 경우, 구리막의 전체를 PVD법에 의해 성막해도 되고, PVD법에 의해 성막된 구리막에 대해서는 도금용의 시드층으로 하고, 도금용의 시드층으로서 형성된 구리막 위에, 도금에 의해 구리막을 더 성장시켜도 된다.
또한, PVD법을 사용하여 구리막을 성막하는 경우에는, 기판 온도를 200 내지 400℃, 예를 들어 300℃로 가열함으로써 구리를 연화시켜서, 도 4의 (A) 내지 도 4의 (C)에 도시한 바와 같이, 리플로우에 의해 협소한 패턴(예를 들어, 트렌치나 비어 홀 등의 오목부)(10)을 매립하도록 해도 된다. 기판 가열 온도와 스퍼터링시의 아르곤(Ar) 이온의 충돌에 의한 어시스트 효과에 의해, 구리가 확산되기 쉬워져, 도 4의 (A) 내지 도 4의 (C)에 도시한 바와 같이, 협소한 패턴에서 협소한 패턴(오목부)(10)의 바닥부터 구리가 메워져 가는 "보텀 업 필"을 실현하는 것이 가능하게 된다. 망간은 구리에 대한 습윤성이나 밀착성이 좋고, 친화성도 높아, 가령 망간이 구리 내에 확산되었다고 해도, 구리 내에서의 망간의 확산 계수는, 구리 내에서의 구리의 확산 계수(자기 확산 계수)보다 커서, 구리의 리플로우 현상을 저해하지 않는 것으로 생각되므로, 기판 표면에 금속 망간막(3')이 노출되어 있는 본 실시 형태에서 구리의 리플로우를 적용하는 것은, 미세한 패턴에 대한 구리의 매립 관점에서 바람직하다.
금속막(5)으로서 루테늄(Ru) 또는 코발트(Co)를 사용하는 경우에는, 바람직하게는 CVD법을 사용하여 성막한다. 루테늄 또는 코발트는, 그 단체로 금속막(5)으로 해도 되지만, 도 5의 흐름도에 도시한 바와 같이, 루테늄막 또는 코발트막을 성막한 후(공정 3a), 구리막을 형성하도록 해도 된다(공정 3b). 구리막을 형성할 때에는, 루테늄막 또는 코발트막을 도금용의 시드층으로 해서 구리를 직접 도금하는, 소위 다이렉트 도금법으로 해도 된다.
또한, 루테늄막 또는 코발트막 위에, 시드층으로서의 구리막을 PVD법에 의해 형성하고, 구리막으로 이루어지는 시드층 위에 도금에 의해 구리막을 더 성장시켜도 된다.
또한, 구리막을 PVD법으로 형성하는 경우에는, 루테늄(Ru)이나 코발트(Co)는 구리에 대한 습윤성이나 밀착성이 좋으므로, 기판 표면에 루테늄(Ru)이나 코발트(Co)가 노출되어 있는 상태에서, 도 4의 (A) 내지 도 4의 (C)를 참조하여 설명한 구리의 리플로우를 적용하는 것은, 미세한 패턴에 대한 구리의 매립 관점에서 바람직하다.
그런데, 부분적으로 산화시킨 금속 망간막(3) 위에 금속막(5)으로서 구리막을 성막한 경우에는, 도 6의 단면도에 도시한 바와 같이, 아래부터 순서대로, 실리콘 함유 산화물막(2)/망간 실리케이트로 이루어지는 계면층(4)/금속 망간막(3')/구리막(5)이 적층된 적층 구조가 된다고 생각된다. 이 경우에, 구리막(5)과 접하고 있는 것이 금속 망간막(3')으로, 금속끼리이기 때문에 금속 결합에 의해 밀착성이 양호하다.
망간 원자는 구리 내를 확산한다는 성질이 있기 때문에, 도 6의 상태로부터 도 7의 (A)의 단면도에 도시한 바와 같이, 예를 들어 구리막(5)의 성막 후, 열처리를 거치면(또는 상술한 구리의 리플로우를 적용한 구리막(5)의 성막 중), 금속 망간막(3')을 구성하는 망간(Mn)은 구리막(5) 내로 확산되어 간다. 또한, 금속 망간막(3')에 망간 산화물(MnOx)이 잔존하고 있는 경우에는, 그것이 계면층(4)과 일체가 되어, 망간 실리케이트가 된다. 그 결과, 도 7의 (B)의 단면도에 도시한 바와 같이 금속 망간막(3')은 없어진다. 금속 망간막(3')이 없어진 후에도, 망간은, 구리막(5) 내를 계속해서 확산해 나가, 최종적으로는, 구리막(5)의 표면에 석출(편석)되어 망간 산화물막(6)을 형성한다. 이 때문에, 예를 들어 도 7의 (C)에 도시한 바와 같이, 아래부터 순서대로, 실리콘 함유 산화물막(2)/망간 실리케이트로 이루어지는 계면층(4)/구리막(5)/망간 산화물막(6)이 적층된 적층 구조가 된다.
또한, 구리 내에서의 망간의 확산을 촉진함과 함께, 잉여 망간이 망간 산화물막(6)으로서 구리막(5)의 표면에 석출되기 쉽게 하기 위해서, 도 8의 흐름도에 도시한 바와 같이, 공정 3을 구리(Cu) 퇴적 처리로 했을 경우에는, 공정 3 후에, 공정 4로서 산화성 분위기, 예를 들어 미량(예를 들어, 10ppb 정도)의 산소 분위기에서 어닐링 처리(예를 들어, 250 내지 450℃)를 가해도 된다.
이러한 제1 실시 형태에 따른 금속 망간막의 성막 방법에 의하면, 공정 2에서 산화제를 포함하는 가스를 도입하므로, 망간을 응집시키지 않고, 연속 박막으로서 성막할 수 있다. 이 때문에, 20㎚ 이하, 바람직하게는 10㎚ 이하, 예를 들어 수 ㎚와 같은 박막화된 금속 망간막을 연속 박막으로서 형성할 수 있다는 이점을 얻을 수 있다.
또한, 공정 2에서 산화제를 포함하는 가스를 도입하므로, 실리콘 함유 산화물막(2)과의 계면에, 확실하게 망간 산화물을 발생시킬 수 있어, 금속 망간막(3)과 실리콘 함유 산화물막(2)의 계면에 망간 실리케이트 또는 망간 산화물로 이루어지는 계면층(4)을 확실하게 형성할 수 있다. 이 때문에, 최종적으로 필요해지는 "금속 망간막/망간 실리케이트 막 또는 망간 산화물막/실리콘 함유 산화물막"의 3층 구조를 확실하게 형성하는 것도 가능하게 된다는 이점을 얻을 수 있다.
그런데, 구리 배선을 사용한 반도체 집적 회로 장치에서는, 구리 배선의 주위에, 구리의 확산을 억제하는 배리어막이 형성된다. 이 배리어막은 너무 두꺼우면, 구리 배선이 형성되는, 예를 들어 비어 홀이나 트렌치의 단면적을 감소시켜, 구리 배선의 저항값을 증대시켜버린다. 이 때문에, 가능한 한 얇게 하고자 하는 요구가 있다. 그러나, 배리어막이 너무 얇으면, 그 배리어성이 저하된다는 상반된 관계가 있다.
이러한 사정에 대하여, 제1 실시 형태에 따른 금속 망간막의 성막 방법에 의해 형성된 부분적으로 산화시킨 금속 망간막(3)을 배리어막으로서 사용함으로써, 상기 요구에 부응할 수 있다. 즉, 상기 부분적으로 산화된 금속 망간막(3)을 실리콘 함유 산화물막(2) 위에 형성함으로써, 실리콘 함유 산화물막(2)과의 계면에 망간 실리케이트막 또는 망간 산화물로 이루어지는 계면층(4)이 형성되고, 계면층(4)이 성막 단계에서 망간 산화물이어도, 성막 후의 어닐링에 의해 망간 실리케이트가 된다. 계면층(4)을 구성하는 망간 실리케이트막은, 아몰퍼스 상태이고 또한 치밀하기 때문에, 결정립계가 없고 고밀도의 배리어막을 실현할 수 있어, 얇아도 배리어성이 높다.
또한, 망간 실리케이트는, 하지의 실리콘 함유 산화물막과의 사이의 반응에 의해 자기 형성 배리어로서 형성되기 때문에, 그 대부분을 하지측에 형성할 수 있어, 비어 홀이나 트렌치의 단면적을 감소시키기 어렵다. 게다가, 제1 실시 형태에 따른 금속 망간막의 성막 방법은, 부분적으로 산화시킨 금속 망간막(3)을 성막하므로, 예를 들어 10㎚ 이하, 예를 들어 수 ㎚ 오더로 박형화한 경우에도, 연속 박막으로서 형성할 수 있다. 이렇게 본 실시 형태에서는 얇고 배리어성이 높은 배리어막을 성막할 수 있어, 비어 홀이나 트렌치의 본래의 단면적을 감소시키기 어렵다는 이점이 있다. 이 때문에, 제1 실시 형태에 따른 금속 망간막의 성막 방법은, 금속 배선용의 도전성 금속으로서 구리를 사용한 반도체 집적 회로 장치의 배리어막의 형성시에 매우 유용하다.
또한, 금속막으로서 루테늄(Ru)막이나 코발트(Co)막을 사용하는 경우에는, 그 위에 상기 구리막을 시드층으로서 사용하고, 또한 그 위에 구리 배선을 도금법을 사용하여 형성하는데, 이 경우에는 루테늄(Ru) 또는 코발트(Co)가 라이너 막으로서 전체면에 형성되게 된다. 루테늄(Ru) 또는 코발트(Co) 자체는 고도전성이지만, 구리에 비하면 저항값이 높다. 이로 인해, 루테늄(Ru)막 또는 코발트(Co)막도, 구리 배선의 저항값을 증대시켜버린다. 또한, 루테늄(Ru) 또는 코발트(Co)로 이루어지는 라이너 막은, 비어 홀이나 트렌치의 본래의 단면적을 감소시켜버린다. 그러나, 제1 실시 형태에 따른 금속 망간막의 성막 방법은, 상술한 바와 같이, 예를 들어 비어 홀이나 트렌치의 본래의 단면적을 감소시키기 어렵다. 이 때문에, 배리어막과 루테늄(Ru)막 또는 코발트(Co)막 등과의 적층 구조의 형성시에도 유용하다.
또한, 예를 들어 일본 특허 출원 제2011-134317호 명세서에 기재되어 있는 바와 같이, 루테늄(Ru)-CVD 프로세스는, 그 하지 표면이 금속인지, 산화물인지에 따라 Ru막의 퇴적 용이성이 변하기(금속 위에서는 Ru 성막의 인큐베이션 시간이 단축되기) 때문에, 기판 표면에 금속 망간막(3)을 성막하는 상기 제1 실시 형태를 적용하면, 그 위에 퇴적하는 CVD-루테늄막은 인큐베이션 시간이 단축되어 성막되게 되어, 생산성의 관점에서 바람직하다.
제1 실시 형태에 따른 금속 망간막의 성막 방법에 의하면, 이하와 같은 효과도 얻을 수 있다.
(1) 예를 들어, 계면층(4)을 구성하는 망간 실리케이트는, 상술한 바와 같이 아몰퍼스이기 때문에 결정립계가 없다. 이 때문에, 전자 디바이스, 예를 들어 반도체 디바이스 중의 도전성 금속의 층간 절연막에 대한 확산, 예를 들어 구리의 층간 절연막에 대한 확산을 억제하는 배리어성을, 결정립계를 갖는 배리어막보다 향상시킬 수 있다. 또한, 층간 절연막에 포함되어 있는 수분이나 산소가 배선측에 확산되어 반도체 디바이스 중의 도전성 금속(예를 들어, 배선의 구리나 배리어막의 Ta 등)을 산화·부식시키는 것을 방지하는 작용도 갖는다.
(2) 계면층(4)을 구성하는 망간 실리케이트는, 상술한 바와 같이, 하지의 실리콘 함유 산화막과의 반응에 의해 자기 형성 배리어로서 기능하므로, 그 대부분이 하지측에 형성된다. 이 때문에, "제로 막 두께 배리어막(Zero-thickness barrier)"에 접근할 수 있다. 이 때문에, 비어 홀이나 트렌치의 본래의 단면적의 감소를 억제할 수 있어, 비어 홀이나 트렌치에 매립되는 금속 배선의 저저항화에 유리하다.
(3) 또한, 망간 산화물에는, MnO, Mn3O4, Mn2O3, MnO2와 같이 복수의 상태가 있고, 그에 따라 망간의 가수도 2가부터 4가까지의 복수의 상태를 취할 수 있기 때문에, 이들의 상태에 따라 밀도나 체적이 변동할 가능성이 있다. 그러나, 일단, 망간 실리케이트(MnSiO3, Mn2SiO4)가 형성되면, 그 상태는, 망간 산화물에 비해 보다 안정된 것이 된다. 이 때문에, 전자 디바이스, 예를 들어 반도체 디바이스의 제조 후의 경년 열화도 적어진다.
(4) 부분적으로 산화시킨 금속 망간막(3)을 형성함으로써, 계면층(4)과 그 위의 금속 망간막(3')을 형성할 수 있고, 다음의 박막, 예를 들어 구리막(5)을 성막한 경우, 계면층(4)과 구리막(5)의 밀착성을 보다 향상시킬 수 있다.
계면층(4)을 구성하는 망간 실리케이트는, 망간 산화물에 비해 보다 안정된 물질이라고 할 수 있다. 그러나, 안정적이기 때문에, 망간 실리케이트는, 망간 산화물에 비해 인접하는 다른 재료와 밀착되기 어려운 재료라고도 할 수 있다.
제1 실시 형태에서는, 계면층(4)으로서 형성되는 망간 실리케이트는, 부분적으로 산화시킨 금속 망간막(3)을 실리케이트화시킨 것이다. 계면층(4) 위에 있는 금속 망간막(3')과 계면층(4)은, 원래는 일체의 막이다.
게다가, 망간은, 예를 들어 구리 내를 확산한다는 성질이 있다. 이로 인해, 금속 망간막(3') 위에 구리막(5)을 성막하면, 망간 원자는, 구리막(5)의 성막 내(리플로우를 적용한 경우), 및/또는 성막 후의 열처리 중에 구리막(5) 내로 확산해 나간다. 확산이 진행되면, 금속 망간막(3')은 소실된다. 금속 망간막이 소실되는 결과, 구리막(5)과, 원래, 부분적으로 산화시킨 금속 망간막(3)과 일체이었던 계면층(4)은, 연속적으로 천이적인 영역을 형성하면서 인접하게 된다. 이러한 현상은, 성막 중이나 성막 후에, 구리막(5)의 내부에서, 적어도 망간 원자가 움직임으로써 일어나는 원자 레벨의 현상이다. 이 때문에, 구리막(5)과 계면층(4)의 접합 부분에서의 밀착성은 견고한 것이 된다.
이러한 관점에서, 금속 망간막(3)은, 완전히 산화되지 않고 부분적으로 산화되는 것에 그치도록 해 두는 것은, 예를 들어 계면층(4)과, 이것에 인접하는 다른 재료와의 밀착성의 향상에 유용하다.
특히, 배리어막을 구성하는 계면층(4)과, 배리어막인 계면층(4) 위에 형성되는 금속 배선을 구성하는 도전성 금속, 예를 들어 구리와의 밀착성이 향상되면, 스트레스 마이그레이션 내성(SM 내성)을 향상시킬 수 있어, 전자 디바이스, 예를 들어 반도체 집적 회로 장치의 장수명화에도 유리하다.
또한, 망간 원자가 확산된 구리막(5)은, 구리와 망간의 합금이 되는데, 구리막(5)에 확산된 망간 원자는, 상술한 바와 같이, 예를 들어 구리막의 성막 중 및/또는 성막의 열처리 등에 의해, 구리막(5)으로부터 분리하는 것이 가능하여, 거의 순수한 구리막(5)으로 복귀시킬 수 있다. 이것으로부터, 망간 원자가 구리막(5) 내에 확산되었다고 해도, 구리막(5)의, 예를 들어 물성적인 저항값, 예를 들어 시트 저항이 증대하는 등의 악영향은 거의 없앨 수 있다.
동시에, 망간 원자가 구리막 내에 확산하여 구리 배선의 주연부에 미량 잔류함으로써 일렉트로마이그레이션 내성(EM 내성)을 향상시킬 수 있어, 전자 디바이스, 예를 들어 반도체 집적 회로 장치의 장수명화에도 유리하다. 또한, 구리 배선 위에는, 구리 배리어 겸 에칭 스토퍼를 위한 막(SiN, SiC, SiCN 등)이 형성되는데, 구리 배선과 이 SiCN 등의 배리어막과의 밀착성을 확보하여 배선 신뢰성을 향상시키기 위해서, 구리 배선의 상부에, 확산된 망간으로 이루어지는 캡층을 형성하도록 해도 된다.
이러한 제1 실시 형태는, 망간 실리케이트로 이루어지는 계면층(4)을 갖는 망간 함유 구조체를 포함하는 전자 디바이스의 제조 방법, 예를 들어 반도체 집적 회로 장치의 제조 방법에 유효하게 적용할 수 있다. 예를 들어, 전자 디바이스 중에 포함된 상기 구조체를, 제1 실시 형태를 따라서 형성하면, 상기 실시 형태 중에서 설명한 효과나 상기 부차적인 효과를, 전자 디바이스, 예를 들어 반도체 집적 회로 장치의 제조 방법에서 얻을 수 있다.
상기 구조체의 일례는, 전자 디바이스가 반도체 집적 회로 장치인 경우, 반도체 집적 회로 장치 내의 금속 배선과 층간 절연막의 사이에 형성된, 상기 금속 배선에 포함되는 금속의 확산을 억제하는 배리어막이다.
또한, 상기 도전성 금속 배선을 구성하는 도전성 금속의 예로는, 구리, 루테늄 외에 코발트를 들 수 있고, 이들 3개의 도전성 금속으로 이루어지는 군에서 선택되는 2개 이상의 원소가 포함되어 있어도 된다.
또한, PVD법, 예를 들어, 구리-망간(CuMn) 합금 타깃을 스퍼터링하여 하지 위에 구리-망간 합금막을 형성하고, 망간 산화물이나 망간 실리케이트를 포함하는 자기 형성 배리어를 형성한다는 방법이 있다. 그러나, 이 방법을 사용하여 형성한 구리-망간 합금막은, 바람직한 스텝 커버리지를 얻는 것이 어려워, 협소한 패턴을 매립하기 어렵다는 사정이 있다.
이러한 사정에 대하여, 제1 실시 형태, 즉, CVD법을 사용하여 금속 망간막을 하지 위에 성막하고, 망간 산화물이나 망간 실리케이트를 포함하는 자기 형성 배리어를 형성하는 방법에 의하면, 예를 들어 구리의 성막 중에, 상술한 구리의 리플로우를 행하는 것도 가능하므로, 협소한 패턴이어도 확실하게 매립할 수 있다. 즉, 제1 실시 형태는, 구리-망간 합금 타깃을 스퍼터링하여 하지 위에 구리-망간 합금막을 형성하는 방법에 비해 매우 미세하면서도 또한 협소한 패턴을 갖는 전자 제품, 예를 들어 반도체 집적 회로 장치의 제조에 유리하다는 이점을 갖고 있다.
또한, 성막 온도는, PVD법은 실온인 것에 반해, CVD법은 전구체의 분해 온도 이상으로 하거나, 망간의 공급에 관해서는, PVD법은 망간 원자인 것에 반해, CVD법은 유기 금속 착체 분자이거나 하는 등의 차이가 있다.
즉, 제1 실시 형태에 의해 설명한 바와 같은 CVD법을 사용한 금속 망간막의 성막 방법은, PVD법을 사용한 금속 망간막의 형성 방법이나 망간 함유막의 형성 방법으로부터 시사되거나 하는 것이 아니라, 일선을 그은 기술이다.
(제2 실시 형태)
도 9는, 본 발명의 제2 실시 형태에 따른 금속 망간막의 성막 방법의 일례를 나타내는 흐름도이다.
제1 실시 형태에 따른 금속 망간막의 성막 방법의 도 1 중의 공정 2에 도시한 바와 같이, 부분적으로 산화시킨 금속 망간막(3)을 성막한 후, 도 9에 도시한 바와 같이, 필요에 따라, 환원성 분위기에서 어닐링 처리를 행하도록 해도 된다(공정 5).
어닐링 처리의 일례는, 환원성 분위기로서 수소를 포함하는 포밍 가스(3% H2+97% N2)를 사용해서, 어닐링 처리 온도를 350℃로 설정하여 어닐링 처리를 행하는 것이다. 이 처리의 주된 목적이 망간 산화물의 실리케이트화인 경우에는, 실리케이트화의 임계값(350℃ 정도라고 여겨지고 있음) 이상의 온도에서 처리를 행한다. 이 어닐링 처리에서 사용되는 환원 분위기의 예로는, 상기 포밍 가스 외에, 수소 가스, 포름알데히드(HCHO) 등의 알데히드(R-CHO) 가스, 포름산(HCOOH) 등의 카르복실산(R-COOH) 가스를 들 수 있다. 여기서, 상기 "R"은 -CnH2n +1(n은 0 이상의 정수)로 기술되는 관능기이다.
또한, 환원성 분위기는, 수소를 포함하지 않는 경우도 있다. 수소를 포함하지 않는 환원성 분위기로는, 일산화탄소(CO) 가스를 들 수 있다.
이러한 어닐링 처리는, 반드시 행할 필요는 없지만, 예를 들어 계면층(4)으로서 망간 산화물이 형성되는 경우에는, 이 망간 산화물을 또한 망간 실리케이트로 하기 위해 어닐링 처리를 행할 필요가 있다. 어닐링 처리시의 열에 의해, 망간 산화물을 실리콘 함유 산화물막의 실리콘 및 산소와 반응시켜서 실리케이트화를 촉진할 수 있기 때문이다. 이 경우의 어닐링 분위기는, 수소를 포함하는 것이 바람직하다. 수소를 포함함으로 인한 실리케이트화의 촉진에 관한 메커니즘을 이하에 설명한다.
우선, 산화망간(여기서는 MnO와 Mn2O3)과 이산화실리콘(SiO2)의 화학 반응식을 나타낸다. 또한, 각 화학 반응식은, 300K에서의 평형 상태를 나타내고 있다. 또한, 우변의 열량은, 망간(Mn) 1mol당의 열량(kJ)이며, 깁스의 자유 에너지 변화량(이하, Gr 변화량(△Gr)이라고 기재함)을 유효숫자 2자리로 나타내고 있다. 여기서, 깁스의 자유 에너지는 자발적으로 감소시키고자 한다. 그로 인해, Gr 변화량이 마이너스인 화학 반응은 자발적으로 일어나고, Gr 변화량이 플러스인 화학 반응은 자발적으로 일어나지 않는 것으로 알려져 있다. 또한, 이하의 열역학 계산에 있어서는, 시판되고 있는 열역학 데이터베이스를 사용하였다.
(9) MnO+SiO2→MnSiO3-21(△Gr(kJ/Mn-mol))
(10) 2Mn2O3+4SiO2→4MnSiO3+O2+57(△Gr(kJ/Mn-mol))
(11) 2Mn2O3+2SiO2→2Mn2SiO4+O2+53(△Gr(kJ/Mn-mol))
상기 (9)의 화학 반응식으로부터는, MnO의 경우, 좌변에서 우변으로의 반응이 진행될 수 있는 것, 즉, 실리케이트화될 가능성이 있음을 알 수 있다. 한편, (10) 내지 (11)의 화학 반응식으로부터는, 좌변에서 우변으로의 반응이 진행될 수 없는 것, 즉, 실리케이트화될 가능성이 없음을 알 수 있다. 이것으로부터, Mn2O3에 대해서는, 단순한 열처리만으로는 실리케이트화가 일어나지 않기 때문에, Mn2O3으로서 잔존하는 것을 알 수 있다.
이어서, 수소(H)를 도입했을 경우에서의 Mn2O3과 SiO2의 화학 반응식을 나타낸다.
(12) Mn2O3+2SiO2+H2→2MnSiO3+H2O-58(△Gr(kJ/Mn-mol))
(13) Mn2O3+SiO2+H2→Mn2SiO4+H2O-62(△Gr(kJ/Mn-mol))
상기 (12), (13)의 화학 반응식으로부터는, 수소(H)를 도입했을 경우, Mn2O3이어도, 좌변에서 우변으로의 반응이 진행될 수 있는 것, 즉, 실리케이트화될 가능성이 있음을 알 수 있다. 이것으로부터, 수소의 도입에 의해, Mn2O3이 실리케이트화되어서, MnSixOy가 될 수 있음을 알 수 있다.
이어서, Mn2O3의 화학 반응식을 이하에 나타내었다.
(14) 2Mn2O3→4MnO+O2+78(△Gr(kJ/Mn-mol))
(15) Mn2O3+H2→2MnO+H2O-37(△Gr(kJ/Mn-mol))
상기 (14) 식으로부터는, 수소를 도입하지 않을 경우, Mn2O3은, MnO가 될 수 없음을 알 수 있다. 또한, 상기 (10), (11)식에 나타낸 바와 같이, Mn2O3은 수소 없이는 실리케이트화될 수 없으므로, 수소를 도입하지 않을 경우, Mn2O3이 실리케이트화되어서 Mn 실리케이트(MnSixOy)가 될 가능성이 없음을 알 수 있다.
한편, 상기 (15)식으로부터는, 수소를 도입함으로써, Mn2O3은, MnO가 될 수 있음을 알 수 있다. 또한, (9)식에 나타낸 바와 같이, MnO는, 실리케이트화되어서 Mn 실리케이트(MnSixOy)로 될 수 있으므로, 수소를 도입함으로써, Mn2O3이 실리케이트화되어서 Mn 실리케이트(MnSixOy)가 될 수 있음을 알 수 있다.
또한, 참고를 위해, 산소(O)를 도입했을 경우의 Mn2O3과 SiO2의 화학 반응을 고찰한다.
(16) 2Mn2O3+4SiO2+O2→4MnSiO3+2O2
(17) 2Mn2O3+2SiO2+O2→2Mn2SiO4+2O2
상기 (16)의 화학 방정식은, 양변의 산소(O)를 상쇄하면 (10)식과 동일해지고, 상기 (17)의 화학 방정식은, 양변의 산소(O)를 상쇄하면 (11)식과 동일해진다. 이것으로부터, 산소(O)를 도입해도, 좌변에서 우변으로의 반응이 진행될 수 없는 것, 즉, 실리케이트화되지 않음을 알 수 있다. 이와 같이, 많은 선행 공지예에 게재되어 있는 바와 같은 산소(O)의 도입으로는, Mn2O3을 실리케이트화하는 것은 불가능하고, 수소(H)를 도입한 어닐링 처리가 아니면 실리케이트화할 수 없음을 알 수 있다. 또한, 금회의 고찰에서는, MnO와 Mn2O3을 예로 들었지만, Mn3O4나 MnO2에 대해서도 마찬가지로 고찰하는 것이 가능하다.
또한, 수소 어닐링 분위기는, 수소(H)가 함유되어 있으면 되고, 수소 농도가 100%일 필요는 없다. 예를 들어, 수소의 폭발 하한을 고려하여, 상술한 바와 같이 포밍 가스를 사용해도 된다.
또한, 어닐링 처리 온도는 300 내지 600℃의 범위가 좋고, 실용적으로는 350℃ 이상이 바람직하다. 프로세스 압력은 133 내지 2670Pa 정도이다. 배치로 등에서 처리하는 경우에는, 1기압 정도의 처리 조건도 가능하다. 구체적인 수소 어닐링의 조건은, 예를 들어 프로세스 온도가 400℃, 압력이 267Pa, 어닐링 시간이 30분이다.
또한, 어닐링 처리 온도를, 공정 1인 디가스 처리 공정에서의 디가스 처리 온도보다 높은 온도로 하면, 실리콘 함유 산화물막(2) 중에 포함된 화학 흡착수에 의한 금속 망간의 산화를 촉진할 수 있어, 망간 실리케이트의 형성에 바람직하다.
또한, 제2 실시 형태는, 도 5를 참조하여 설명한 금속 망간막의 성막 방법 및 도 8을 참조하여 설명한 금속 망간막의 성막 방법과 조합하여 실시할 수 있음은 물론이다.
<제3 실시 형태>
이어서, 본 발명의 제1, 제2 실시 형태의 일례에 관한 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템을, 본 발명의 제3 실시 형태로서 설명한다.
(제1 시스템 구성예)
도 10은, 본 발명의 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템의 제1 시스템 구성예의 일례를 도시하는 평면도이다.
도 10에 도시한 바와 같이, 제1 처리 시스템(101)은, 실리콘 기판(1)에 처리를 실시하는 처리부(102)와, 이 처리부(102)에 실리콘 기판(1)을 반출입하는 반출입부(103)와, 처리 시스템(101)을 제어하는 제어부(104)를 구비하고 있다. 본 예에 관한 처리 시스템(101)은, 클러스터 툴형(멀티 챔버 타입)의 반도체 제조 장치이다.
본 발명의 제1 실시 형태에 따른 금속 망간막의 성막 방법에서는, 도 1에 도시한 바와 같이 3개의 주요한 공정 1 내지 공정 3이 포함된다. 따라서, 제1 처리 시스템(101)에서는, 예를 들어 하나의 반송실(TM: 트랜스퍼 모듈)(22)의 주위에, 상기 3개의 주요한 공정을 각각 행하는 3개의 처리 유닛(21a 내지 21c)을 배치한다. 구체적으로는, 처리부(102)는, 처리를 실시하는 처리 모듈로서 구성된 처리 유닛(PM; 프로세스 모듈)(21a 내지 21c)을 구비하고 있다. 이들 처리 유닛(21a 내지 21c)은 각각, 내부를 소정의 진공도로 감압 가능하게 구성된 처리실을 구비하고, 이 처리실에서, 상기 공정 1 내지 공정 3이 각각 행해진다.
처리 유닛(21a)은 공정 1을 행하는 디가스 처리 유닛이며, 피처리체, 예를 들어 표면에, 실리콘 함유 산화물막(2)이 형성된 실리콘 기판(1)에 대하여 디가스 처리를 한다. 처리 유닛(21b)은, 공정 2를 행하는 금속 망간 퇴적 처리 유닛이며, 디가스 처리된 실리콘 함유 산화물막(2) 위에 대하여 금속 망간막(3)을 성막한다. 처리 유닛(21c)은 공정 3을 행하는 금속 퇴적 처리 유닛이며, 금속 망간막(3)이 성막된 실리콘 기판(1)에 대하여 도전성 금속, 예를 들어 구리나 루테늄, 또는 코발트를 포함하는 막을 성막한다. 이들 처리 유닛(21a 내지 21c)은, 게이트 밸브(Ga 내지 Gc)를 통해 반송실(22)에 접속되어 있다.
반출입부(103)는, 반출입실(LM; 로더 모듈)(31)을 구비하고 있다. 반출입실(31)은, 내부를 대기압 또는 거의 대기압, 예를 들어 외부의 대기압에 대하여 약간 정압으로 압력 조절 가능하게 구성되어 있다. 반출입실(31)의 평면 형상은, 본 예에서는, 평면에서 보아 긴 변, 이 긴 변에 직교하는 짧은 변을 가진 직사각형이다. 직사각형의 긴 변은 처리부(102)에 인접한다. 반출입실(31)은, 실리콘 기판(1)이 수용되어 있는 피처리 기판용 캐리어(C)가 설치되는 로드 포트(LP)를 구비하고 있다. 본 예에서는, 반출입실(31)의 처리부(102)에 면한 긴 변과는 반대측의 긴 변에, 3개의 로드 포트(32a, 32b 및 32c)가 설치되어 있다. 본 예에서는, 로드 포트의 수를 3개로 하고 있지만, 이것들에 한정되는 것은 아니며, 수는 임의이다. 로드 포트(32a 내지 32c)에는 각각, 도시하지 않은 셔터가 설치되어 있고, 실리콘 기판(1)을 저장한, 또는 빈 캐리어(C)가 이들 로드 포트(32a 내지 32c)에 설치되면, 도시하지 않은 셔터가 열리면서 외기의 침입을 방지하면서, 캐리어(C)의 내부와 반출입실(31)의 내부가 연통된다. 반출입실(31)의 짧은 변의 하나에는, 실리콘 기판(1)에 형성된 노치의 위치 정렬을 행하기 위한 오리엔터(33)가 설치되어 있다.
처리부(102)와 반출입부(103)의 사이에는 로드 로크실(LLM; 로드 로크 모듈), 본 예에서는 2개의 로드 로크실(26a 및 26b)이 설치되어 있다. 로드 로크실(26a 및 26b)은 각각, 내부를 소정의 진공도 및 대기압, 또는 거의 대기압으로 전환 가능하게 구성되어 있다. 로드 로크실(26a 및 26b)은 각각, 게이트 밸브(G3, G4)를 통해 반출입실(31)의, 로드 포트(32a 내지 32c)가 설치된 1변에 대향하는 1변에 접속되고, 게이트 밸브(G5, G6)를 통해 반송실(22)의, 처리 유닛(21a 내지 21c)이 접속된 3변 이외의 변 중 2변에 접속된다. 로드 로크실(26a 및 26b)은, 대응하는 게이트 밸브(G3 또는 G4)를 개방함으로써 반출입실(31)과 연통되어, 대응하는 게이트 밸브(G3 또는 G4)를 폐쇄함으로써 반출입실(31)로부터 차단된다. 또한, 대응하는 게이트 밸브(G5 또는 G6)를 개방함으로써 반송실(22)과 연통되고, 대응하는 게이트 밸브(G5 또는 G6)을 폐쇄함으로써 반송실(22)로부터 차단된다.
반출입실(31)의 내부에는 반출입 기구(35)가 설치되어 있다. 반출입 기구(35)는, 피처리 기판용 캐리어(C)에 대한 실리콘 기판(1)의 반출입을 행한다. 이와 함께, 오리엔터(33)에 대한 실리콘 기판(1)의 반출입 및 로드 로크실(26a 및 26b)에 대한 실리콘 기판(1)의 반출입을 행한다. 반출입 기구(35)는, 예를 들어 2개의 다관절 아암(36a 및 36b)을 갖고, 반출입실(31)의 길이 방향을 따라서 연장되는 레일(37) 상을 주행 가능하게 구성되어 있다. 다관절 아암(36a 및 36b)의 선단에는, 핸드(38a 및 38b)가 설치되어 있다. 실리콘 기판(1)은, 핸드(38a 또는 38b)에 적재되어, 상술한 실리콘 기판(1)의 반출입이 행해진다.
반송실(22)은, 진공 유지 가능한 구성, 예를 들어 진공 용기로서 구성되어 있다. 이러한 반송실(22)의 내부에는, 처리 유닛(21a 내지 21c), 및 로드 로크실(26a 및 26b) 상호간에 대하여 실리콘 기판(1)의 반송을 행하는 반송 기구(24)가 설치되어, 대기와는 차단된 상태에서 실리콘 기판(1)이 반송된다. 반송 기구(24)는, 반송실(22)의 대략 중앙에 배치되어 있다. 반송 기구(24)는, 회전 및 신축 가능한 트랜스퍼 아암을, 예를 들어 복수 개 갖는다. 본 예에서는, 예를 들어 2개의 트랜스퍼 아암(24a 및 24b)을 갖는다. 트랜스퍼 아암(24a 및 24b)의 선단에는, 홀더(25a 및 25b)가 설치되어 있다. 실리콘 기판(1)은, 홀더(25a 또는 25b)에 유지되어, 상술한 바와 같이, 처리 유닛(21a 내지 21c), 및 로드 로크실(26a, 26b) 상호간에 대한 실리콘 기판(1)의 반송이 행해진다.
제어부(104)는, 프로세스 컨트롤러(41), 유저 인터페이스(42) 및 기억부(43)를 포함하여 구성된다. 프로세스 컨트롤러(41)는, 마이크로프로세서(컴퓨터)로 이루어진다. 유저 인터페이스(42)는, 오퍼레이터가 처리 시스템(101)을 관리하기 위하여 커맨드의 입력 조작 등을 행하는 키보드나, 처리 시스템(101)의 가동 상황을 가시화하여 표시하는 디스플레이 등을 포함한다. 기억부(43)는, 처리 시스템(101)에서 실시되는 처리를, 프로세스 컨트롤러(41)의 제어로 실현하기 위한 제어 프로그램, 각종 데이터 및 처리 조건에 따라서 처리 시스템(101)에 처리를 실행시키기 위한 레시피가 저장된다. 레시피는, 기억부(43) 중 기억 매체에 기억된다. 기억 매체는 컴퓨터 판독 가능한 것으로, 예를 들어 하드 디스크이어도 되고, CD-ROM, DVD, 플래시 메모리 등의 가반성의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해 레시피를 적절히 전송시키도록 해도 된다. 임의의 레시피는 유저 인터페이스(42)로부터의 지시 등으로 기억부(43)로부터 호출되어, 프로세스 컨트롤러(41)에서 실행됨으로써, 프로세스 컨트롤러(41)의 제어하에, 상기 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법이, 실리콘 기판(1)에 대하여 실시된다.
또한, 금속 망간 퇴적 처리(공정 2) 후에 행하는 환원성 분위기에 의한 어닐링 처리(도 9 중의 공정 5)나, 도 8에 도시한 바와 같이 공정 3이 구리 퇴적 처리이었을 경우에, 필요에 따라서 실시되는 산화성 분위기에 의한 어닐링 처리(도 8 중의 공정 4)는, 예를 들어 공정 3, 즉, 금속 퇴적 처리를 행하는 처리 유닛(21c)에서 행할 수 있다.
도 11은, 본 발명의 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템의 제1 시스템 구성예의 다른 예를 도시하는 평면도이다.
도 11에 도시한 바와 같이, 제1 시스템 구성예에서, 금속 퇴적 처리를 행하는 처리 유닛(21c)을, 처리 유닛(21c1), 처리 유닛(21c2)의 2개로 분할하는 것도 가능하다.
도 11에 도시하는 처리 유닛(21c1)은, 예를 들어 도 1 중의 공정 3의 일부를 행하는 금속 퇴적 처리 유닛이며, 금속 망간막(3)이 성막된 실리콘 기판(1)에 대하여 도전성 금속, 예를 들어 루테늄 또는 코발트를 포함하는 막을 성막한다. 즉, 처리 유닛(21c1)에서는, 예를 들어 도 5에 도시한 공정 3a를 행한다.
또한, 처리 유닛(21c2)은, 예를 들어 도 1 중의 공정 3의 일부를 행하는 금속 퇴적 처리 유닛이며, 루테늄 또는 코발트를 포함하는 막이 성막된 실리콘 기판(1)에 대하여 도전성 금속, 예를 들어 구리를 포함하는 막을 성막한다. 즉, 처리 유닛(21c2)에서는, 예를 들어 도 5에 도시한 공정 3b를 행한다.
이와 같이, 금속막으로서 복수 종류의 금속막을 성막하는 경우에는, 예를 들어 금속막의 종류마다 금속 퇴적 처리 유닛을 나누도록 해도 된다.
상기 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법은, 도 10 및 도 11에 도시하는 바와 같은 처리 시스템에 의해 실시할 수 있다.
(제2 시스템 구성예)
도 12는, 본 발명의 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템의 제2 시스템 구성예의 일례를 도시하는 평면도이다.
도 12에 도시한 바와 같이, 제2 처리 시스템(201)이, 제1 처리 시스템(101)과 다른 점은, 디가스 처리 유닛과 금속 망간 퇴적 처리 유닛을 1개의 처리 모듈로서 구성한 것에 있다. 이를 위해, 제2 처리 시스템(201)은, 디가스 처리(공정 1) 및 금속 망간 퇴적 처리(공정 2)를 행하는 처리 모듈로서 구성된 디가스 및 금속 망간 퇴적 처리 유닛(21e)과, 금속 퇴적 처리(공정 3)을 행하는 처리 모듈로서 구성된 금속 퇴적 처리 유닛(21c)의 2개를 구비하고 있다. 처리 유닛(21e)은 게이트 밸브(Ge)를 통하여 반송실(22)에 접속되어 있다. 그 밖의 점에 대해서는, 제1 처리 시스템(101)과 거의 마찬가지이다.
처리 유닛(21e)에서의 처리의 일례로는, 디가스 처리(공정 1)와 금속 망간 퇴적 처리(공정 2)에서, 예를 들어 도시하지 않은 스테이지 히터(가열 기능을 갖는 기판 적재대)의 설정 온도는 바꾸지 않고, 처리 압력을 바꾼다. 구체적인 수치 예를 들면, 스테이지 히터의 설정 온도는 395℃로 고정하고, 디가스 처리(공정 1)에서는 실리콘 기판(1)을 수용한 처리실 내의 압력을 진공 압력(디가스 처리 중 계속해서 진공 배기함)으로 하고, 금속 망간 퇴적 처리(공정 2)에서는 처리실 내의 압력을 디가스 처리(공정 1)보다 높은 133Pa로 한다. 이렇게 처리 압력을 바꾸면, 디가스 처리(공정 1)에서는 실리콘 기판(1)의 온도를 약 270℃로, 금속 망간 퇴적 처리(공정 2)에서는 실리콘 기판(1)의 온도를 약 350℃로와 같이, 실리콘 기판(1)에 약 80℃의 온도 차를 둘 수 있다.
이와 같이, 처리 유닛(21e)에서는, 디가스 처리(공정 1)시의 처리실 내의 압력은 낮고, 금속 망간 퇴적 처리(공정 2)시의 처리실 내의 압력은, 공정 1보다 높게 한다. 이와 같은 구성을 구비함으로써, 스테이지 히터의 설정 온도를 바꾸지 않아도, 실리콘 기판(1)은, 공정 1보다 공정 2가 더 높은 온도로 가열할 수 있다. 이 때문에, 예를 들어 스테이지 히터의 설정 온도의 전환으로부터, 스테이지 히터의 온도가 안정될 때까지의 대기 시간을 삭감할 수 있다.
이러한 제2 처리 시스템(201)에 의하면, 공정 1과 공정 2를 하나의 처리 유닛(21e)에서 행하므로, 제1 처리 시스템(101)에 비해 공정 1을 행하는 처리 유닛(21a)에서 공정 2를 행하는 처리 유닛(21b)으로 실리콘 기판(1)을 반송하는 반송 시간을 삭감할 수 있다는 이점을 얻을 수 있다. 또한, 복수의 공정을 하나의 처리 유닛에서 행함으로써, 그에 따라 처리 모듈의 수를 저감시킬 수도 있다.
따라서, 제2 처리 시스템(201)은, 제1 처리 시스템(101)에 비해 전자 디바이스, 예를 들어 반도체 집적 회로 장치의 제조시에, 그 스루풋의 향상에 유리하다는 이점을 더 얻을 수 있다.
도 13은, 본 발명의 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법을 실시하는 것이 가능한 처리 시스템의 제2 시스템 구성예의 다른 예를 도시하는 평면도이다.
제2 시스템 구성예에서, 도 13에 도시한 바와 같이, 처리 유닛(21e) 및 처리 유닛(21c)을 각각, 처리 유닛(21e1, 21e2) 및 처리 유닛(21c1, 21c2)과 같이, 예를 들어 2개로 증가시켜서, 하나의 처리 시스템(201)에 구비하도록 하면, 스루풋을 배로 향상시킬 수도 있다.
상기 제1, 제2 실시 형태에 따른 금속 망간막의 성막 방법은, 도 12 및 도 13에 도시한 바와 같은 처리 시스템에 의해서도 실시할 수 있다.
<다른 적용>
이상, 본 발명을 제1, 제2 실시 형태에 따라서 설명했지만, 본 발명은 상기 제1, 제2 실시 형태에 한정되는 것이 아니라, 발명의 취지를 일탈하지 않는 범위에서 적절히 변형되는 것이 가능하다.
<실험예>
이어서, 본 발명의 실험예에 대하여 설명한다.
(실험예 1)
여기에서는, 실리콘 웨이퍼 위에 SiOC막을 CVD법으로 형성하고, 300℃에서 디가스 처리를 행한 후, 망간 전구체로서 비스(N,N'-1-알킬아미드-2-디알킬아미노알칸)망간을 사용하고, 환원성 반응 가스로서 수소 가스를 사용하여 망간막을 퇴적하여 샘플을 제작하였다. 망간막의 퇴적 시에는, 산화제 없음, 산화제로서 H2O를 0.1sccm 공급, 산화제로서 H2O를 0.3sccm 공급의 3종류로 하였다.
성막 조건은 이하와 같이 하였다.
성막 압력: 133Pa(1Torr)
성막 온도: 350℃
성막 시간: 60sec
성막된 막의 표면과 단면의 주사형 현미경(SEM) 사진을 도 14에 도시한다. 또한, 막 두께는 형광 X선(XRF) 분석 장치를 사용하여 측정하고, MnO로 환산한 값을 나타낸다(이하 동일함). 도 14에 도시한 바와 같이, 산화제를 도입하지 않을 경우에는 막이 입상이 되어 있지만, 산화제를 0.1sccm 도입함으로써 입상이 완화되어, 0.3sccm이 되면, 연속막이 얻어지는 것이 확인되었다.
(실험예 2)
여기에서는, 실험예 1과 마찬가지로, 실리콘 웨이퍼 위에 SiOC막을 CVD법으로 형성하고, 300℃에서 디가스 처리를 행한 후, 망간 전구체로서 비스(N,N'-1-알킬아미드-2-디알킬아미노알칸)망간을 사용하고, 환원성 반응 가스로서 수소 가스를 사용하여 망간막을 퇴적하여 샘플을 제작하였다. 망간막의 퇴적 시에는, 산화제 없음, 산화제로서 드라이 에어를 0.4sccm 공급, 산화제로서 드라이 에어를 1.0sccm 공급의 3종류로 하였다. 성막 조건은 실험예 1과 동일하게 하였다.
성막된 막의 표면과 단면의 주사형 현미경(SEM) 사진을 도 15에 도시한다. 도 15에 도시한 바와 같이, 산화제로서 드라이 에어를 사용한 경우에는, 유량이 1.0sccm에서도 막이 입상을 나타내고 있었다.
(실험예 3)
따라서, 산화제로서의 드라이 에어를 더 추가하는 실험을 행하였다. 여기에서는, 실리콘 웨이퍼 위에 TEOS를 사용한 CVD법에 의해 SiO2막을 형성하고, 300℃에서 디가스 처리를 행한 후, 망간 전구체로서 비스(N,N'-1-알킬아미드-2-디알킬아미노알칸)망간을 사용하고, 환원성 반응 가스로서 수소 가스를 사용하여 망간막을 퇴적하여 샘플을 제작하였다. 망간막의 퇴적 시에는, 산화제 없음, 산화제로서 드라이 에어를 1.3sccm 공급, 산화제로서 드라이 에어를 3.0sccm 공급의 3종류로 하였다.
성막 조건은 이하와 같이 하였다.
성막 압력: 133Pa(1Torr)
성막 온도: 350℃
성막 시간: 60sec
성막된 막의 표면과 단면의 주사형 현미경(SEM) 사진을 도 16에 도시하였다. 도 16에 도시한 바와 같이, 드라이 에어의 공급량이 1.3sccm이 되면 입자가 작아 고밀도가 되고, 3.0sccm에서는 더욱 고밀도가 되어서 거의 연속막이 되는 것이 확인되었다.
(실험예 4)
여기에서는, 실험예 1과 동일한 방법으로, 산화제 없이 망간막을 퇴적한 샘플과, 산화제로서 H2O를 0.3sccm 공급하여 망간막을 퇴적한 샘플, 또한 실험예 3과 동일한 방법으로, 산화제로서 드라이 에어를 3.0sccm 공급하여 망간막을 퇴적한 샘플에 대해서, TEM 사진, 주사 투과 전자 현미경(STEM)을 사용한 고각도 산란 암시야법(HAADF)에 의한 사진을 촬영하였다. 또한, 성막 시간은 모두 60sec로 하였다.
그 결과를 도 17에 도시하였다. 이 도면에 도시한 바와 같이, 산화제를 도입하지 않는 것은, 막이 입자 형상으로 뭉치게 되어 있었지만, 산화제를 도입한 샘플에 대해서는, 막의 입자 형상으로 뭉침은 해소되고, 콘트라스트가 짙은 층이 형성되어 있는 것이 확인되었다. 산화제로서 드라이 에어를 3sccm 공급하여 망간막을 퇴적한 샘플에 대하여 X선 광전자 분광(XPS)에 의해 분석한 바, 주성분은 MnOx이며, 일부 실리케이트화하고 있는 것이 확인되었다.
(실험예 5-1)
여기에서는, 실리콘 웨이퍼 위에 SiOC막을 CVD법으로 형성하고, 300℃에서 디가스 처리를 행한 후, 망간 전구체로서 비스(N,N'-1-알킬아미드-2-디알킬아미노알칸)망간을 사용하고, 환원성 반응 가스로서 수소 가스를 사용하여, 350℃에서, 산화제 없이 망간막을 퇴적한 샘플(산화제 없음), 산화제로서 드라이 에어를 1.3sccm 공급하여 망간막을 퇴적한 샘플(D-Air: 1.3sccm), 드라이 에어를 3.0sccm 공급하여 망간막을 퇴적한 샘플(D-Air: 3.0sccm)을 제작하고 또한 성막의 전반만 드라이 에어를 3.0sccm 공급하여 망간막을 퇴적한 샘플(D-Air: 3.0sccm(전반만))을 제작하였다. 또한, 샘플은, 시트 저항을 측정할 수 있도록, 목표 막 두께 50㎚의 후막 샘플로 하였다.
상기 4종류의 샘플에 대해서, 웨이퍼 면 내의 복수 개소에서 시트 저항을 측정하였다. 그 결과를 비저항로 환산한 것을 도 18에 도시하였다. 또한, 도 18에서는, 웨이퍼 상에 퇴적한 망간막이, 금속의 연속막으로서 퇴적된 것으로 가정하여 계산하였다. 도 18에 도시한 바와 같이, D-Air: 1.3sccm의 샘플은 시트 저항(비저항)을 측정할 수 있었지만, D-Air: 3.0sccm의 샘플은 시트 저항(비저항)을 측정할 수 없었다. 이것은, D-Air: 1.3sccm의 시점에서는, 웨이퍼 상에 퇴적한 망간막은 아직 완전히는 산화되어 있지 않아, 금속 상태의 Mn이 남아있었지만, 산화제로서의 드라이 에어량이 증가해서 3.0sccm이 되는 것에 의해, 산화도가 증가하여, MnOx를 주체로 하는 막이 되었기 때문이다. 또한, D-Air: 1.3sccm의 샘플은 비저항의 편차가 컸지만, 산화제 없음, D-Air: 3.0sccm(전반만)의 샘플에 대해서는, 시트 저항(비저항)의 값이 안정되어 있었다. 이것으로부터, D-Air: 3.0sccm(전반만)에서는, 상층에 금속 망간이 존재하고 있다고 추측된다.
(실험예 5-2)
이상의 점을 상세하게 확인하기 위해서, 상술한 목표 막 두께 50㎚의 후막 샘플에 대해서, Ar 스퍼터링에 의해 표면측으로부터 에칭하면서 XPS 분석을 하였다. 각 샘플의 XPS 분석 결과를 도 19 내지 22에 도시하였다. 또한, 도 19 내지 22 중 (A)는 Mn2p의 스펙트럼을 나타내고, (B)는 막의 깊이 방향에 있어서의 각 원소의 농도를 나타낸다.
도 19에 도시한 바와 같이, 산화제 없이 퇴적한 망간막은, 표면에 대기 산화가 보이지만, 막은 금속 결합이 주이고, Mn:O:C=65:10:25(％) 정도로서, 거의 금속 망간막이 형성되어 있었지만, 도 20, 도 21에 도시한 바와 같이,D-Air: 1.3sccm, D-Air: 3.0sccm에서는, 막은 Mn-O 결합이 주이고, Mn: O=60: 40(％) 정도(D-Air: 3.0sccm의 샘플에서는 스퍼터링의 영향에서 O가 감소하고 있을 가능성 있음)이었던 것으로부터, D-Air 1.3sccm의 샘플 및 D-Air 3.0sccm의 샘플은 Mn과 O의 구체적인 구성비는 다르지만, MnOx를 주체로 하고 있는 것이 확인되었다. 또한, D-Air: 1.3sccm의 샘플은, 도 18의 시트 저항 측정의 시점에서는 성막으로부터의 경과 시간이 짧아, 아직 금속 Mn이 남아있었지만, 도 20의 XPS 측정은 성막으로부터의 경과 시간이 길어, 샘플이 대기에 의해 산화되어 버렸으므로, 도 20의 D-Air: 1.3sccm의 경우와, 도 21의 D-Air: 3.0sccm의 경우에서 동일한 분석 결과가 되어버렸다. 이에 비해, 도 22에 도시한 바와 같이,D-Air: 3.0sccm(전반만)의 샘플에서는, Mn-O 결합과 금속 결합이 혼재하고 있고, Mn:O:C=60:30:10(％) 정도이며, MnOx막과 Mn막이 혼재하고 있는 것이 확인되었다. 즉, 산화제를 전반만 흘림으로써, 부분 산화된 망간이 핵이 되어서 MnOx를 주체로 하는 연속막이 형성되고, 그 후 산화제가 공급되지 않는 것에 의해, 그 위에 금속 망간막이 성장하여, Mn/MnOx의 적층 구조를 형성할 수 있었던 것이라고 생각된다.
1 : 실리콘 기판
2 : 실리콘 함유 산화물막
3 : 부분적으로 산화시킨 금속 망간막
3' : 금속 망간막
4 : 계면층
5 : 구리막
6 : 망간 산화물막
21a : 디가스 처리 유닛
21b : 금속 망간 퇴적 처리 유닛
21c : 금속 퇴적 처리 유닛
21e : 디가스 및 금속 망간 퇴적 처리 유닛

Claims (30)

  1. 금속 망간막을 성막하는 금속 망간막의 성막 방법으로서,
    (1) 실리콘과 산소를 포함하는 하지가 형성된 피처리체를 열처리하여, 상기 하지를 디가스 처리하는 공정과,
    (2) 망간 화합물을 포함하는 가스를 사용하여, 상기 디가스 처리된 상기 하지 위에 화학적 성장에 의해 금속 망간막을 성막하는 공정을 포함하고,
    상기 (2) 공정에서, 산화제를 포함하는 가스를 더 도입하여, 부분적으로 산화시킨 금속 망간막으로서 성막하는, 금속 망간막의 성막 방법.
  2. 제1항에 있어서,
    상기 부분적으로 산화시킨 금속 망간막과 상기 하지의 계면에, 망간 실리케이트 또는 망간 산화물로 이루어지는 계면층이 형성되는, 금속 망간막의 성막 방법.
  3. 제2항에 있어서,
    상기 계면층의 적어도 일부는, 상기 하지측에 형성되는, 금속 망간막의 성막 방법.
  4. 제1항에 있어서,
    상기 부분적으로 산화시킨 금속 망간막의 표면 부분은, 금속 망간으로만 이루어지거나 또는 망간 산화물보다 비율이 높은 금속 망간으로 이루어지는, 금속 망간막의 성막 방법.
  5. 제1항에 있어서,
    상기 산화제를 포함하는 가스의 도입량은, 상기 (2) 공정의 성막 초기 단계 후, 감소시키는, 금속 망간막의 성막 방법.
  6. 제1항에 있어서,
    상기 (2) 공정 후에,
    (3) 환원성 분위기 중에서, 상기 부분적으로 산화시킨 금속 망간막이 성막된 상기 피처리체를 어닐링하는 공정을 더 포함하는 것을 특징으로 하는, 금속 망간막의 성막 방법.
  7. 제6항에 있어서,
    상기 (3) 공정에서의 어닐링 처리 온도를, 상기 (1) 공정에서의 디가스 처리 온도보다 높게 하는, 금속 망간막의 성막 방법.
  8. 제1항에 있어서,
    상기 산화제를 포함하는 가스는, 산화제로서, H2O, O2, CO2, HCOOH, NOx(N2O, NO, NO2) 중 어느 하나 또는 복수를 포함하는, 금속 망간막의 성막 방법.
  9. 제1항에 있어서,
    상기 부분적으로 산화시킨 금속 망간막은, 막 두께가 1㎚ 이상 10㎚ 미만인 연속 박막으로 되는, 금속 망간막의 성막 방법.
  10. 제1항에 있어서,
    상기 망간 화합물을 포함하는 가스는, 시클로펜타디에닐계 망간 화합물 가스, 카르보닐계 망간 화합물 가스, 베타 디케톤계 망간 화합물 가스, 아미디네이트계 망간 화합물 가스, 아미드아미노알칸계 망간 화합물 가스 중 어느 하나 또는 복수로부터 선택되는, 금속 망간막의 성막 방법.
  11. 제10항에 있어서,
    상기 시클로펜타디에닐계 망간 화합물 가스는, 화학식 Mn(RC5H4)2(단, 상기 R은, -CnH2n +1(n은 0 이상의 정수)로 기술되는 관능기)로 표현되는 망간 화합물 가스인, 금속 망간막의 성막 방법.
  12. 제10항에 있어서,
    상기 카르보닐계 망간 화합물 가스는, Mn2(CO)10, (CH3C5H4)Mn(CO)3, (C5H5)Mn(CO)3, (CH3)Mn(CO)5, 3-(t-BuAllyl)Mn(CO)4 중 어느 하나인, 금속 망간막의 성막 방법.
  13. 제10항에 있어서,
    상기 베타 디케톤계 망간 화합물 가스는, Mn(C11H19O2)2, Mn(C11H19O2)3, Mn(C5H7O2)2, Mn(C5H7O2)3, Mn(C5HF6O2)2, Mn(C5HF6O2)3 중 어느 하나인, 금속 망간막의 성막 방법.
  14. 제10항에 있어서,
    상기 아미디네이트계 망간 화합물 가스는, 화학식 Mn(R1N-CR3-NR2)2(단, 상기 R1, R2, R3은, -CnH2n +1(n은 0 이상의 정수)로 기술되는 관능기)로 표현되는 망간 화합물 가스인, 금속 망간막의 성막 방법.
  15. 제10항에 있어서,
    상기 아미드아미노알칸계 망간 화합물 가스는, 화학식 Mn(R1N-Z-NR2 2)2(단, 상기 R1, R2는, -CnH2n +1(n은 0 이상의 정수)로 기술되는 관능기, 상기 Z는 -CnH2n-(n은 0 이상의 정수)으로 기술되는 관능기)로 표현되는 망간 화합물 가스인, 금속 망간막의 성막 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 (2)의 공정에서 성막된 상기 금속 망간막 위에, 금속막을 더 성막하는 공정을 구비하는, 금속 망간막의 성막 방법.
  17. 제16항에 있어서,
    상기 금속막은, 상기 금속 망간막이 성막된 상기 피처리체를 가열하여, 상기 금속막을 리플로우시키면서 성막되는, 금속 망간막의 성막 방법.
  18. 제16항에 있어서,
    상기 금속막이 성막된 상기 피처리체를, 환원성 분위기 중에서 어닐링하는 공정을 더 포함하는, 금속 망간막의 성막 방법.
  19. 제16항에 있어서,
    상기 금속막은, 구리를 포함하는, 금속 망간막의 성막 방법.
  20. 실리콘과 산소를 포함하는 하지와, 그 위에 형성된 망간 함유 구조체를 포함하는 전자 디바이스의 제조 방법으로서,
    실리콘과 산소를 포함하는 하지 위에 제1항 내지 제15항 중 어느 한 항의 성막 방법에 따라서 부분적으로 산화시킨 금속 망간막을 성막하여, 상기 하지와의 계면에 형성된 망간 실리케이트막으로 이루어지는 계면층을 갖는 망간 함유 구조체를 형성하는, 전자 디바이스의 제조 방법.
  21. 제20항에 있어서,
    상기 망간 함유 구조체가, 도전성 금속 배선과 상기 하지로서의 층간 절연막의 사이에 형성된 상기 도전성 금속 배선에 포함되는 금속의 확산을 억제하는 배리어막인, 전자 디바이스의 제조 방법.
  22. 제21항에 있어서,
    상기 도전성 금속 배선을 구성하는 도전성 금속이, 구리, 루테늄, 코발트로 이루어지는 군에서 선택되는 1개 이상의 원소를 포함하는, 전자 디바이스의 제조 방법.
  23. 실리콘과 산소를 포함하는 하지와, 상기 하지 위에 형성된 망간 함유 구조체를 포함하는 전자 디바이스로서,
    상기 망간 함유 구조체는, 제20항에 기재된 전자 디바이스의 제조 방법에 따라서 형성된 것인, 전자 디바이스.
  24. 제23항에 있어서,
    상기 망간 함유 구조체가, 도전성 금속 배선과 상기 하지로서의 층간 절연막의 사이에 형성된 상기 도전성 금속 배선에 포함되는 금속의 확산을 억제하는 배리어막인, 전자 디바이스.
  25. 제24항에 있어서,
    상기 도전성 금속 배선을 구성하는 도전성 금속이, 구리, 루테늄, 코발트로 이루어지는 군에서 선택되는 1개 이상의 원소를 포함하는, 전자 디바이스.
  26. 금속 망간을 실리케이트화시켜서 망간 실리케이트막을 형성하는 처리 시스템으로서,
    실리콘과 산소를 포함하는 하지를 가진 피처리체에 대하여 디가스 처리를 하는 디가스 처리 유닛과,
    상기 디가스 처리된 상기 피처리체에 대하여 금속 망간을 퇴적하여, 금속 망간막을 성막하는 금속 망간 퇴적 처리 유닛과,
    상기 금속 망간 퇴적 처리된 상기 피처리체에 대하여 금속을 퇴적하여, 금속막을 성막하는 금속 망간 퇴적 처리 유닛을 구비하고,
    제1항의 (1) 공정을 상기 디가스 처리 유닛에서 행하고, 제1항의 (2) 공정을 상기 금속 망간 퇴적 처리 유닛에서 행하는, 처리 시스템.
  27. 제26항에 있어서,
    퇴적되는 상기 금속이 복수 종류 있을 때, 상기 금속 퇴적 처리 유닛은, 상기 퇴적되는 상기 금속의 종류마다 복수로 분할되어 있는, 처리 시스템.
  28. 제26항에 있어서,
    상기 디가스 처리 유닛과 상기 금속 망간 퇴적 처리 유닛이, 1개의 디가스 및 금속 망간 퇴적 처리 유닛으로서 구성되어 있는, 처리 시스템.
  29. 제28항에 있어서,
    상기 디가스 및 금속 망간 퇴적 처리 유닛은, 상기 디가스 처리와 상기 금속 망간 퇴적 처리에서 설정 온도는 바꾸지 않고 처리 압력을 바꾸어, 상기 디가스 처리에서의 상기 피처리체의 온도와, 상기 금속 망간 퇴적 처리에서의 상기 피처리체의 온도에 온도 차를 설정하는, 처리 시스템.
  30. 제28항 또는 제29항에 있어서,
    상기 디가스 및 금속 망간 퇴적 처리 유닛 및 상기 금속 퇴적 처리 유닛을 각각 복수 구비하고 있는, 처리 시스템.
KR20130161270A 2012-12-27 2013-12-23 금속 망간막의 성막 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스 KR20140085330A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2012-285442 2012-12-27
JP2012285442 2012-12-27
JPJP-P-2013-250958 2013-12-04
JP2013250958A JP2014141739A (ja) 2012-12-27 2013-12-04 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス

Publications (1)

Publication Number Publication Date
KR20140085330A true KR20140085330A (ko) 2014-07-07

Family

ID=51016251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130161270A KR20140085330A (ko) 2012-12-27 2013-12-23 금속 망간막의 성막 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스

Country Status (4)

Country Link
US (1) US9136132B2 (ko)
JP (1) JP2014141739A (ko)
KR (1) KR20140085330A (ko)
TW (1) TW201437409A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190132139A (ko) * 2018-05-18 2019-11-27 삼성전자주식회사 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
CN103489900B (zh) * 2013-09-04 2016-05-04 京东方科技集团股份有限公司 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
US9997457B2 (en) 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9275952B2 (en) * 2014-01-24 2016-03-01 International Business Machines Corporation Ultrathin superlattice of MnO/Mn/MnN and other metal oxide/metal/metal nitride liners and caps for copper low dielectric constant interconnects
US20150348836A1 (en) * 2014-05-30 2015-12-03 Applied Materials, Inc. Methods for depositing metal on a reactive metal film
US9455182B2 (en) * 2014-08-22 2016-09-27 International Business Machines Corporation Interconnect structure with capping layer and barrier layer
US9773853B2 (en) 2015-01-09 2017-09-26 Apple Inc. Organic light-emitting diode display with bent substrate
US9859215B1 (en) 2016-08-17 2018-01-02 International Business Machines Corporation Formation of advanced interconnects
US9716063B1 (en) * 2016-08-17 2017-07-25 International Business Machines Corporation Cobalt top layer advanced metallization for interconnects
US9941212B2 (en) 2016-08-17 2018-04-10 International Business Machines Corporation Nitridized ruthenium layer for formation of cobalt interconnects
US10115670B2 (en) 2016-08-17 2018-10-30 International Business Machines Corporation Formation of advanced interconnects including set of metal conductor structures in patterned dielectric layer
US9852990B1 (en) 2016-08-17 2017-12-26 International Business Machines Corporation Cobalt first layer advanced metallization for interconnects
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
JP7190450B2 (ja) 2017-06-02 2022-12-15 アプライド マテリアルズ インコーポレイテッド 炭化ホウ素ハードマスクのドライストリッピング
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
SG11202001450UA (en) 2017-09-12 2020-03-30 Applied Materials Inc Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
EP4321649A3 (en) 2017-11-11 2024-05-15 Micromaterials LLC Gas delivery system for high pressure processing chamber
CN111373519B (zh) 2017-11-16 2021-11-23 应用材料公司 高压蒸气退火处理设备
CN111432920A (zh) 2017-11-17 2020-07-17 应用材料公司 用于高压处理系统的冷凝器系统
TWI794363B (zh) 2017-12-20 2023-03-01 美商應用材料股份有限公司 金屬薄膜之高壓氧化
WO2019147400A1 (en) 2018-01-24 2019-08-01 Applied Materials, Inc. Seam healing using high pressure anneal
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
US11075179B2 (en) 2018-08-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
JP7179172B6 (ja) 2018-10-30 2022-12-16 アプライド マテリアルズ インコーポレイテッド 半導体用途の構造体をエッチングするための方法
CN112996950B (zh) 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
WO2020255913A1 (ja) * 2019-06-17 2020-12-24 田中貴金属工業株式会社 有機マンガン化合物からなる化学蒸着用原料及び該化学蒸着用原料を用いた化学蒸着法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
WO2023152502A1 (en) * 2022-02-10 2023-08-17 Pilkington Group Limited Process for forming a coating

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236201B2 (ja) 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4529880B2 (ja) * 2005-11-21 2010-08-25 ソニー株式会社 半導体装置および半導体装置の製造方法
US20080054466A1 (en) * 2006-08-31 2008-03-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
JP4740083B2 (ja) * 2006-10-05 2011-08-03 株式会社東芝 半導体装置、およびその製造方法
KR101803221B1 (ko) 2008-03-21 2017-11-29 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
JP5530118B2 (ja) 2009-04-08 2014-06-25 東京エレクトロン株式会社 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
KR101770537B1 (ko) * 2009-10-23 2017-08-22 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층
US20120141667A1 (en) * 2010-07-16 2012-06-07 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
KR101924656B1 (ko) 2010-11-02 2018-12-03 우베 고산 가부시키가이샤 (아미드아미노알칸) 금속 화합물, 및 당해 금속 화합물을 사용한 금속 함유 박막의 제조 방법
JP6030439B2 (ja) * 2012-12-27 2016-11-24 東京エレクトロン株式会社 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190132139A (ko) * 2018-05-18 2019-11-27 삼성전자주식회사 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치

Also Published As

Publication number Publication date
US9136132B2 (en) 2015-09-15
US20140183743A1 (en) 2014-07-03
TW201437409A (zh) 2014-10-01
JP2014141739A (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
KR20140085330A (ko) 금속 망간막의 성막 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스
KR101757021B1 (ko) 망간 함유막의 형성 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스
US11587829B2 (en) Doping control of metal nitride films
KR101692170B1 (ko) 반도체 장치의 제조 방법
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
KR20190101497A (ko) 루테늄 도핑에 의한 증진된 코발트 내응집성 및 갭 충전 성능
KR101188503B1 (ko) 카보닐 원료를 사용한 금속막의 성막 방법, 다층 배선 구조의 형성 방법, 반도체 장치의 제조 방법 및 성막 장치
TWI627706B (zh) Semiconductor device manufacturing method, semiconductor device, and semiconductor manufacturing device
US8766342B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
US20140084466A1 (en) Manganese silicate film forming method, processing system, semiconductor device manufacturing method and semiconductor device
CN101897016A (zh) 半导体装置的制造方法、半导体装置、电子机器、半导体制造装置及存储介质
JP5429078B2 (ja) 成膜方法及び処理システム
JP2014236192A (ja) 酸化マンガン膜の形成方法
US10283352B2 (en) Precursors of manganese and manganese-based compounds for copper diffusion barrier layers and methods of use
KR20080106373A (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
JP4931169B2 (ja) タンタル窒化物膜の形成方法
TW202315118A (zh) 經摻雜之含鉭阻障膜

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application