JP2009164403A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009164403A
JP2009164403A JP2008001394A JP2008001394A JP2009164403A JP 2009164403 A JP2009164403 A JP 2009164403A JP 2008001394 A JP2008001394 A JP 2008001394A JP 2008001394 A JP2008001394 A JP 2008001394A JP 2009164403 A JP2009164403 A JP 2009164403A
Authority
JP
Japan
Prior art keywords
layer
film
oxygen
metal
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008001394A
Other languages
English (en)
Other versions
JP5264187B2 (ja
Inventor
Toru Hinomura
徹 樋野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008001394A priority Critical patent/JP5264187B2/ja
Priority to PCT/JP2008/003522 priority patent/WO2009087713A1/ja
Priority to US12/507,386 priority patent/US8344508B2/en
Publication of JP2009164403A publication Critical patent/JP2009164403A/ja
Application granted granted Critical
Publication of JP5264187B2 publication Critical patent/JP5264187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】銅−マンガン合金技術を用いて銅コンタクトを形成する場合において、コンタクトホールの底部にもバリア層としてのマンガン酸化物層を形成させる。
【解決手段】半導体装置１００は、半導体基板１０１上に形成された金属含有化合物層１０２と、金属含有化合物層１０２上を含む半導体基板１０１上に形成された絶縁体膜１０３と、絶縁体膜１０３に、金属含有化合物層１０２に達するように形成されたコンタクトホール１０４と、コンタクトホール１０４に形成されたコンタクトプラグと、絶縁体膜１０３及び金属含有化合物層１０２のそれぞれとコンタクトプラグとの間に形成されたマンガン酸化物層１１９とを備える。
【選択図】図３

Description

本発明は、銅コンタクトを有する半導体装置及びその製造方法に関するものである。
半導体装置の微細化に伴い、ソース領域、ドレイン領域等を構成する拡散層と配線層とを電気的に接続するコンタクトを低抵抗化することを目的として、旧来用いられているタングステンによるコンタクト形成に代えて、低抵抗材料である銅を用いたコンタクト形成が行われるようになってきている。このような銅を用いたコンタクト形成を行う場合について、図９（ａ）〜（ｄ）を参照して以下に説明する。
まず、図９（ａ）に示すように、半導体基板１上に素子分離（図示省略）の形成、不純物注入、金属含有化合物層２の形成を行う。その後、金属含有化合物層２（ソース・ドレイン領域等の上部に形成される金属シリサイド層）上を含む半導体基板１上に、第１の絶縁体膜３を堆積する。続いて、リソグラフィ法、ドライエッチング法、ウェットエッチング法等を用い、第１の絶縁体膜３に対し、金属含有化合物２に達するようにコンタクトホール４を形成する。
次に、アルゴンスパッタ法、ケミカルドライエッチング法等によりコンタクトホール４の底に露出している部分の金属含有化合物層２の表面を清浄化する。この後、図９（ｂ）に示す通り、物理的気相成長法を用いてタンタル膜、窒化タンタル膜又はタンタルと窒化タンタルとの２層の積層膜からなるバリア層５を、コンタクトホール４の底部及び側壁部と、第１の絶縁体膜３の上面とを覆うように形成する。続いて、バリア層５を覆うように、物理的気相成長法によりシード層６を形成する。更に、電解めっき法を用い、バリア層５及びシード層６が形成されたコンタクトホール４を埋め込むように銅層７を形成する。
次に、半導体基板１に対して所定の温度にて熱処理を行った後、図９（ｃ）に示すように、化学的機械研磨法によりコンタクトホール４の外の部分のバリア層５、シード層６及び銅層７を除去する。これにより、コンタクト８を形成する。
次に、図９（ｄ）に示すように、コンタクト８上を含む第１の絶縁体膜３上に、第２の絶縁体膜９及び第３の絶縁体膜１０をこの順に積層する。更に、第２の絶縁体膜９及び第３の絶縁体膜１０に対し、コンタクト８の上面を露出させるように溝を形成する。続いて、該溝の内側に、バリア層１５、シード層１６及び銅層１７を形成し、第１の配線層１１を構成する。この際、リソグラフィ法、ドライエッチング法、ウェットエッチング法、物理的気相成長法、化学的気相成長法、化学的機械研磨法等が必要に応じて用いられる。
この後、順次上部コンタクトホール、上部配線層等（いずれも図示省略）を形成し、半導体装置を完成する。
J. Koike et al., Applied Physics Letters 87, 041911 (2005) 特開２００７−１４１９２７号公報
しかしながら、以上のような半導体装置及びその製造方法において、実際の工程では、次のような課題が発生する。
図９（ｄ）等に示すように、コンタクトホール４の側壁部及び底部には、コンタクト８を構成する銅層７の銅原子が拡散するのを抑制するためのバリア層５が形成される。
バリア層５に関する要求の一つに、半導体基板１への銅原子の拡散を防ぐため、コンタクトホール４の底部において必要十分な膜厚に堆積されていることが挙げられる。同時に、バリア層５に関する別の要求として、電解めっき法により銅層７を堆積する際にコンタクトホール４内にボイドを生じることなく埋め込みを行うため、コンタクトホール４に必要十分な開口幅を確保できるように堆積することも挙げられる。
ここで、バリア層５は物理的気相成長法により形成される。しかし、該手法の特徴の一つは、段差被覆性が低いことである。このため、コンタクトホール底部に十分なバリアを堆積することと、バリア層５の堆積後に十分なコンタクトホール４の開口幅を確保することとを両立させることは困難である。特に、半導体装置の微細化に伴い高アスペクト比となった微細コンタクトホールの場合にこの問題が顕著である。
図１０（ａ）に示す通り、物理的気相成長法の場合、その段差被覆性の低さから、コンタクトホール４の底部に所望の膜厚のバリア層５を堆積するためには、第１の絶縁体膜３の表面上には前記所望の膜厚以上の膜厚に堆積する必要がある。この結果、コンタクトホール４の開口部におけるバリア層５の張り出しが顕著になり、バリア層５堆積後のコンタクトホール４の開口幅が小さくなる。このため、図１０（ｂ）に示す通り、電解めっき法による銅層７の堆積の際、ボイド１２が形成されて埋め込み不良となる。
また、このようなボイド１２を避けるために、図１０（ｃ）のようにバリア層５を薄膜化した場合、コンタクトホール４の底部におけるバリア層５の膜厚が不十分になる。この結果、シード層６及び銅層７からの銅原子の拡散を抑制することができず、図９（ｄ）に示す工程まで処理を進めた際に、図１０（ｄ）に示すように銅シリサイド１３が形成される。これは、コンタクト８を構成する銅層７に含まれる銅原子と、基板１又は金属含有化合物層２に含まれるシリコン原子とが反応して形成されるものであり、半導体装置の動作不良の原因となる。
この点に関する対策として、例えば特許文献１及び非特許文献１の技術が知られている。これは、銅−マンガン合金層を用いた自己整合バリア形成技術であり、銅配線層に適用されている。以下、この技術を説明する。
図１１（ａ）に示すように、第１の層間絶縁膜２２に形成した溝に対してバリア層２５、シード層２６及び銅層２７からなる下層配線層２１を形成する。次に、下層配線層２１上を含む第１の層間絶縁膜２２上に第２の層間絶縁膜２３を形成する。更に、該第２の層間絶縁膜２３に、下層配線層２１に達する接続孔２８と、接続孔２８上に接続する上部配線溝２９とを形成する。
続いて、図９（ａ）〜（ｄ）に示す技術では用いていたバリア層を形成することなく、接続孔２８の底部及び側壁、上部配線溝２９の底部及び側壁、第２の層間絶縁膜２３上を覆うように銅−マンガン合金層３０を堆積する。更に、接続孔２８及び上部配線溝２９を埋め込むように銅層３１を堆積する。
次に、熱処理を行うと、銅−マンガン合金層３０に含まれるマンガン原子が第２の層間絶縁膜２３側に拡散し、層間絶縁膜２３中の酸素原子と反応して、第２の層間絶縁膜２３の表面にマンガン酸化物層３２が形成される。これを図１１（ｂ）に示す。形成されたマンガン酸化物層３２は、バリア層として機能する。尚、接続孔２８の底部においては、銅−マンガン合金層１１８の下方に位置するのが銅層２７であるために酸素原子が供給されず、結果としてマンガン酸化物層は形成されない。
また、銅−マンガン合金層３０に含まれていたマンガン原子のうちのマンガン酸化物層３２形成に用いられなかったマンガン原子は熱処理により拡散する。このため、図１１（ｂ）に示す工程において銅−マンガン合金層３０は残っていない。
この後、上部配線溝２９からはみ出た部分の銅層３１及びマンガン酸化物層３２を化学的機械研磨法により除去することにより、上層配線層が形成される。
以上のように、特許文献１及び非特許文献１の技術によると、接続孔２８の側壁と、上部配線溝２９の底部及び側壁とに均質なバリア層としてマンガン酸化物層３２を形成することができる。
しかし、このような技術は、ソース領域、ドレイン領域等のような拡散層上に接続するコンタクトに適用することができない。つまり、図９（ａ）のように金属含有化合物層２上に開口したコンタクトホール４に対して該技術を用いると、図１２（ａ）に示す通り、マンガン酸化物層１９は、コンタクトホール４の側壁には形成されるが、コンタクトホール４の底部には形成されない。これは、コンタクトホール４の底部下方に位置するのが金属含有化合物層２だからである。金属含有化合物層２としては、一般にニッケル−シリコン金属間化合物、コバルト−シリコン金属間化合物等が用いられ、これらは酸素原子を供給しない。このため、バリア層としてのマンガン酸化物層は形成されない。
この後、図９（ｃ）及び（ｄ）に示したように各種工程を進めると、コンタクトホール４の底部にはバリア層が存在しないため、銅層７から金属含有化合物層２や半導体基板１に銅原子が拡散し、図１２（ｂ）に示すように、銅シリサイド１３を形成することになる。これは、デバイスの性能劣化や動作不良の原因となる。
以上に鑑み、本発明の目的は、微細コンタクトホールの底部においてもコンタクトの構成元素のシリサイドを形成させることなくコンタクトを形成でき、デバイス特性の低下を起こすことなく且つ高製造歩留りである半導体装置及びその製造方法を提供することである。
前記の目的を達成するため、本発明に係る半導体装置は、半導体基板上に形成された金属含有化合物層と、金属含有化合物層上を含む半導体基板上に形成された絶縁体膜と、絶縁体膜に、金属含有化合物層に達するように形成されたコンタクトホールと、コンタクトホールに形成されたコンタクトプラグと、絶縁体膜及び金属含有化合物層のそれぞれと、コンタクトプラグとの間に形成されたマンガン酸化物層とを備える。
本発明の半導体装置によると、導電体であるコンタクトプラグと絶縁体膜との間（つまり、コンタクトホールの側壁）、及び、コンタクトプラグと金属含有化合物層との間（つまり、コンタクトホールの底部）にそれぞれマンガン酸化物層が形成されている。
このようなマンガン酸化物層がバリア層として機能するため、コンタクトプラグを構成する元素がコンタクトホールの底部側及び側壁側に拡散することが抑制されている。また、後述する本願発明に係る半導体装置の製造方法を用いることにより、コンタクトホールの底部において十分な膜厚を有するようにマンガン酸化物層を形成することができ、コンタクト下方におけるコンタクトプラグを構成する元素のシリサイドの発生等を共に防ぐことができる。更に、後述の製造方法によると、コンタクトプラグ内におけるボイドの発生を防ぐこともできる。
尚、コンタクトプラグとマンガン酸化物層との間、又は、マンガン酸化物層と絶縁体膜及び金属含有化合物層との間に形成された、酸素を含有するチタン層を更に備えることが好ましい。
酸素を含有するチタン層は、後述する通り、マンガン酸化物層を形成するために有用である。また、マンガン酸化物層と金属含有化合物層との間に酸素を含有するチタン層が形成されている場合、酸素を含有するチタン層は、金属含有化合物層とマンガン酸化物層との界面抵抗を低減させることによりコンタクト抵抗を低減させる効果を有する。これにより、より低抵抗のコンタクトを形成することができる。
また、金属含有化合物層は、コバルト、ニッケル、ゲルマニウム及び白金のうちの少なくとも一つの金属と、シリコンとを含むことが好ましい。複数の金属を含む場合、それらの金属により合金が形成されていても良い。
また、絶縁体膜は、酸素含有絶縁体膜の単層膜又は複数の酸素含有絶縁体膜からなる積層膜であることが望ましい。
マンガン酸化物層を形成するためには、このようになっていることが好ましい。
また、酸素含有絶縁体膜は、Ｐ−ＴＥＯＳ（plasma tetraetylorthosilicate ）膜、ＰＳＧ（phospho silicate glass）膜、ＢＰＳＧ（borophosphosilicate glass）膜、ＮＳＧ（nondoped silicate glass）膜及びＦＳＧ（fluorine doped silicate glass ）膜の少なくとも１つであることが好ましい。このような膜が酸素含有絶縁体膜の具体例として挙げられる。
また、コンタクトプラグは、銅を含むことが好ましい。本願発明は、銅配線を有する半導体装置において特に有用である。
また、絶縁体膜上に、コンタクトプラグと接続する配線が形成されていることが好ましい。
前記の目的を達成するため、本願に係る第１の半導体装置の製造方法は、半導体基板上に、金属含有化合物層を形成する工程（ａ）と、金属含有化合物層上を含む半導体基板上に、絶縁体膜を形成する工程（ｂ）と、絶縁体膜に、金属含有化合物層に達するようにコンタクトホールを形成する工程（ｃ）と、工程（ｃ）の後に、コンタクトホールの底部に露出している部分の金属含有化合物層を酸化させることにより、酸素含有金属含有化合物層を形成する工程（ｄ）と、コンタクトホールの底部及び側壁にマンガン含有合金層を形成する工程（ｅ）と、工程（ｅ）の後に、コンタクトホールを埋め込むようにコンタクトプラグを形成する工程（ｆ）と、工程（ｆ）の後に、熱処理により、マンガン含有合金層からマンガン酸化物層を形成する工程（ｇ）とを備える。
第１の半導体装置の製造方法によると、コンタクトホールの底部に酸素含有金属含有化合物層を設けた後に、コンタクトホールの底部及び側壁にマンガン含有合金層を形成する。このため、工程（ｇ）における熱処理により、コンタクトホールの側壁だけではなく底部のマンガン含有合金層にも酸素を供給し、マンガン酸化物層を形成することができる。
このようにすると、バリア層として機能するマンガン酸化物層を、コンタクトホールの底部において十分な膜厚を有するように形成することができる。このため、微細コンタクトを有する半導体装置においても、コンタクト下方におけるコンタクト構成元素のシリサイドの発生を防ぐことができる。また、従来はバリア層の形成によりコンタクトホールの開口が狭くなるためにコンタクトプラグ内にボイドが生じる問題があったが、第１の半導体装置の製造方法の場合、コンタクトホール内にコンタクトプラグを形成した後にバリア層を形成するため、ボイドの発生が抑制されている。
尚、工程（ｄ）は、フッ素及びフッ素化合物の少なくとも一方と、酸素とを含むガスによるプラズマアッシングにより行うことが好ましい。
金属含有化合物層に酸素を含有させて酸素含有金属含有化合物層とするために有用な方法の例として、このようにすることが挙げられる。
前記の目的を達成するため、本願に係る第２の半導体装置の製造方法は、半導体基板上に、金属含有化合物層を形成する工程（ａ）と、金属含有化合物層上を含む半導体基板上に、絶縁体膜を形成する工程（ｂ）と、絶縁体膜に、金属含有化合物層に達するようにコンタクトホールを形成する工程（ｃ）と、工程（ｃ）の後に、コンタクトホールの底部及び側壁に酸素を含有するチタン層を形成する工程（ｄ）と、工程（ｃ）の後で且つ工程（ｄ）の前又は後に、コンタクトホールの底部及び側壁にマンガン含有合金層を形成する工程（ｅ）と、工程（ｄ）及び工程（ｅ）の後に、コンタクトホールを埋め込むようにコンタクトプラグを形成する工程（ｆ）と、工程（ｆ）の後に、熱処理により、マンガン含有合金層からマンガン酸化物層を形成する工程（ｇ）とを備える。
第２の半導体装置の製造方法によると、コンタクトホールの底部及び側壁に、酸素を含有するチタン層とマンガン含有合金層とを積層して形成し、熱処理によりマンガン含有合金層からマンガン酸化物層を形成することができる。この際、酸素は酸素を含有するチタン層から供給され、コンタクトホールの底部において十分な膜厚を有するようにマンガン酸化物層を形成することができる。このため、微細コンタクトを有する半導体装置においても、コンタクト下方におけるコンタクト構成元素のシリサイドの発生を防ぐことができる。また、従来はバリア層の形成によりコンタクトホールの開口が狭くなるためにコンタクトプラグ内にボイドが生じる問題があったが、第２の半導体装置の製造方法の場合、コンタクトホール内にコンタクトプラグを形成した後にバリア層を形成する工程であるため、ボイドの発生は抑制されている。
尚、工程（ｄ）において、酸素を含有するチタン層は、チタンを含む化合物を還元することにより形成することが好ましい。また、チタンを含む化合物は、四塩化チタン、四臭化チタン及び四沃化チタンの少なくとも１つであることが好ましい。更に、還元は、水素プラズマを用いて行うことが好ましい。
酸素を含有するチタン層を形成する方法の例として、このようにすることが挙げられる。
また、工程（ｄ）において、酸素を含有するチタン層は、チタン膜を形成した後に、チタン膜を酸化させることにより形成することが好ましい。また、チタン膜を酸化させる方法は、チタン膜を大気に曝露することであるのが好ましい。更に、チタン膜を酸化させる方法は、チタン膜を、酸素を含むプラズマ雰囲気に曝露することであるのも好ましい。
また、物理的気相成長法によりチタン膜を形成することも可能である。
酸素を含有するチタン層を形成する方法の別の例として、このようにすることも挙げられる。
また、第１及び第２の半導体装置の製造方法において、金属含有化合物層は、コバルト、ニッケル、ゲルマニウム及び白金のうちの少なくとも一つの金属と、シリコンとを含むことが好ましい。
また、絶縁体膜は、酸素含有絶縁体膜の単層膜又は複数の酸素含有絶縁体膜からなる積層膜であることが好ましい。
マンガン酸化物層を形成するためには、このようになっていることが好ましい。
また、酸素含有絶縁体膜は、Ｐ−ＴＥＯＳ膜、ＰＳＧ膜、ＢＰＳＧ膜、ＮＳＧ膜及びＦＳＧ膜の少なくとも１つであることが好ましい。このような物質が酸素含有絶縁体膜の具体例として挙げられる。
本発明の半導体装置及びその製造方法を用いることにより、コンタクトホールの底部上にマンガン酸化物からなるバリア層を形成することが可能となり、コンタクトホールの底部及び側壁にコンフォーマルなバリア形成が可能となる。これにより、微細なコンタクトホールの底部においても銅シリサイドを形成させることなく低抵抗の銅コンタクトを形成することができる。結果として、デバイス特性の低下を招くことなく銅コンタクトを有する半導体装置を高製造歩留まりに製造することが可能となる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置とその製造方法について、図面を参照して説明する。図１（ａ）及び（ｂ）、図２（ａ）及び（ｂ）、図３は、本実施形態の半導体装置１００及びその製造工程を説明する模式的な断面図である。
本実施形態の半導体装置１００は、図３に示すように、半導体基板１０１を用いて形成されている。半導体基板１０１上にはソース領域、ドレイン領域等の拡散層（図示省略）上に設けられた金属シリサイド層である金属含有化合物層１０２が形成されている。金属含有化合物層１０２上を含む半導体基板１０１上に、第１の絶縁体膜１０３が形成されている。第１の絶縁体膜１０３には、金属含有化合物層１０２に達するコンタクトホール１０４が設けられている。コンタクトホール１０４の底部及び側壁を覆うようにマンガン酸化物層１１９が形成され、その内側を埋め込むように、コンタクトホール１０４内に導電体層としての銅層１０７が形成されてコンタクトプラグ１０８を構成している。言い換えると、マンガン酸化膜層１１９は、銅層１０７（コンタクトプラグ１０８）と第１の絶縁体膜１０３との間、及び、銅層１０７と金属含有化合物層１０２との間に亘って形成されている。尚、コンタクトプラグ１０８の寸法は１００ｎｍ以下である。
第１の絶縁体膜１０３上には、第２の絶縁体膜１０９及び第３の絶縁体膜１１０が積層されている。これら第２の絶縁体膜１０９及び第３の絶縁体膜１１０には、コンタクトプラグ１０８に達する上部配線溝が形成され、該上部配線溝内にはバリア層１１５及びシード層１１６を介して銅層１１７が埋め込まれ、上部配線１１１を構成している。
このような半導体装置１００において、マンガン酸化物層１１９がバリア層として機能し、銅層１０７に含まれる銅原子がコンタクトホール１０４の底部下方に拡散して銅シリサイドを形成すること等を防止している。ここで、マンガン酸化物層１１９は、コンタクトホール１０４の底部及び側壁に均一に形成することができる。つまり、コンタクトホール１０４の底部において十分な膜厚を有するようにマンガン酸化物層１１９を形成することができる。また、後に説明する理由により、コンタクトホール１０４に対する銅層１０７の埋め込みを良好にしてボイド（従来技術である図１０（ｂ）を参照）の発生を防止することができる。
次に、半導体装置１００の製造方法を説明する。
まず、素子分離（図示省略）の形成、不純物注入等を行った半導体基板１０１上に、図１（ａ）に示すように、金属含有化合物層１０２を形成する。次に、金属含有化合物層１０２上を含む半導体基板１０１上に、第１の絶縁体膜１０３を形成する。更に、リソグラフィ法、ドライエッチング法、ウェットエッチング法等を用いて、第１の絶縁体膜１０３に、金属含有化合物層１０２に達するコンタクトホール１０４を形成する。
ここで、金属含有化合物層１０２は、一種類以上の金属元素とシリコン元素とを含むものである。金属元素としては、例えば、コバルト、ニッケル、ゲルマニウム及び白金のうちの一つ、又は２つ以上の組み合わせを用いることができる。
また、第１の絶縁体膜１０３は、図１（ａ）では単一の膜からなる単層構造であるように示されているが、これに限定はされない。つまり、２つ以上（又は２種類以上）の絶縁体膜の積層構造として形成しても良い。この場合にも、本実施形態の効果を実現することができる。また、第１の絶縁体膜１０３を構成する膜種は、酸素を含有する絶縁体膜であれば良い。具体的な例としては、Ｐ−ＴＥＯＳ膜、ＰＳＧ膜、ＢＰＳＧ膜、ＮＳＧ膜及びＦＳＧ膜等が挙げられ、これらの何れかからなる単層膜又は２つ以上からなる積層膜であれば、本実施形態の効果を実現することができる。
次に、図１（ｂ）に示すように、フッ素及びフッ素化合物の少なくとも一方と、酸素とを含むガス種を用いてアッシングを行い、コンタクトホール１０４の底部に露出している部分の金属含有化合物層１０２を酸化させる。これにより、コンタクトホール１０４の底部に酸素含有金属含有化合物層１２１を形成する。
次に、図２（ａ）に示すように、コンタクトホール１０４の底部及び側壁と、第１の絶縁体膜１０３上とに、物理的気相成長法を用いてマンガン含有合金層として銅−マンガン合金層１１８を形成する。更に、銅−マンガン合金層１１８上にめっき法により銅層１０７を堆積し、コンタクトホール１０４を埋め込む。このとき、従来技術（図１０（ｂ）を参照）ではバリア層６によってコンタクトホール４の開口部が狭くなっていたのとは異なり、銅−マンガン合金層１１８を形成した後にもコンタクトホール１０４の開口部を十分に広くして、銅層１０７にボイドが発生するのを防止することができる。尚、銅−マンガン合金層３０がめっき法を用いるためのシード層として機能する。
次に、図２（ｂ）に示すように、半導体基板１０１に熱処理を行うことにより、銅−マンガン合金層１１８に含まれるマンガン原子を拡散させる。これにより、コンタクトホール１０４の側壁において、第１の絶縁体膜１０３に含まれる酸素原子と銅−マンガン合金層１１８から拡散したマンガン原子とが反応することにより、マンガン酸化物層１１９が形成される。これと共に、コンタクトホール１０４の底部においても、酸素含有金属含有化合物層１２１に含まれる酸素原子と銅−マンガン合金層１１８から拡散したマンガン原子とが反応することにより、マンガン酸化物層１１９が形成される。つまり、熱処理により、コンタクトホール１０４の底部及び側壁に共にマンガン酸化物層１１９が形成される。銅−マンガン合金層１１８に含まれていたマンガン原子はマンガン酸化物層１１９の形成に用いられるか又は拡散するかしてしまうため、図２（ｂ）に示す工程において銅−マンガン合金層１１８は残っていない。
この際、酸素含有金属含有化合物層１２１は、含まれていた酸素が消費されて金属含有化合物層１０２に戻る。
この後、化学的機械研磨法を用いて第１の絶縁体膜１０３上の部分（コンタクトホール１０４の外の部分）の不要なマンガン酸化物層１１９及び銅層１０７を除去する。これにより、図３に示すように、コンタクトホール１０４内にコンタクトプラグ１０８を構成する。
更にその後、第２の絶縁体膜１０９、第３の絶縁体膜１１０を形成し、上部配線溝を形成して、該上部配線溝内にバリア層１１５、シード層１１６及び銅層１１７を順次形成して上部配線１１１を構成する。これにより、本実施形態の半導体装置１００が製造される。
尚、図１（ｂ）に示す酸素含有金属含有化合物層１２１を形成するために、フッ素及びフッ素化合物の少なくとも一方と、酸素とを含むガス種を用いてアッシングを行う理由は、次の通りである。
本実施形態の半導体装置１００において形成されるマンガン酸化物層１１９の厚さは、銅−マンガン合金層１１８（図２（ａ）を参照）中のマンガン原子に供給される酸素量によって決定される。このため、必要とされるマンガン酸化物層１１９の厚さに応じて、酸素含有金属含有化合物層１２１の厚さを制御する必要がある。
ここで、通常のコンタクトホール形成においても、酸素ガスを用いたエッチング、アッシング等が行われる。このため、コンタクトホール形成時は、コンタクトホールの底部に露出している部分の金属含有化合物層は酸化されている。
しかしながら、酸素ガスを用いたエッチング又はアッシングの場合、金属含有化合物層の表面に不動態が形成される（つまり、腐食作用に抵抗する酸化被膜が金属表面に生じた状態になる）ため、金属含有化合物層の酸化は膜の深さ方向にはあまり進行しない。例えば、ニッケル−シリコン金属含有化合物の場合、形成される酸化層の厚さは１〜２ｎｍ未満程度に留まることが知られている。このように、一般的な酸素ガスを用いたエッチング又はアッシングでは、前記のように酸素含有金属含有化合物層１２１の厚さを制御することが困難であり、本実施形態において必要とする厚さを得ることも困難である。ここで、必要とされる厚さのマンガン酸化物層１１９を形成するためには、酸素含有金属含有化合物層を例えば２ｎｍ以上で且つ３ｎｍ以下の範囲の膜厚に形成することが必要である。従って、酸素ガスを用いたエッチング又はアッシングでは不十分である。
これに対し、エッチング又はアッシングに用いるガスにフッ素元素を含有させると、ニッケル−シリコン金属含有化合物等の酸化は表面だけには留まらず、深さ方向にも酸化を進行させることができる。従って、この手法を用いると、形成される酸素含有金属含有化合物層１２１の厚さを望みの値（２ｎｍ以上で且つ３ｎｍ以下等）に設定することができる。
以上の点に着目し、本実施形態における酸素含有金属含有化合物層１２１の形成には、フッ素及びフッ素化合物の少なくとも一方と、酸素とを含むガス種を用いてアッシングを行う。
また、このようにして形成する酸素含有金属含有化合物層１２１の厚さについて、次のように述べることができる。
つまり、酸素含有金属含有化合物層１２１は、熱処理の際に銅−マンガン合金層１１８中のマンガン原子に対して酸素を供給する。これにより、マンガン原子と酸素原子とが反応してマンガン酸化物層１１９が形成されることになる。
形成されるマンガン酸化物層１１９の膜厚は、銅−マンガン合金層１１８中に含まれるマンガン原子の量、酸素含有金属含有化合物層１２１から供給される酸素原子の量、半導体基板１０１への熱処理の条件等により決まる。例えば、酸素含有金属含有化合物層１２１の膜厚が余剰であった場合、酸素原子の一部が消費されずに残り、酸素含有金属含有化合物層１２１の一部が残留することになる。酸素含有金属含有化合物層１２１は金属含有化合物層１０２に比べて高抵抗であるため、コンタクト抵抗が増大する原因となり、結果として、デバイス特性の劣化、製造歩留りの低下を引き起こすことになる。
このようなことから、酸素含有金属含有化合物層１２１の膜厚は、銅原子の拡散を抑制するバリア層としての機能を果たすために必要な膜厚のマンガン酸化物層１１９を形成するために必要な膜厚であると共に、マンガン酸化物層１１９形成後に残留しない膜厚であることが望ましい。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置とその製造方法について、図面を参照して説明する。図４（ａ）及び（ｂ）と、図５（ａ）及び（ｂ）は、本実施形態の半導体装置１００ａ及びその製造工程を説明する模式的な断面図である。
本実施形態の半導体装置１００ａは、図５（ｂ）に示す構造を有する。これは、第１の実施形態の半導体装置１００に対し、コンタクトホール１０４の底部及び側壁、言い換えると、第１の絶縁体膜１０３及び金属含有化合物層１０２と、マンガン酸化物層１１９との間に形成された酸素を含有するチタン層１２２を更に備える構造である。
このような半導体装置１００ａにおいても、銅層１０７の銅原子が拡散するのを防止するバリア層としてマンガン酸化物層１１９が機能する点と、該マンガン酸化物層１１９を均一に形成することができる点は第１の実施形態の場合と同様である。銅シリサイドの形成防止、ボイドの発生防止等の効果についても、第１の実施形態の場合と同様に発揮される。
また、酸素を含有するチタン層１２２を備えることにより、後に説明する通り、第１の実施形態の場合にはマンガン酸化物層１１９を形成するために必要であった酸素含有金属含有化合物層１２１（図１（ｂ）を参照）が不要となっている。
更に、酸素を含有するチタン層１２２を備えることにより、コンタクト抵抗を低減することができる。
チタン層、酸素を含有するチタン層をコンタクトホールの底部及び側壁に形成することは、従来技術であるタングステンコンタクトの場合にも一般に行われている。このような層を、金属含有化合物層と、タングステン層又はバリア層である窒化チタン層との間に挿入することにより、金属含有化合物層とコンタクトとの間の界面抵抗を低減し、コンタクト抵抗を低減することができる。
本実施形態の半導体装置１００ａにおいても、金属含有化合物層１０２とマンガン酸化物層１１９との間に酸素を含有するチタン層１２２（又はチタン層）を備えることにより、コンタクト抵抗を低減することができる。このため、半導体装置１００ａのコンタクト抵抗は、第１の実施形態の半導体装置１００の場合に比べて低くなっている。
次に、半導体装置１００ａの製造方法を説明する。
まず、第１の実施形態において図１（ａ）を参照して説明したのと同様の工程を行う。これにより、図１（ａ）に示すように、半導体基板１０１上に金属含有化合物層１０２が形成され、その上にコンタクトホール１０４を有する第１の絶縁体膜１０３が形成された構造を得る。
次に、Ａｒスパッタ法又は化学的クリーニング法によりコンタクトホール１０４の底部に露出している部分の金属含有化合物層１０２表面に形成されていた酸化物層（図示省略）を除去する。その後、図４（ａ）に示す通り、化学的気相成長法によりコンタクトホール１０４の底部及び側壁と第１の絶縁体膜１０３上とに酸素を含有するチタン層１２２を形成する。
続いて、図４（ｂ）に示す通り、酸素を含有するチタン層１２２上を覆うように、銅−マンガン合金層１１８を堆積する。更に、酸素を含有するチタン層１２２及び銅−マンガン合金層１１８層が形成されたコンタクトホール１０４を埋め込むように、電解めっき法により銅層１０７を堆積する。
続いて、図５（ａ）に示す通り、熱処理を施すことにより、酸素を含有するチタン層１２２を覆うマンガン酸化物層１１９を形成する。これは、銅−マンガン合金層１１８に含まれるマンガン原子と、酸素を含有するチタン層１２２に含まれる酸素原子が反応することにより形成される。酸素を含有するチタン層１２２はコンタクトホール１０４の底部及び側壁に形成されているから、マンガン酸化物層１１９についても、コンタクトホール１０４の底部及び側壁に形成されることになる。尚、酸素を含有するチタン層１２２は、含有する酸素が消費され、チタン層と呼びうるものになる場合もある（図５（ａ）においては、元のまま酸素を含有するチタン層１２２として示している）。
この後、化学的機械研磨法を用いて第１の絶縁体膜１０３上の部分（コンタクトホール１０４の外の部分）の不要な酸素を含有するチタン層１２２、マンガン酸化物層１１９及び銅層１０７を除去する。これにより、図５（ｂ）に示すように、コンタクトホール１０４内にコンタクトプラグ１０８を構成する。
更にその後、第２の絶縁体膜１０９、第３の絶縁体膜１１０を形成し、上部配線溝を形成して、該上部配線溝内にバリア層１１５、シード層１１６及び銅層１１７を順次形成して上部配線１１１を構成する。これにより、本実施形態の半導体装置１００ａが製造される。
このように、第１の実施形態の酸素含有金属含有化合物層１２１を設けることに代えて、本実施形態では酸素を含有するチタン層１２２を形成する。このようにすることによっても、銅−マンガン合金層１１８に対して酸素原子を供給し、バリア層としてのマンガン酸化物層１１９を形成することができる。
尚、酸素を含有するチタン層１２２に代えて、他の酸化物からなる層を用いることも可能である。酸素を十分に保有しており、且つ、比抵抗上昇が小さい物質であれば、チタン酸化物に代えて用いることができる。
次に、酸素を含有するチタン層１２２の形成方法について説明する。
本実施形態の半導体装置１００ａの製造方法において、酸素を含有するチタン層１２２は、四塩化チタン（ＴｉＣｌ4 ）の水素プラズマ還元による化学的気相成長法により堆積することが望ましい。これは、次の理由による。
物理的気相成長法により堆積したチタン膜中には、酸素がほとんど含まれない。これに対し、四塩化チタンの水素プラズマ還元により成膜を行うと、チタン酸化物からなる膜が形成される。このような膜は、物理的気相成長法により堆積される膜よりも多くの酸素を含有している。
図６には、四塩化チタンの水素プラズマ還元により成膜したチタン膜について、ＸＰＳ（X-ray photoelectron spectroscopy；Ｘ線光電子分光）による酸素濃度分析の結果を示す。膜中には３０原子％程度の酸素原子が含まれており、これは、物理的気相成長法により堆積されるチタン膜中に含まれる酸素原子よりも多い。
物理的気相成長法により堆積されるチタン膜（ＰＶＤ−Ｔｉ膜）中に含まれる酸素原子量は、一般に、２原子％以下程度である。また、コンタクトホールの底部に堆積されるＰＶＤ−Ｔｉ膜の一般的な膜厚は５ｎｍ程度であり、これは１５原子層程度に相当する。このため、１５原子層のうちの２％が酸素だとすると、約０．３原子層がＰＶＤ−Ｔｉ膜中に含まれる酸素の量となる。このような酸素量では、マンガン酸化物層１１９を形成するための酸素を供給することはできない。
これに対し、四塩化チタンの水素プラズマ還元により成膜を行うと、十分な酸素を含むチタン酸化物膜となる。よって、このような膜から供給される酸素原子と、銅−マンガン合金層１１８に含まれるマンガン原子とが反応してマンガン酸化物層１１９を形成することが可能となっている。
以上のことから、酸素を含有するチタン層１２２は、四塩化チタンの水素プラズマ還元による化学的気相成長法により堆積することが望ましい。
但し、これに限られるわけではなく、チタン化合物を還元して堆積することができれば利用可能である。例えば、四塩化チタンの他に、四臭化チタン（ＴｉＢｒ4 ）、四沃化チタン（ＴｉＩ4 ）を用いることもできる。
更に、以上に説明した方法は望ましい方法であるが、物理的気相成長法により形成したチタン層を用いることも可能である。このためには、図１（ａ）の構造を得た後に、Ａｒスパッタ法又は化学的クリーニング法によりコンタクトホール１０４の底部に露出してる部分の金属含有化合物層１０２表面に形成されてた酸化物層を除去する。続いて、図７に示す通り、物理的気相成長法により、コンタクトホール１０４の底部及び側壁と、第１の絶縁体膜１０３上に、チタン層１２３を形成する。
次に、チタン層１２３を大気中に曝露することにより、チタン層１２３を酸化させて酸素を含有するチタン層１２２とする。これにより、図４（ａ）に示す構造を得ることができる。また、大気への曝露に代えて、酸素アッシング処理を適用することによっても、同様に酸素を含有するチタン層１２２を得ることができる。
このような方法により、四塩化チタンの水素プラズマ還元による成膜を用いる代わりに、物理的気相成長法によるチタン成膜を用いることが可能となる。
（第２の実施形態の変形例）
次に、第２の実施形態の変形例を説明する。
第２の実施形態に係る半導体装置の製造方法の場合、図１（ａ）の構造を得た後に図４（ａ）の工程を行う。つまり、コンタクトホール１０４の底部に露出する部分の金属含有化合物層１０２表面に形成された酸化物層を除去した後に、酸素を含有するチタン層１２２を形成する。更にその後、図４（ｂ）のように、マンガン酸化物層１１９を形成している。
以上に対し、本変形例では、図１（ａ）の構造を得た後、前記酸化物層を除去することなく、銅−マンガン合金層１１８を堆積する。その後、銅−マンガン合金層１１８上を覆うように、酸素を含有するチタン層１２２を形成する。更に、酸素を含有するチタン層１２２上に、コンタクトホール１０４を埋め込むように銅層１０７を堆積する。この様子を図８に示す。尚、銅層１０７を形成するためには、シード層の形成後にめっき法を用いればよい。
この後、熱処理を行うことにより、銅−マンガン合金層１１８中のマンガン原子と酸素原子とが反応してマンガン酸化物層１１９が形成される。
この場合、マンガン原子と反応する酸素原子は、金属含有化合物層１０２の表面に形成された前記の酸化物層と、銅−マンガン合金層１１８上に形成された酸素を含有するチタン層１２２とから供給される。このため、前記酸化物層の膜厚が小さく、酸素量が不十分であったとしても、酸素を含有するチタン層１２２から供給される酸素原子により確実にマンガン酸化物層１１９を形成することができる。
本発明の半導体装置及びその製造方法は、コンタクトにおけるボイドの発生及び該コンタクト下方におけるシリサイドの発生を避ける効果を有し、微細化したコンタクト、特に銅コンタクトを有する半導体装置とその製造方法として有用である。
図１（ａ）及び（ｂ）は、本願の第１の実施形態に係る半導体装置１００及びその製造方法を説明する模式的な断面図である。 図２（ａ）及び（ｂ）は、図１（ｂ）に続いて、半導体装置１００及びその製造方法を説明する模式的な断面図である。 図３は、図２（ｂ）に続いて、半導体装置１００及びその製造方法を説明する断面図である。 図４（ａ）及び（ｂ）は、本願の第２の実施形態に係る半導体装置１００ａ及びその製造方法を説明する模式的な断面図である。 図５（ａ）及び（ｂ）は、図４（ｂ）に続いて、半導体装置１００ａ及びその製造方法を説明する模式的な断面図である。 図６は、四塩化チタンの水素プラズマ還元により成膜したチタン膜について、ＸＰＳによる酸素濃度分析の結果を示す図である。 図７は、半導体装置１００ａにおける酸素を含有するチタン層の別の形成方法を説明する図である。 図８は、第２の実施形態の変形例を説明する図である。 図９（ａ）〜（ｄ）は、従来の半導体装置及びその製造方法を説明する図である 図１０（ａ）〜（ｄ）は、従来の半導体装置における課題を説明する図である。 図１１（ａ）及び（ｂ）は、特許文献１及び非特許文献１に説明されている従来技術を説明する図である。 図１２（ａ）及び（ｂ）は、特許文献１及び非特許文献１の技術を銅コンタクトに適用した際に発生する課題を説明する図である。
符号の説明
１００ 半導体装置
１００ａ 半導体装置
１０１ 半導体基板
１０２ 金属含有化合物層
１０３ 第１の絶縁体膜
１０４ コンタクトホール
１０７ 銅層
１０８ コンタクトプラグ
１０９ 第２の絶縁体膜
１１０ 第３の絶縁体膜
１１１ 上部配線
１１５ バリア層
１１６ シード層
１１７ 銅層
１１８ 銅−マンガン合金層
１１９ マンガン酸化物層
１２１ 酸素含有金属含有化合物層
１２２ 酸素を含有するチタン層
１２３ チタン層

Claims (20)

  1. 半導体基板上に形成された金属含有化合物層と、
    前記金属含有化合物層上を含む前記半導体基板上に形成された絶縁体膜と、
    前記絶縁体膜に、前記金属含有化合物層に達するように形成されたコンタクトホールと、
    前記コンタクトホールに形成されたコンタクトプラグと、
    前記絶縁体膜及び前記金属含有化合物層のそれぞれと、前記コンタクトプラグとの間に形成されたマンガン酸化物層とを備えることを特徴とする半導体装置。
  2. 請求項１において、
    前記コンタクトプラグと前記マンガン酸化物層との間、又は、前記マンガン酸化物層と前記絶縁体膜及び前記金属含有化合物層のそれぞれとの間に形成された、酸素を含有するチタン層を更に備えることを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記金属含有化合物層は、コバルト、ニッケル、ゲルマニウム及び白金のうちの少なくとも一つの金属と、シリコンとを含むことを特徴とする半導体装置。
  4. 請求項１〜３のいずれか一つにおいて、
    前記絶縁体膜は、酸素含有絶縁体膜の単層膜又は複数の酸素含有絶縁体膜からなる積層膜であることを特徴とする半導体装置。
  5. 請求項４において、
    前記酸素含有絶縁体膜は、Ｐ−ＴＥＯＳ膜、ＰＳＧ膜、ＢＰＳＧ膜、ＮＳＧ膜及びＦＳＧ膜の少なくとも１つであることを特徴とする半導体装置。
  6. 請求項１〜５のいずれか一つにおいて、
    前記コンタクトプラグは、銅を含むことを特徴とする半導体装置。
  7. 請求項１〜６のいずれか一つにおいて、
    前記絶縁体膜上に、前記コンタクトプラグと接続する配線が形成されていることを特徴とする半導体装置。
  8. 半導体基板上に、金属含有化合物層を形成する工程（ａ）と、
    前記金属含有化合物層上を含む前記半導体基板上に、絶縁体膜を形成する工程（ｂ）と、
    前記絶縁体膜に、前記金属含有化合物層に達するようにコンタクトホールを形成する工程（ｃ）と、
    前記工程（ｃ）の後に、前記コンタクトホールの底部に露出している部分の前記金属含有化合物層を酸化させることにより、酸素含有金属含有化合物層を形成する工程（ｄ）と、
    前記工程（ｄ）の後に、前記コンタクトホールの底部及び側壁にマンガン含有合金層を形成する工程（ｅ）と、
    前記工程（ｅ）の後に、前記コンタクトホールを埋め込むようにコンタクトプラグを形成する工程（ｆ）と、
    前記工程（ｆ）の後に、熱処理により、前記マンガン含有合金層からマンガン酸化物層を形成する工程（ｇ）とを備えることを特徴とする半導体装置の製造方法。
  9. 請求項８において、
    前記工程（ｄ）は、フッ素及びフッ素化合物の少なくもと一方と、酸素とを含むガスによるプラズマアッシングにより行われることを特徴とする半導体装置の製造方法。
  10. 半導体基板上に、金属含有化合物層を形成する工程（ａ）と、
    前記金属含有化合物層上を含む前記半導体基板上に、絶縁体膜を形成する工程（ｂ）と、
    前記絶縁体膜に、前記金属含有化合物層に達するようにコンタクトホールを形成する工程（ｃ）と、
    前記工程（ｃ）の後に、前記コンタクトホールの底部及び側壁に酸素を含有するチタン層を形成する工程（ｄ）と、
    前記工程（ｃ）の後で且つ前記工程（ｄ）の前又は後に、前記コンタクトホールの底部及び側壁にマンガン含有合金層を形成する工程（ｅ）と、
    前記工程（ｄ）及び前記工程（ｅ）の後に、前記コンタクトホールを埋め込むようにコンタクトプラグを形成する工程（ｆ）と、
    前記工程（ｆ）の後に、熱処理により、前記マンガン含有合金層からマンガン酸化物層を形成する工程（ｇ）とを備えることを特徴とする半導体装置の製造方法。
  11. 請求項１０において、
    前記工程（ｄ）において、前記酸素を含有するチタン層は、チタンを含む化合物を還元することにより形成することを特徴とする半導体装置の製造方法。
  12. 請求項１１において、
    前記チタンを含む化合物は、四塩化チタン、四臭化チタン及び四沃化チタンの少なくとも１つであることを特徴とする半導体装置の製造方法。
  13. 請求項１１又は１２において、
    前記還元は、水素プラズマを用いて行うことを特徴とする半導体装置の製造方法。
  14. 請求項１０において、
    前記工程（ｄ）において、前記酸素を含有するチタン層は、チタン膜を形成した後に、前記チタン膜を酸化させることにより形成することを特徴とする半導体装置の製造方法。
  15. 請求項１４において、前記チタン膜を酸化させる方法は、前記チタン膜を大気に曝露することであることを特徴とする半導体装置の製造方法。
  16. 請求項１４において、
    前記チタン膜を酸化させる方法は、前記チタン膜を、酸素を含むプラズマ雰囲気に曝露することであることを特徴とする半導体装置の製造方法。
  17. 請求項１４において、
    物理的気相成長法により前記チタン膜を形成することを特徴とする半導体装置の製造方法。
  18. 請求項８〜１７のいずれか一つにおいて、
    前記金属含有化合物層は、コバルト、ニッケル、ゲルマニウム及び白金のうちの少なくとも一つの金属と、シリコンとを含むことを特徴とする半導体装置の製造方法。
  19. 請求項８〜１８のいずれか一つにおいて、
    前記絶縁体膜は、酸素含有絶縁体膜の単層膜又は複数の酸素含有絶縁体膜からなる積層膜であることを特徴とする半導体装置の製造方法。
  20. 請求項１９において、
    前記酸素含有絶縁体膜は、Ｐ−ＴＥＯＳ膜、ＰＳＧ膜、ＢＰＳＧ膜、ＮＳＧ膜及びＦＳＧ膜の少なくとも１つであることを特徴とする半導体装置の製造方法。
JP2008001394A 2008-01-08 2008-01-08 半導体装置及びその製造方法 Active JP5264187B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008001394A JP5264187B2 (ja) 2008-01-08 2008-01-08 半導体装置及びその製造方法
PCT/JP2008/003522 WO2009087713A1 (ja) 2008-01-08 2008-11-28 半導体装置及びその製造方法
US12/507,386 US8344508B2 (en) 2008-01-08 2009-07-22 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008001394A JP5264187B2 (ja) 2008-01-08 2008-01-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009164403A true JP2009164403A (ja) 2009-07-23
JP5264187B2 JP5264187B2 (ja) 2013-08-14

Family

ID=40852839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008001394A Active JP5264187B2 (ja) 2008-01-08 2008-01-08 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8344508B2 (ja)
JP (1) JP5264187B2 (ja)
WO (1) WO2009087713A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061187A (ja) * 2010-07-15 2011-03-24 Tohoku Univ コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
JP2011171334A (ja) * 2010-02-16 2011-09-01 Sentan Haisen Zairyo Kenkyusho:Kk コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353109B2 (ja) * 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102008063417B4 (de) * 2008-12-31 2016-08-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Lokale Silizidierung an Kontaktlochunterseiten in Metallisierungssystemen von Halbleiterbauelementen
US8531033B2 (en) * 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
KR101113327B1 (ko) * 2009-12-29 2012-03-13 주식회사 하이닉스반도체 관통전극을 갖는 반도체소자 및 그 제조방법
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9263389B2 (en) 2014-05-14 2016-02-16 International Business Machines Corporation Enhancing barrier in air gap technology
US9455182B2 (en) 2014-08-22 2016-09-27 International Business Machines Corporation Interconnect structure with capping layer and barrier layer
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US20200227277A1 (en) * 2019-01-10 2020-07-16 Corning Incorporated Interposer with manganese oxide adhesion layer
JP2020136446A (ja) * 2019-02-19 2020-08-31 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置、及び半導体装置の製造方法
WO2020171940A1 (en) 2019-02-21 2020-08-27 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007221103A (ja) * 2006-01-20 2007-08-30 Fujitsu Ltd 半導体装置の製造方法
JP2007220738A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法
JP2007287816A (ja) * 2006-04-14 2007-11-01 Sony Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349609A (ja) 2003-05-26 2004-12-09 Renesas Technology Corp 半導体装置およびその製造方法
JP4237161B2 (ja) 2005-05-09 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
JP4197694B2 (ja) 2005-08-10 2008-12-17 株式会社東芝 半導体装置およびその製造方法
JP2007059660A (ja) 2005-08-25 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP4272191B2 (ja) 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4236201B2 (ja) 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2007109687A (ja) 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP4946008B2 (ja) 2005-11-15 2012-06-06 ソニー株式会社 半導体装置および半導体装置の製造方法
US7884475B2 (en) * 2007-10-16 2011-02-08 International Business Machines Corporation Conductor structure including manganese oxide capping layer
JP2009141058A (ja) * 2007-12-05 2009-06-25 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007221103A (ja) * 2006-01-20 2007-08-30 Fujitsu Ltd 半導体装置の製造方法
JP2007220738A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法
JP2007287816A (ja) * 2006-04-14 2007-11-01 Sony Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171334A (ja) * 2010-02-16 2011-09-01 Sentan Haisen Zairyo Kenkyusho:Kk コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
JP2011061187A (ja) * 2010-07-15 2011-03-24 Tohoku Univ コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法

Also Published As

Publication number Publication date
JP5264187B2 (ja) 2013-08-14
WO2009087713A1 (ja) 2009-07-16
US8344508B2 (en) 2013-01-01
US20090283910A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
JP5264187B2 (ja) 半導体装置及びその製造方法
JP4832807B2 (ja) 半導体装置
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
JP4647184B2 (ja) 半導体装置の製造方法
TW541659B (en) Method of fabricating contact plug
US11171050B2 (en) Method for manufacturing a contact pad, method for manufacturing a semiconductor device using same, and semiconductor device
JP2007180407A (ja) 半導体装置およびその製造方法
JP2005340808A (ja) 半導体装置のバリア構造
US10679937B2 (en) Devices and methods of forming low resistivity noble metal interconnect
JP5805275B2 (ja) 導電性材料を含む半導体構造及びメモリセル
JP2010045255A (ja) 半導体装置及び半導体装置の製造方法
JP5667485B2 (ja) 半導体装置の製造方法、及び半導体装置
TW201421614A (zh) 製造具有低電阻裝置接觸之積體電路的方法
JP2008294062A (ja) 半導体装置及びその製造方法
JP4492919B2 (ja) 半導体装置の製造方法
TW201812995A (zh) 形成具有改進黏附性的低電阻率貴金屬互連的裝置及方法
JP4457884B2 (ja) 半導体装置
JP5595644B2 (ja) 半導体装置及びその製造方法
JP4740071B2 (ja) 半導体装置
CN109216265B (zh) 一种形成金属扩散阻挡层的方法
JP3953058B2 (ja) 半導体装置の製造方法
JP2009266999A (ja) 半導体装置、およびその製造方法
TWI291215B (en) Structure of metal interconnect and fabrication method thereof
US20010054558A1 (en) Method for producing a semiconductor device
JP2008205505A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101028

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Ref document number: 5264187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250