JP2004349609A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004349609A JP2004349609A JP2003147423A JP2003147423A JP2004349609A JP 2004349609 A JP2004349609 A JP 2004349609A JP 2003147423 A JP2003147423 A JP 2003147423A JP 2003147423 A JP2003147423 A JP 2003147423A JP 2004349609 A JP2004349609 A JP 2004349609A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- wiring
- insulating film
- forming
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】銅の配線および接続プラグを有する配線構造において、配線および接続プラグの抵抗上昇を抑えつつ、ストレスマイグレーションによるボイドの発生を抑える。
【解決手段】第１層間絶縁膜１内形成された第１銅配線２上には、バリア絶縁膜４を介して、第２層間絶縁膜５が形成される。第２層間絶縁膜５内には、第２銅配線６および銅の接続プラグ７が形成される。第１銅配線２上部には、接続プラグ７が接続した部分にのみに銅の合金層１０が形成される。
【選択図】 図１
【解決手段】第１層間絶縁膜１内形成された第１銅配線２上には、バリア絶縁膜４を介して、第２層間絶縁膜５が形成される。第２層間絶縁膜５内には、第２銅配線６および銅の接続プラグ７が形成される。第１銅配線２上部には、接続プラグ７が接続した部分にのみに銅の合金層１０が形成される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造技術に関し、特に、銅を主成分とする配線構造およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置における配線構造の微細化に伴い、配線や接続プラグの材料として銅（Ｃｕ）が注目されている。一方、配線に銅を用いた場合の問題として、ストレスマイグレーション（ＳＭ：Ｓｔｒｅｓｓ Ｍｉｇｒａｔｉｏｎ）と呼ばれる現象が存在することが知られている。これは、金属配線に応力（ストレス）が加わることに起因して、当該金属配線が断線に至る現象である。
【０００３】
通常、結晶成長により形成された銅配線内には、微小なボイド（マイクロボイド）が存在している。そのような銅配線を有するデバイスにおいて、実使用時の温度上昇により銅配線にストレスが発生すると、銅配線内のマイクロボイドはそのストレスの勾配に従って拡散し、ストレスが集中部分に大きなボイドを発生させる。例えば下記非特許文献１によると、銅を使用した配線構造において、銅配線上部の接続プラグとの接続部分にボイドが形成される傾向にあることが報告されている。
【０００４】
このＳＭ不良の対策として、高融点金属あるいは高融点金属を含む合金で銅配線の上面を覆うという手法が提案されている（例えば特許文献１）。高融点金属あるいは高融点金属を含む合金は、銅と比較して融点・硬度が高いため、応力が加わった際に原子の移動が起こり難い。よって、高融点金属あるいは高融点金属で覆われた銅配線上部でのマイクロボイドの移動は抑制され、ＳＭによるボイドの発生を抑えることができる。
【０００５】
また、銅配線上のビアホール内に接続プラグとして銅に拡散し得る金属を埋め込み、熱処理を加えることで、銅配線上部の接続プラグと配線との界面に合金層を形成するという技術もある（特許文献２）。さらに、接続プラグ表面に形成するバリアメタルの一部とその下層の銅配線とを反応させ、当該銅配線上部にバリアメタルとの合金層を形成する技術もある（特許文献３）。これらも同様にＳＭによるボイドの発生を抑えることができる。
【０００６】
加えて、銅配線にボロンをドーピングして、当該銅配線上部にボロンを含む合金層を形成する技術もある（特許文献４）。この技術によれば、銅の酸化を防止することによって表面拡散は抑制され、エレクトロマイグレーション（ＥＭ：Ｅｌｅｃｔｒｏ Ｍｉｇｒａｔｉｏｎ）耐性の向上は期待できる。しかし上記のＳＭによるボイド発生に対しては十分な効果は得られない。ＳＭによるボイドは、銅の表面拡散のみによって発生するものではなく、銅膜のグレイン界面での拡散等が寄与するものであり、銅のボロン合金はこのグレイン界面での拡散を防止する能力を持たないためである。
【０００７】
【非特許文献１】
Ｅ． Ｏｇａｗａ ｅｔ ａｌ．「幅広の銅金属配線に接続されるビアの下方の応力に起因するボイド（Ｓｔｒｅｓｓ−Ｉｎｄｕｃｅｄ Ｖｏｉｄｉｎｇ Ｕｎｄｅｒ Ｖｉａｓ ｃｏｎｎｅｃｔｅｄ ｔｏ Ｗｉｄｅ Ｃｕ Ｍｅｔａｌ Ｌｅａｄｓ）”、ＩＲＰＳ ２００２（ ２００２ ＩＥＥＥ Ｉｎｔｅｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇ）
【特許文献１】
特開２００２−１１８１１１公報（第３−５頁、第１−２図）
【特許文献２】
特開平１１−２０４６４４公報（第３−４頁、第１−２図）
【特許文献３】
特許第３３２９３８０号公報（第５−８頁、第１，３−５，７−９図）
【特許文献４】
特開２０００−２５２２７８公報（第５−６頁、第１−４図）
【０００８】
【発明が解決しようとする課題】
特許文献１では、本来Ｃｕで充填されるべき配線溝の一部が、高融点金属あるいは高融点金属を含む合金によって占められることになる。高融点金属あるいは高融点金属を含む合金は、銅と比較して１０〜１００倍以上の高い抵抗率である。このため、配線の抵抗を上昇させてしまうという問題点がある。この抵抗上昇の問題は微細な配線において顕著になる。
【０００９】
また特許文献２では、ビアに形成される接続プラグとして銅と比較して高い抵抗率の金属が使用されるため、デバイス全体としての配線抵抗の上昇を招く。さらに、特許文献３では、銅の合金層を形成するための添加金属の種類が、銅の拡散を防止するバリアメタルとして機能する金属に限定される。
【００１０】
本発明は、本発明は以上のような課題を解決するためになされたものであり、配線および接続プラグの抵抗上昇を抑えつつ、ストレスマイグレーションによるボイドの発生を抑えることが可能な半導体装置およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る半導体装置は、銅を主成分とする配線と、前記配線上に接続した、銅を主成分とする接続プラグと、前記配線上部の前記接続プラグが接続した部分のみに形成された、銅に所定の金属元素が添加された合金層とを備え、前記所定の金属元素は、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含んでおり、前記接続プラグの側壁には、前記所定の金属元素による金属層が存在しないことを特徴とする。
【００１２】
本発明に係る半導体装置の製造方法の第１の局面は、（ａ）半導体基板上の第１絶縁膜内に、銅を主成分とする配線を形成する工程と、（ｂ）前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に前記配線に達するビアホールを形成する工程と、（ｃ）前記ビアホールが形成された第２絶縁膜をマスクとして、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含む所定のイオンを注入することにより、前記ビアホール内の前記配線上部に銅の合金層を形成する工程と、（ｄ）前記ビアホール内に銅を主成分とする接続プラグを形成する工程とを備えることを特徴とする。
【００１３】
本発明に係る半導体装置の製造方法の第２の局面は、（ａ）半導体基板上の第１絶縁膜内に、銅を主成分とする配線を形成する工程と、（ｂ）前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に前記配線に達するビアホールを形成する工程と、（ｃ）前記ビアホール内に露出した前記配線上に選択的に、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含む所定の金属膜を堆積する工程と、（ｄ）熱処理により前記配線と前記金属膜とを反応させ、前記ビアホール内の前記配線上部に銅の合金層を形成する工程と、（ｅ）前記ビアホール内に銅を主成分とする接続プラグを形成する工程とを備えることを特徴とする。
【００１４】
本発明に係る半導体装置の製造方法の第３の局面は、（ａ）半導体基板上の第１絶縁膜内に、銅を主成分とする配線を形成する工程と、（ｂ）前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に前記配線に達するビアホールを形成する工程と、（ｃ）前記ビアホール内に、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含む所定の金属膜を堆積する工程と、（ｄ）熱処理により前記配線と前記金属膜とを反応させ、前記ビアホール内の前記配線上部に銅の合金層を形成する工程と、（ｅ）前記工程（ｄ）において未反応であった前記金属膜を除去する工程と、（ｆ）前記ビアホール内に、銅を主成分とする接続プラグを形成する工程とを備えることを特徴とする。
【００１５】
【発明の実施の形態】
以下、実施の形態の説明において、簡単のため２層配線構造を例に挙げるが、本発明は３層以上の多層配線構造に対しても適用可能である。
【００１６】
＜実施の形態１＞
図１は本発明に係る半導体装置の配線構造を示す図である。半導体装置は、半導体基板（不図示）上に形成された第１層間絶縁膜１内に、第１銅配線２を有する。第１銅配線２の側面および側面には、銅の層間絶縁膜への拡散防止機能を有するバリアメタル３（例えば、Ｔａ，ＴａＮ，ＴｉＮ，ＷＮ等）が形成されている。第１層間絶縁膜１および第１銅配線２上には、銅の層間絶縁膜への拡散防止機能を有するバリア絶縁膜４（例えば、ＳｉＮ，ＳｉＣ等）を介して、第２層間絶縁膜５が形成されている。第２層間絶縁膜５内には、第２銅配線６、並びに、当該第２銅配線６と前記第１銅配線２とを接続する銅の接続プラグ７が形成される。
【００１７】
そして、第１銅配線２上部には、銅の合金層１０が形成されている。当該合金層１０は、第１銅配線２上部の接続プラグ７が接続した部分にのみに形成される。また、第２銅配線６および接続プラグ７の表面にはバリアメタル８が形成され、第２層間絶縁膜５および第２銅配線６上にはバリア絶縁膜９が形成されている。
【００１８】
上述のようにＳＭによるボイドは、銅配線上部の接続プラグとの接続部分に形成される傾向にある。つまり図１の構造では、第１銅配線２上部の接続プラグ７が接続した部分にボイドが形成されやすい。本実施の形態では、その部分に銅の合金層１０が形成される。一般に、銅の合金は純粋な銅と比較して硬度が高いので、マイクロボイドの移動が起こり難く、ＳＭによるボイドは発生し難い。よって、本実施の形態に係る配線構造によれば、ＳＭ不良の発生を抑える効果が得られる。また、銅の合金は純粋な銅と比較して抵抗率が高いが、合金層１０は、そのボイドが形成されやすい部分のみに形成されており、第１銅配線２の抵抗上昇は最小限に抑えられている。また、接続プラグ７も銅により形成されており、その側壁に、合金層１０を形成するために用いた比較的高抵抗な金属層が存在しないため、デバイス全体としての配線抵抗は低く抑えられる。
【００１９】
以下、本実施の形態に係る半導体装置の製造方法について説明する。図２〜図８はその工程を示す図である。まず、不図示の半導体基板上に第１層間絶縁膜１を形成し、常法（例えばダマシンプロセス）により当該第１層間絶縁膜１内に、第１銅配線２およびバリアメタル３を形成する。そして第１層間絶縁膜１および第１銅配線２の上面にバリア絶縁膜４を形成する（図２）。
【００２０】
さらに、バリア絶縁膜４上に第２層間絶縁膜５を形成する（図３）。そして第２層間絶縁膜５に、第２銅配線６を形成するためのトレンチ６１、並びに、接続プラグ７を形成するための第１銅配線２に達するビアホール７１を形成する（図４）。
【００２１】
その後、トレンチ６１およびビアホール７１が形成された第２層間絶縁膜５をマスクとして、所定のイオンを注入する。それにより、ビアホール７１内に露出した第１銅配線２上部のみに、自己整合的に銅の合金層１０が形成される（図５）。
【００２２】
当該工程で注入するイオンは、形成される合金層１０に充分高い硬度を得ることができるものであり、例えば、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌの金属のうち少なくとも１種を含むものとする。これらを用いることにより、ＳＭによるボイド抑制の効果を効率的に得ることができる。イオン注入の条件としては、例えばＺｒをイオン種とする場合、注入エネルギー３０ｋｅＶ、ドーズ量１×１０１９ａｔｏｍ／ｃｍ２程度で行う。またイオン注入後、合金層１０中の欠陥を除去するために、例えば４００℃、３０分程度の熱処理を施してもよい。
【００２３】
続いて、例えばＰＶＤ（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法やＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によりバリアメタル８を成膜し（図６）、続いてＰＶＤ法、ＣＶＤ法あるいはメッキ法等により、銅膜１５を成膜してトレンチ６１およびビアホール７１を埋める（図７）。そしてＣＭＰ法などを用いて、第２層間絶縁膜５上面の余分なバリアメタル８、銅膜１５を除去することで、トレンチ６１およびビアホール７１内にそれぞれ第２銅配線６および接続プラグ７を形成する（図８）。最後に、第２層間絶縁膜５および第２銅配線６上にバリア絶縁膜９を形成することにより、図１に示した配線構造が得られる。
【００２４】
以上の工程によれば、ＳＭによるボイドが発生しやすい第１銅配線２上部の接続プラグ７が接続した部分のみに、自己整合的に銅の合金層１０を形成することができる。また、合金層１０を形成するための材料は、上記特許文献３のようにバリアメタルとして機能する金属に限定されるようなことはなく、イオン注入可能な材料であればよい。言い換えれば、第２銅配線６および接続プラグ７に形成されるバリアメタル８を、合金層１０の形成のためにイオン注入される元素を含まないものとすることができる。つまり、合金層１０形成のために使用する材料の選択の幅は広がる。
【００２５】
なお、第１銅配線２、第２銅配線６並びに接続プラグ７は、必ずしも純粋な銅でなくてもよく、銅を主成分とするものであればよいことは言うまでも無い。
【００２６】
また、バリアメタル３，８やバリア絶縁膜４，９は、銅の層間絶縁膜への拡散が他の手段により防止されるのであれば、必ずしも必要なものではない。例えば、第１層間絶縁膜１および第２層間絶縁膜５の銅と接する表面に対し銅の拡散を防止するための処理を施した場合や、第１層間絶縁膜１および第２層間絶縁膜５の材料として銅が拡散しないものを使用した場合には、それらを設ける必要は無い。バリアメタル３，８やバリア絶縁膜４，９を用いない場合はその分だけ、低抵抗な第１銅配線２、第２銅配線６並びに接続プラグ７の断面積を大きくとることができるので、配線抵抗を低く抑えることができる。
【００２７】
また、第１銅配線２の上部に合金層１０が形成される際に、体積膨張が生じる場合がある。それにより、合金層１０の上面が第１層間絶縁膜１の上面よりも図９に示す長さｄだけ高く形成されることもある。図９のような構成であっても、本発明の主旨から逸脱するものではなく、上記と同様にＳＭ不良の効果を得ることができる。
【００２８】
また、以上の説明においては、トレンチ６１およびビアホール７１への銅膜１５の埋め込みを同時に行うことで、第２銅配線６と接続プラグ７とを同時に形成する、いわゆるデュアルダマシン法により形成するものとして説明したが、本発明の適用はこれに限定されるものではない。例えば接続プラグ７と第２銅配線６とを順次埋め込み形成する、いわゆるシングルダマシン法にも適用可能であることは明らかである。
【００２９】
＜実施の形態２＞
実施の形態２では、図１に示した本発明に係る半導体装置の別の形成手法を示す。まず、実施の形態１と同様に、半導体基板上に第１層間絶縁膜１、第１銅配線２、バリアメタル３、バリア絶縁膜４、第２層間絶縁膜５を形成する（図２，図３）。次いで第２層間絶縁膜５に、第２銅配線６を形成するためのトレンチ６１、並びに、接続プラグ７を形成するための第１銅配線２に達するビアホール７１を形成する（図４）。
【００３０】
そして、選択ＣＶＤ法により、下地が銅の部分に選択的に所定の金属膜２０を成膜する。即ち、金属膜２０は、ビアホール７１内に露出した第１銅配線２上にのみに成膜され、第２層間絶縁膜５上面やトレンチ６１内面、ビアホール７１側面には成膜しない（図１０）。上記所定の金属膜２０は、銅と反応して銅の合金層を形成し得るものであり、例えばＣｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌの金属のうち少なくとも１種を含むものとする。例えばタングステン膜を、基板温度４００℃、ＷＦ６流量を１５ｓｃｃｍ、Ｈ２流量を１００ｓｃｃｍ、圧力を２０ｍＴｏｒｒの条件で１０ｎｍ程度成膜する。
【００３１】
続いて、熱処理（例えば４００℃、６０分程度）を加えることにより、第１銅配線２と金属膜２０とを反応させ、銅の合金層１０を形成する。即ち、ビアホール７１内の第１銅配線２上部にのみ合金層１０が形成される（図１１）。
【００３２】
以降、実施の形態１と同様に、バリアメタル８および銅膜１５を成膜し（図６，図７）、第２層間絶縁膜５上面の余分なバリアメタル８、銅膜１５を除去することで、第２銅配線６および接続プラグ７を形成する（図８）。最後にバリア絶縁膜９を形成して、図１に示した配線構造が得られる。
【００３３】
以上の工程によれば、ＳＭによるボイドが発生しやすい第１銅配線２上部の接続プラグ７が接続した部分のみに、自己整合的に銅の合金層１０を形成することができる。また、合金層１０を形成するための材料は、上記特許文献３のようにバリアメタルとして機能する金属に限定されるようなことはなく、選択ＣＶＤにより銅の下地部分に選択的に成膜可能な材料であればよい。言い換えれば、バリアメタル８として、銅と共に合金層１０を組成する元素を含まないものを使用することができる。従って、合金層１０形成のために使用する材料の選択の幅は広がる。
【００３４】
また上記金属膜２０は銅に比較して高抵抗であるが、金属膜２０はビアホール７１内に露出した第１銅配線２上にのみに成膜されるので、結果として銅の接続プラグ７の側壁には金属膜２０は形成されない。よって、デバイス全体としての配線抵抗は低く抑えられる。
【００３５】
＜実施の形態３＞
実施の形態３においても、図１に示した本発明に係る半導体装置の別の形成手法を示す。ここでも、実施の形態１と同様に、半導体基板上に第１層間絶縁膜１、第１銅配線２、バリアメタル３、バリア絶縁膜４、第２層間絶縁膜５を形成する（図２，図３）。次いで第２層間絶縁膜５に、第２銅配線６を形成するためのトレンチ６１、並びに、接続プラグ７を形成するための第１銅配線２に達するビアホール７１を形成する（図４）。
【００３６】
本実施の形態では、非選択ＣＶＤ法やＰＶＤ法により、トレンチ６１およびビアホール７１内部を含むの全面に、所定の金属膜３０を成膜する（図１２）。金属膜３０は、銅と反応して銅の合金層を形成し得るものであり、例えばＣｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌの金属のうち少なくとも１種を含むものとする。例えばアルミニウム膜を１０ｎｍ程度成膜する。
【００３７】
続いて、熱処理（例えば４００℃、３０分程度）を加えることにより、第１銅配線２と金属膜２０とを反応させ、銅の合金層１０を形成する。即ち、ビアホール７１内の第１銅配線２上部にのみ合金層１０が形成される（図１３）。
【００３８】
次に、金属膜３０を溶解し且つ合金層１０や第２層間絶縁膜５を溶解しない薬液を用い、未反応の金属膜３０のみを選択的に除去する（図１４）。上記薬液は金属膜３０の種類によって変わるが、例えば金属膜３０としてアルミニウム膜やクロム膜を用いる場合には塩酸または硫酸を使用すればよい。
【００３９】
このようにトレンチ６１およびビアホール７１内の未反応の金属膜３０を除去することは重要である。未反応金属層が残っていると、その後に形成される第２銅配線６および接続プラグ７の断面積が、その分だけ減少し、配線抵抗の上昇が生じてしまうためである。
【００４０】
以降、実施の形態１と同様に、バリアメタル８および銅膜１５を成膜し（図６，図７）、第２層間絶縁膜５上面の余分なバリアメタル８、銅膜１５を除去することで、第２銅配線６および接続プラグ７を形成する（図８）。最後にバリア絶縁膜９を形成して、図１に示した配線構造が得られる。
【００４１】
以上の工程によれば、ＳＭによるボイドが発生しやすい第１銅配線２上部の接続プラグ７が接続した部分のみに、自己整合的に銅の合金層１０を形成することができる。また、合金層１０を形成するための材料は、上記特許文献３のようにバリアメタルとして機能する金属に限定されるようなことはない。但し、ＣＶＤにおいて成膜可能な材料で、且つ、合金層１０との選択性をもって除去可能である必要がある。
【００４２】
また上記金属膜３０は銅に比較して高抵抗であるが、本実施の形態によればトレンチ６１およびビアホール７１内の未反応の金属膜３０を除去されるので、結果として銅の接続プラグ７の側壁には金属膜３０は残留しない。よって、デバイス全体としての配線抵抗は低く抑えられる。
【００４３】
また、図１２の金属膜３０の成膜工程の前に、図４のトレンチ６１およびビアホール７１が形成された第２層間絶縁膜５をマスクにして、アルゴンイオンや窒素イオンを第１銅配線２上面に注入し、第１銅配線２の合金層１０が形成される部分をアモルファス化しておくことも有効である。その後の熱処理による合金層１０の形成の際に、第１銅配線２と金属膜３０との反応が活性化され、均一性に優れた合金層１０が得られる。
【００４４】
【発明の効果】
以上説明したように、本発明に係る半導体装置によれば、ＳＭによるボイドが発生しやすい、銅を主成分とする配線上部の接続プラグとの接続部分に銅と所定の金属元素との合金層が形成される。一般に、銅の合金は純粋な銅と比較して硬度が高いので、マイクロボイドの移動が起こり難く、ＳＭによるボイドは発生し難い。よって、ＳＭ不良の発生を抑える効果が得られる。また、合金層は、そのボイドが形成されやすい部分のみに形成されており、配線の抵抗上昇は最小限に抑えられている。また、接続プラグも銅により形成され、その側壁には上記所定の金属元素による金属層を有しないため、デバイス全体としての配線抵抗は低く抑えられる。
【００４５】
また、本発明に係る半導体装置の製造方法によれば、ＳＭによるボイドが発生しやすい銅を主成分とする配線上部の接続プラグが接続した部分のみに、自己整合的に銅の合金層を形成することができる。合金層を形成するために銅に添加される金属元素は、バリアメタルとして機能するものに限定されない。また、接続プラグの表面に形成するバリアメタルの材料の選択の幅も広がる。さらに、接続プラグの側壁には、合金層を形成するために銅に添加した金属元素による金属層が形成されないため、デバイス全体としての配線抵抗は低く抑えられる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の配線構造を示す図である。
【図２】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図３】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図４】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図５】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図６】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図７】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図８】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図９】実施の形態１の変形例を示す図である。
【図１０】実施の形態２に係る半導体装置の製造方法を説明するための図である。
【図１１】実施の形態２に係る半導体装置の製造方法を説明するための図である。
【図１２】実施の形態３に係る半導体装置の製造方法を説明するための図である。
【図１３】実施の形態３に係る半導体装置の製造方法を説明するための図である。
【図１４】実施の形態３に係る半導体装置の製造方法を説明するための図である。
【符号の説明】
１ 第１層間絶縁膜、２ 第１銅配線、３ バリアメタル、４ バリア絶縁膜、５ 第２層間絶縁膜、６ 第２銅配線、７ 接続プラグ、８ バリアメタル、９ バリア絶縁膜、１０ 合金層、１５ 銅膜、２０，３０ 金属膜、６１ トレンチ、７１ ビアホール。
【発明の属する技術分野】
本発明は半導体装置の製造技術に関し、特に、銅を主成分とする配線構造およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置における配線構造の微細化に伴い、配線や接続プラグの材料として銅（Ｃｕ）が注目されている。一方、配線に銅を用いた場合の問題として、ストレスマイグレーション（ＳＭ：Ｓｔｒｅｓｓ Ｍｉｇｒａｔｉｏｎ）と呼ばれる現象が存在することが知られている。これは、金属配線に応力（ストレス）が加わることに起因して、当該金属配線が断線に至る現象である。
【０００３】
通常、結晶成長により形成された銅配線内には、微小なボイド（マイクロボイド）が存在している。そのような銅配線を有するデバイスにおいて、実使用時の温度上昇により銅配線にストレスが発生すると、銅配線内のマイクロボイドはそのストレスの勾配に従って拡散し、ストレスが集中部分に大きなボイドを発生させる。例えば下記非特許文献１によると、銅を使用した配線構造において、銅配線上部の接続プラグとの接続部分にボイドが形成される傾向にあることが報告されている。
【０００４】
このＳＭ不良の対策として、高融点金属あるいは高融点金属を含む合金で銅配線の上面を覆うという手法が提案されている（例えば特許文献１）。高融点金属あるいは高融点金属を含む合金は、銅と比較して融点・硬度が高いため、応力が加わった際に原子の移動が起こり難い。よって、高融点金属あるいは高融点金属で覆われた銅配線上部でのマイクロボイドの移動は抑制され、ＳＭによるボイドの発生を抑えることができる。
【０００５】
また、銅配線上のビアホール内に接続プラグとして銅に拡散し得る金属を埋め込み、熱処理を加えることで、銅配線上部の接続プラグと配線との界面に合金層を形成するという技術もある（特許文献２）。さらに、接続プラグ表面に形成するバリアメタルの一部とその下層の銅配線とを反応させ、当該銅配線上部にバリアメタルとの合金層を形成する技術もある（特許文献３）。これらも同様にＳＭによるボイドの発生を抑えることができる。
【０００６】
加えて、銅配線にボロンをドーピングして、当該銅配線上部にボロンを含む合金層を形成する技術もある（特許文献４）。この技術によれば、銅の酸化を防止することによって表面拡散は抑制され、エレクトロマイグレーション（ＥＭ：Ｅｌｅｃｔｒｏ Ｍｉｇｒａｔｉｏｎ）耐性の向上は期待できる。しかし上記のＳＭによるボイド発生に対しては十分な効果は得られない。ＳＭによるボイドは、銅の表面拡散のみによって発生するものではなく、銅膜のグレイン界面での拡散等が寄与するものであり、銅のボロン合金はこのグレイン界面での拡散を防止する能力を持たないためである。
【０００７】
【非特許文献１】
Ｅ． Ｏｇａｗａ ｅｔ ａｌ．「幅広の銅金属配線に接続されるビアの下方の応力に起因するボイド（Ｓｔｒｅｓｓ−Ｉｎｄｕｃｅｄ Ｖｏｉｄｉｎｇ Ｕｎｄｅｒ Ｖｉａｓ ｃｏｎｎｅｃｔｅｄ ｔｏ Ｗｉｄｅ Ｃｕ Ｍｅｔａｌ Ｌｅａｄｓ）”、ＩＲＰＳ ２００２（ ２００２ ＩＥＥＥ Ｉｎｔｅｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇ）
【特許文献１】
特開２００２−１１８１１１公報（第３−５頁、第１−２図）
【特許文献２】
特開平１１−２０４６４４公報（第３−４頁、第１−２図）
【特許文献３】
特許第３３２９３８０号公報（第５−８頁、第１，３−５，７−９図）
【特許文献４】
特開２０００−２５２２７８公報（第５−６頁、第１−４図）
【０００８】
【発明が解決しようとする課題】
特許文献１では、本来Ｃｕで充填されるべき配線溝の一部が、高融点金属あるいは高融点金属を含む合金によって占められることになる。高融点金属あるいは高融点金属を含む合金は、銅と比較して１０〜１００倍以上の高い抵抗率である。このため、配線の抵抗を上昇させてしまうという問題点がある。この抵抗上昇の問題は微細な配線において顕著になる。
【０００９】
また特許文献２では、ビアに形成される接続プラグとして銅と比較して高い抵抗率の金属が使用されるため、デバイス全体としての配線抵抗の上昇を招く。さらに、特許文献３では、銅の合金層を形成するための添加金属の種類が、銅の拡散を防止するバリアメタルとして機能する金属に限定される。
【００１０】
本発明は、本発明は以上のような課題を解決するためになされたものであり、配線および接続プラグの抵抗上昇を抑えつつ、ストレスマイグレーションによるボイドの発生を抑えることが可能な半導体装置およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る半導体装置は、銅を主成分とする配線と、前記配線上に接続した、銅を主成分とする接続プラグと、前記配線上部の前記接続プラグが接続した部分のみに形成された、銅に所定の金属元素が添加された合金層とを備え、前記所定の金属元素は、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含んでおり、前記接続プラグの側壁には、前記所定の金属元素による金属層が存在しないことを特徴とする。
【００１２】
本発明に係る半導体装置の製造方法の第１の局面は、（ａ）半導体基板上の第１絶縁膜内に、銅を主成分とする配線を形成する工程と、（ｂ）前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に前記配線に達するビアホールを形成する工程と、（ｃ）前記ビアホールが形成された第２絶縁膜をマスクとして、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含む所定のイオンを注入することにより、前記ビアホール内の前記配線上部に銅の合金層を形成する工程と、（ｄ）前記ビアホール内に銅を主成分とする接続プラグを形成する工程とを備えることを特徴とする。
【００１３】
本発明に係る半導体装置の製造方法の第２の局面は、（ａ）半導体基板上の第１絶縁膜内に、銅を主成分とする配線を形成する工程と、（ｂ）前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に前記配線に達するビアホールを形成する工程と、（ｃ）前記ビアホール内に露出した前記配線上に選択的に、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含む所定の金属膜を堆積する工程と、（ｄ）熱処理により前記配線と前記金属膜とを反応させ、前記ビアホール内の前記配線上部に銅の合金層を形成する工程と、（ｅ）前記ビアホール内に銅を主成分とする接続プラグを形成する工程とを備えることを特徴とする。
【００１４】
本発明に係る半導体装置の製造方法の第３の局面は、（ａ）半導体基板上の第１絶縁膜内に、銅を主成分とする配線を形成する工程と、（ｂ）前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に前記配線に達するビアホールを形成する工程と、（ｃ）前記ビアホール内に、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含む所定の金属膜を堆積する工程と、（ｄ）熱処理により前記配線と前記金属膜とを反応させ、前記ビアホール内の前記配線上部に銅の合金層を形成する工程と、（ｅ）前記工程（ｄ）において未反応であった前記金属膜を除去する工程と、（ｆ）前記ビアホール内に、銅を主成分とする接続プラグを形成する工程とを備えることを特徴とする。
【００１５】
【発明の実施の形態】
以下、実施の形態の説明において、簡単のため２層配線構造を例に挙げるが、本発明は３層以上の多層配線構造に対しても適用可能である。
【００１６】
＜実施の形態１＞
図１は本発明に係る半導体装置の配線構造を示す図である。半導体装置は、半導体基板（不図示）上に形成された第１層間絶縁膜１内に、第１銅配線２を有する。第１銅配線２の側面および側面には、銅の層間絶縁膜への拡散防止機能を有するバリアメタル３（例えば、Ｔａ，ＴａＮ，ＴｉＮ，ＷＮ等）が形成されている。第１層間絶縁膜１および第１銅配線２上には、銅の層間絶縁膜への拡散防止機能を有するバリア絶縁膜４（例えば、ＳｉＮ，ＳｉＣ等）を介して、第２層間絶縁膜５が形成されている。第２層間絶縁膜５内には、第２銅配線６、並びに、当該第２銅配線６と前記第１銅配線２とを接続する銅の接続プラグ７が形成される。
【００１７】
そして、第１銅配線２上部には、銅の合金層１０が形成されている。当該合金層１０は、第１銅配線２上部の接続プラグ７が接続した部分にのみに形成される。また、第２銅配線６および接続プラグ７の表面にはバリアメタル８が形成され、第２層間絶縁膜５および第２銅配線６上にはバリア絶縁膜９が形成されている。
【００１８】
上述のようにＳＭによるボイドは、銅配線上部の接続プラグとの接続部分に形成される傾向にある。つまり図１の構造では、第１銅配線２上部の接続プラグ７が接続した部分にボイドが形成されやすい。本実施の形態では、その部分に銅の合金層１０が形成される。一般に、銅の合金は純粋な銅と比較して硬度が高いので、マイクロボイドの移動が起こり難く、ＳＭによるボイドは発生し難い。よって、本実施の形態に係る配線構造によれば、ＳＭ不良の発生を抑える効果が得られる。また、銅の合金は純粋な銅と比較して抵抗率が高いが、合金層１０は、そのボイドが形成されやすい部分のみに形成されており、第１銅配線２の抵抗上昇は最小限に抑えられている。また、接続プラグ７も銅により形成されており、その側壁に、合金層１０を形成するために用いた比較的高抵抗な金属層が存在しないため、デバイス全体としての配線抵抗は低く抑えられる。
【００１９】
以下、本実施の形態に係る半導体装置の製造方法について説明する。図２〜図８はその工程を示す図である。まず、不図示の半導体基板上に第１層間絶縁膜１を形成し、常法（例えばダマシンプロセス）により当該第１層間絶縁膜１内に、第１銅配線２およびバリアメタル３を形成する。そして第１層間絶縁膜１および第１銅配線２の上面にバリア絶縁膜４を形成する（図２）。
【００２０】
さらに、バリア絶縁膜４上に第２層間絶縁膜５を形成する（図３）。そして第２層間絶縁膜５に、第２銅配線６を形成するためのトレンチ６１、並びに、接続プラグ７を形成するための第１銅配線２に達するビアホール７１を形成する（図４）。
【００２１】
その後、トレンチ６１およびビアホール７１が形成された第２層間絶縁膜５をマスクとして、所定のイオンを注入する。それにより、ビアホール７１内に露出した第１銅配線２上部のみに、自己整合的に銅の合金層１０が形成される（図５）。
【００２２】
当該工程で注入するイオンは、形成される合金層１０に充分高い硬度を得ることができるものであり、例えば、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌの金属のうち少なくとも１種を含むものとする。これらを用いることにより、ＳＭによるボイド抑制の効果を効率的に得ることができる。イオン注入の条件としては、例えばＺｒをイオン種とする場合、注入エネルギー３０ｋｅＶ、ドーズ量１×１０１９ａｔｏｍ／ｃｍ２程度で行う。またイオン注入後、合金層１０中の欠陥を除去するために、例えば４００℃、３０分程度の熱処理を施してもよい。
【００２３】
続いて、例えばＰＶＤ（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法やＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によりバリアメタル８を成膜し（図６）、続いてＰＶＤ法、ＣＶＤ法あるいはメッキ法等により、銅膜１５を成膜してトレンチ６１およびビアホール７１を埋める（図７）。そしてＣＭＰ法などを用いて、第２層間絶縁膜５上面の余分なバリアメタル８、銅膜１５を除去することで、トレンチ６１およびビアホール７１内にそれぞれ第２銅配線６および接続プラグ７を形成する（図８）。最後に、第２層間絶縁膜５および第２銅配線６上にバリア絶縁膜９を形成することにより、図１に示した配線構造が得られる。
【００２４】
以上の工程によれば、ＳＭによるボイドが発生しやすい第１銅配線２上部の接続プラグ７が接続した部分のみに、自己整合的に銅の合金層１０を形成することができる。また、合金層１０を形成するための材料は、上記特許文献３のようにバリアメタルとして機能する金属に限定されるようなことはなく、イオン注入可能な材料であればよい。言い換えれば、第２銅配線６および接続プラグ７に形成されるバリアメタル８を、合金層１０の形成のためにイオン注入される元素を含まないものとすることができる。つまり、合金層１０形成のために使用する材料の選択の幅は広がる。
【００２５】
なお、第１銅配線２、第２銅配線６並びに接続プラグ７は、必ずしも純粋な銅でなくてもよく、銅を主成分とするものであればよいことは言うまでも無い。
【００２６】
また、バリアメタル３，８やバリア絶縁膜４，９は、銅の層間絶縁膜への拡散が他の手段により防止されるのであれば、必ずしも必要なものではない。例えば、第１層間絶縁膜１および第２層間絶縁膜５の銅と接する表面に対し銅の拡散を防止するための処理を施した場合や、第１層間絶縁膜１および第２層間絶縁膜５の材料として銅が拡散しないものを使用した場合には、それらを設ける必要は無い。バリアメタル３，８やバリア絶縁膜４，９を用いない場合はその分だけ、低抵抗な第１銅配線２、第２銅配線６並びに接続プラグ７の断面積を大きくとることができるので、配線抵抗を低く抑えることができる。
【００２７】
また、第１銅配線２の上部に合金層１０が形成される際に、体積膨張が生じる場合がある。それにより、合金層１０の上面が第１層間絶縁膜１の上面よりも図９に示す長さｄだけ高く形成されることもある。図９のような構成であっても、本発明の主旨から逸脱するものではなく、上記と同様にＳＭ不良の効果を得ることができる。
【００２８】
また、以上の説明においては、トレンチ６１およびビアホール７１への銅膜１５の埋め込みを同時に行うことで、第２銅配線６と接続プラグ７とを同時に形成する、いわゆるデュアルダマシン法により形成するものとして説明したが、本発明の適用はこれに限定されるものではない。例えば接続プラグ７と第２銅配線６とを順次埋め込み形成する、いわゆるシングルダマシン法にも適用可能であることは明らかである。
【００２９】
＜実施の形態２＞
実施の形態２では、図１に示した本発明に係る半導体装置の別の形成手法を示す。まず、実施の形態１と同様に、半導体基板上に第１層間絶縁膜１、第１銅配線２、バリアメタル３、バリア絶縁膜４、第２層間絶縁膜５を形成する（図２，図３）。次いで第２層間絶縁膜５に、第２銅配線６を形成するためのトレンチ６１、並びに、接続プラグ７を形成するための第１銅配線２に達するビアホール７１を形成する（図４）。
【００３０】
そして、選択ＣＶＤ法により、下地が銅の部分に選択的に所定の金属膜２０を成膜する。即ち、金属膜２０は、ビアホール７１内に露出した第１銅配線２上にのみに成膜され、第２層間絶縁膜５上面やトレンチ６１内面、ビアホール７１側面には成膜しない（図１０）。上記所定の金属膜２０は、銅と反応して銅の合金層を形成し得るものであり、例えばＣｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌの金属のうち少なくとも１種を含むものとする。例えばタングステン膜を、基板温度４００℃、ＷＦ６流量を１５ｓｃｃｍ、Ｈ２流量を１００ｓｃｃｍ、圧力を２０ｍＴｏｒｒの条件で１０ｎｍ程度成膜する。
【００３１】
続いて、熱処理（例えば４００℃、６０分程度）を加えることにより、第１銅配線２と金属膜２０とを反応させ、銅の合金層１０を形成する。即ち、ビアホール７１内の第１銅配線２上部にのみ合金層１０が形成される（図１１）。
【００３２】
以降、実施の形態１と同様に、バリアメタル８および銅膜１５を成膜し（図６，図７）、第２層間絶縁膜５上面の余分なバリアメタル８、銅膜１５を除去することで、第２銅配線６および接続プラグ７を形成する（図８）。最後にバリア絶縁膜９を形成して、図１に示した配線構造が得られる。
【００３３】
以上の工程によれば、ＳＭによるボイドが発生しやすい第１銅配線２上部の接続プラグ７が接続した部分のみに、自己整合的に銅の合金層１０を形成することができる。また、合金層１０を形成するための材料は、上記特許文献３のようにバリアメタルとして機能する金属に限定されるようなことはなく、選択ＣＶＤにより銅の下地部分に選択的に成膜可能な材料であればよい。言い換えれば、バリアメタル８として、銅と共に合金層１０を組成する元素を含まないものを使用することができる。従って、合金層１０形成のために使用する材料の選択の幅は広がる。
【００３４】
また上記金属膜２０は銅に比較して高抵抗であるが、金属膜２０はビアホール７１内に露出した第１銅配線２上にのみに成膜されるので、結果として銅の接続プラグ７の側壁には金属膜２０は形成されない。よって、デバイス全体としての配線抵抗は低く抑えられる。
【００３５】
＜実施の形態３＞
実施の形態３においても、図１に示した本発明に係る半導体装置の別の形成手法を示す。ここでも、実施の形態１と同様に、半導体基板上に第１層間絶縁膜１、第１銅配線２、バリアメタル３、バリア絶縁膜４、第２層間絶縁膜５を形成する（図２，図３）。次いで第２層間絶縁膜５に、第２銅配線６を形成するためのトレンチ６１、並びに、接続プラグ７を形成するための第１銅配線２に達するビアホール７１を形成する（図４）。
【００３６】
本実施の形態では、非選択ＣＶＤ法やＰＶＤ法により、トレンチ６１およびビアホール７１内部を含むの全面に、所定の金属膜３０を成膜する（図１２）。金属膜３０は、銅と反応して銅の合金層を形成し得るものであり、例えばＣｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌの金属のうち少なくとも１種を含むものとする。例えばアルミニウム膜を１０ｎｍ程度成膜する。
【００３７】
続いて、熱処理（例えば４００℃、３０分程度）を加えることにより、第１銅配線２と金属膜２０とを反応させ、銅の合金層１０を形成する。即ち、ビアホール７１内の第１銅配線２上部にのみ合金層１０が形成される（図１３）。
【００３８】
次に、金属膜３０を溶解し且つ合金層１０や第２層間絶縁膜５を溶解しない薬液を用い、未反応の金属膜３０のみを選択的に除去する（図１４）。上記薬液は金属膜３０の種類によって変わるが、例えば金属膜３０としてアルミニウム膜やクロム膜を用いる場合には塩酸または硫酸を使用すればよい。
【００３９】
このようにトレンチ６１およびビアホール７１内の未反応の金属膜３０を除去することは重要である。未反応金属層が残っていると、その後に形成される第２銅配線６および接続プラグ７の断面積が、その分だけ減少し、配線抵抗の上昇が生じてしまうためである。
【００４０】
以降、実施の形態１と同様に、バリアメタル８および銅膜１５を成膜し（図６，図７）、第２層間絶縁膜５上面の余分なバリアメタル８、銅膜１５を除去することで、第２銅配線６および接続プラグ７を形成する（図８）。最後にバリア絶縁膜９を形成して、図１に示した配線構造が得られる。
【００４１】
以上の工程によれば、ＳＭによるボイドが発生しやすい第１銅配線２上部の接続プラグ７が接続した部分のみに、自己整合的に銅の合金層１０を形成することができる。また、合金層１０を形成するための材料は、上記特許文献３のようにバリアメタルとして機能する金属に限定されるようなことはない。但し、ＣＶＤにおいて成膜可能な材料で、且つ、合金層１０との選択性をもって除去可能である必要がある。
【００４２】
また上記金属膜３０は銅に比較して高抵抗であるが、本実施の形態によればトレンチ６１およびビアホール７１内の未反応の金属膜３０を除去されるので、結果として銅の接続プラグ７の側壁には金属膜３０は残留しない。よって、デバイス全体としての配線抵抗は低く抑えられる。
【００４３】
また、図１２の金属膜３０の成膜工程の前に、図４のトレンチ６１およびビアホール７１が形成された第２層間絶縁膜５をマスクにして、アルゴンイオンや窒素イオンを第１銅配線２上面に注入し、第１銅配線２の合金層１０が形成される部分をアモルファス化しておくことも有効である。その後の熱処理による合金層１０の形成の際に、第１銅配線２と金属膜３０との反応が活性化され、均一性に優れた合金層１０が得られる。
【００４４】
【発明の効果】
以上説明したように、本発明に係る半導体装置によれば、ＳＭによるボイドが発生しやすい、銅を主成分とする配線上部の接続プラグとの接続部分に銅と所定の金属元素との合金層が形成される。一般に、銅の合金は純粋な銅と比較して硬度が高いので、マイクロボイドの移動が起こり難く、ＳＭによるボイドは発生し難い。よって、ＳＭ不良の発生を抑える効果が得られる。また、合金層は、そのボイドが形成されやすい部分のみに形成されており、配線の抵抗上昇は最小限に抑えられている。また、接続プラグも銅により形成され、その側壁には上記所定の金属元素による金属層を有しないため、デバイス全体としての配線抵抗は低く抑えられる。
【００４５】
また、本発明に係る半導体装置の製造方法によれば、ＳＭによるボイドが発生しやすい銅を主成分とする配線上部の接続プラグが接続した部分のみに、自己整合的に銅の合金層を形成することができる。合金層を形成するために銅に添加される金属元素は、バリアメタルとして機能するものに限定されない。また、接続プラグの表面に形成するバリアメタルの材料の選択の幅も広がる。さらに、接続プラグの側壁には、合金層を形成するために銅に添加した金属元素による金属層が形成されないため、デバイス全体としての配線抵抗は低く抑えられる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の配線構造を示す図である。
【図２】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図３】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図４】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図５】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図６】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図７】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図８】実施の形態１に係る半導体装置の製造方法を説明するための図である。
【図９】実施の形態１の変形例を示す図である。
【図１０】実施の形態２に係る半導体装置の製造方法を説明するための図である。
【図１１】実施の形態２に係る半導体装置の製造方法を説明するための図である。
【図１２】実施の形態３に係る半導体装置の製造方法を説明するための図である。
【図１３】実施の形態３に係る半導体装置の製造方法を説明するための図である。
【図１４】実施の形態３に係る半導体装置の製造方法を説明するための図である。
【符号の説明】
１ 第１層間絶縁膜、２ 第１銅配線、３ バリアメタル、４ バリア絶縁膜、５ 第２層間絶縁膜、６ 第２銅配線、７ 接続プラグ、８ バリアメタル、９ バリア絶縁膜、１０ 合金層、１５ 銅膜、２０，３０ 金属膜、６１ トレンチ、７１ ビアホール。
Claims (5)
- 銅を主成分とする配線と、
前記配線上に接続した、銅を主成分とする接続プラグと、
前記配線上部の前記接続プラグが接続した部分のみに形成された、銅に所定の金属元素が添加された合金層とを備え、
前記所定の金属元素は、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含んでおり、
前記接続プラグの側壁には、前記所定の金属元素による金属層が存在しない
ことを特徴とする半導体装置。 - （ａ）半導体基板上の第１絶縁膜内に、銅を主成分とする配線を形成する工程と、
（ｂ）前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に前記配線に達するビアホールを形成する工程と、
（ｃ）前記ビアホールが形成された第２絶縁膜をマスクとして、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含む所定のイオンを注入することにより、前記ビアホール内の前記配線上部に銅の合金層を形成する工程と、
（ｄ）前記ビアホール内に銅を主成分とする接続プラグを形成する工程とを備える、
ことを特徴とする半導体装置の製造方法。 - （ａ）半導体基板上の第１絶縁膜内に、銅を主成分とする配線を形成する工程と、
（ｂ）前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に前記配線に達するビアホールを形成する工程と、
（ｃ）前記ビアホール内に露出した前記配線上に選択的に、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含む所定の金属膜を堆積する工程と、
（ｄ）熱処理により前記配線と前記金属膜とを反応させ、前記ビアホール内の前記配線上部に銅の合金層を形成する工程と、
（ｅ）前記ビアホール内に銅を主成分とする接続プラグを形成する工程とを備える、
ことを特徴とする半導体装置の製造方法。 - （ａ）半導体基板上の第１絶縁膜内に、銅を主成分とする配線を形成する工程と、
（ｂ）前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に前記配線に達するビアホールを形成する工程と、
（ｃ）前記ビアホール内に、Ｃｒ，Ｚｒ，Ｚｎ，Ｓｃ，Ｙ，Ｉｎ，Ｓｎ，Ｍｇ，Ｃｏ，Ａｇ，Ｗ，Ｔｉ，Ａｌのうち少なくとも１種を含む所定の金属膜を堆積する工程と、
（ｄ）熱処理により前記配線と前記金属膜とを反応させ、前記ビアホール内の前記配線上部に銅の合金層を形成する工程と、
（ｅ）前記工程（ｄ）において未反応であった前記金属膜を除去する工程と、
（ｆ）前記ビアホール内に、銅を主成分とする接続プラグを形成する工程とを備える、
ことを特徴とする半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法であって、
前記工程（ｃ）に先立って、
（ｇ）前記ビアホールが形成された第２絶縁膜をマスクとして所定のイオンを注入することにより、前記ビアホール内に露出した前記配線上部をアモルファス化する工程が実行される
ことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003147423A JP2004349609A (ja) | 2003-05-26 | 2003-05-26 | 半導体装置およびその製造方法 |
| TW093113114A TWI242837B (en) | 2003-05-26 | 2004-05-11 | Semiconductor device and method of manufacturing the same |
| US10/851,072 US20040238963A1 (en) | 2003-05-26 | 2004-05-24 | Semiconductor device having structure for connecting interconnect lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003147423A JP2004349609A (ja) | 2003-05-26 | 2003-05-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004349609A true JP2004349609A (ja) | 2004-12-09 |
| JP2004349609A5 JP2004349609A5 (ja) | 2006-06-22 |
Family
ID=33447610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003147423A Withdrawn JP2004349609A (ja) | 2003-05-26 | 2003-05-26 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040238963A1 (ja) |
| JP (1) | JP2004349609A (ja) |
| TW (1) | TWI242837B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251991A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2006216964A (ja) * | 2005-02-05 | 2006-08-17 | Samsung Electronics Co Ltd | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 |
| JP2007109736A (ja) * | 2005-10-11 | 2007-04-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2007150301A (ja) * | 2005-11-25 | 2007-06-14 | Samsung Electronics Co Ltd | 半導体装置およびその製造方法 |
| JP2007189061A (ja) * | 2006-01-13 | 2007-07-26 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| JP2012514321A (ja) * | 2008-12-30 | 2012-06-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 誘電ライン・バイアのエレクトロマイグレーション耐性が向上した界面層を有する相互接続構造およびその製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050269709A1 (en) * | 2004-06-03 | 2005-12-08 | Agere Systems Inc. | Interconnect structure including tungsten nitride and a method of manufacture therefor |
| US7727880B1 (en) | 2004-11-03 | 2010-06-01 | Novellus Systems, Inc. | Protective self-aligned buffer layers for damascene interconnects |
| US7396759B1 (en) | 2004-11-03 | 2008-07-08 | Novellus Systems, Inc. | Protection of Cu damascene interconnects by formation of a self-aligned buffer layer |
| US7704873B1 (en) | 2004-11-03 | 2010-04-27 | Novellus Systems, Inc. | Protective self-aligned buffer layers for damascene interconnects |
| US7727881B1 (en) | 2004-11-03 | 2010-06-01 | Novellus Systems, Inc. | Protective self-aligned buffer layers for damascene interconnects |
| US7361586B2 (en) * | 2005-07-01 | 2008-04-22 | Spansion Llc | Preamorphization to minimize void formation |
| KR100649313B1 (ko) * | 2005-12-29 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 이중 금속배선 및 그 제조 방법 |
| JP5264187B2 (ja) * | 2008-01-08 | 2013-08-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US7858510B1 (en) | 2008-02-28 | 2010-12-28 | Novellus Systems, Inc. | Interfacial layers for electromigration resistance improvement in damascene interconnects |
| US7648899B1 (en) | 2008-02-28 | 2010-01-19 | Novellus Systems, Inc. | Interfacial layers for electromigration resistance improvement in damascene interconnects |
| US7928570B2 (en) * | 2009-04-16 | 2011-04-19 | International Business Machines Corporation | Interconnect structure |
| US8268722B2 (en) * | 2009-06-03 | 2012-09-18 | Novellus Systems, Inc. | Interfacial capping layers for interconnects |
| KR20190077619A (ko) | 2011-06-03 | 2019-07-03 | 노벨러스 시스템즈, 인코포레이티드 | 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘 |
| US9633896B1 (en) | 2015-10-09 | 2017-04-25 | Lam Research Corporation | Methods for formation of low-k aluminum-containing etch stop films |
| US10153351B2 (en) * | 2016-01-29 | 2018-12-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and a method for fabricating the same |
| US9859218B1 (en) * | 2016-09-19 | 2018-01-02 | International Business Machines Corporation | Selective surface modification of interconnect structures |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5674787A (en) * | 1996-01-16 | 1997-10-07 | Sematech, Inc. | Selective electroless copper deposited interconnect plugs for ULSI applications |
| US6100184A (en) * | 1997-08-20 | 2000-08-08 | Sematech, Inc. | Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer |
| JP3501265B2 (ja) * | 1997-10-30 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| US6143657A (en) * | 1999-01-04 | 2000-11-07 | Taiwan Semiconductor Manufacturing Company | Method of increasing the stability of a copper to copper interconnection process and structure manufactured thereby |
| JP2000349085A (ja) * | 1999-06-01 | 2000-12-15 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| US6521532B1 (en) * | 1999-07-22 | 2003-02-18 | James A. Cunningham | Method for making integrated circuit including interconnects with enhanced electromigration resistance |
| US6261950B1 (en) * | 1999-10-18 | 2001-07-17 | Infineon Technologies Ag | Self-aligned metal caps for interlevel metal connections |
| US6373137B1 (en) * | 2000-03-21 | 2002-04-16 | Micron Technology, Inc. | Copper interconnect for an integrated circuit and methods for its fabrication |
| US6800554B2 (en) * | 2000-12-18 | 2004-10-05 | Intel Corporation | Copper alloys for interconnections having improved electromigration characteristics and methods of making same |
| US6633085B1 (en) * | 2001-06-20 | 2003-10-14 | Advanced Micro Devices, Inc. | Method of selectively alloying interconnect regions by ion implantation |
| US6706629B1 (en) * | 2003-01-07 | 2004-03-16 | Taiwan Semiconductor Manufacturing Company | Barrier-free copper interconnect |
-
2003
- 2003-05-26 JP JP2003147423A patent/JP2004349609A/ja not_active Withdrawn
-
2004
- 2004-05-11 TW TW093113114A patent/TWI242837B/zh not_active IP Right Cessation
- 2004-05-24 US US10/851,072 patent/US20040238963A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251991A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2006216964A (ja) * | 2005-02-05 | 2006-08-17 | Samsung Electronics Co Ltd | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 |
| JP2007109736A (ja) * | 2005-10-11 | 2007-04-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2007150301A (ja) * | 2005-11-25 | 2007-06-14 | Samsung Electronics Co Ltd | 半導体装置およびその製造方法 |
| JP2007189061A (ja) * | 2006-01-13 | 2007-07-26 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| JP2012514321A (ja) * | 2008-12-30 | 2012-06-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 誘電ライン・バイアのエレクトロマイグレーション耐性が向上した界面層を有する相互接続構造およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI242837B (en) | 2005-11-01 |
| US20040238963A1 (en) | 2004-12-02 |
| TW200426991A (en) | 2004-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004349609A (ja) | 半導体装置およびその製造方法 | |
| US20220115505A1 (en) | Copper-filled trench contact for transistor performance improvement | |
| JP2985692B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
| JP3040745B2 (ja) | 半導体装置及びその製造方法 | |
| US20100078820A1 (en) | Semiconductor device and method of manufacturing the same | |
| TW201448119A (zh) | 於半導體元件中製作互連之方法 | |
| JP2002075995A (ja) | 半導体装置及びその製造方法 | |
| US20050029669A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2002075994A (ja) | 半導体装置及びその製造方法 | |
| KR20100130551A (ko) | 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조 | |
| JP4152202B2 (ja) | 半導体装置の製造方法 | |
| JP4130621B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009099585A (ja) | 埋め込み配線の形成方法 | |
| JP3540699B2 (ja) | 半導体装置の製造方法 | |
| JP2005244031A (ja) | 半導体装置およびその製造方法 | |
| US20180005953A1 (en) | Structure and method for improved stabilization of cobalt cap and/or cobalt liner in interconnects | |
| KR100845715B1 (ko) | 반도체 소자의 금속배선 구조 및 그의 형성방법 | |
| TW200301524A (en) | Method for improving electromigration performance of metallization features through multiple depositions of binary alloys | |
| KR100778855B1 (ko) | 구리 금속 배선의 힐락 방지 방법 | |
| JP2007335578A (ja) | 半導体装置及びその製造方法 | |
| US7682967B2 (en) | Method of forming metal wire in semiconductor device | |
| KR100424714B1 (ko) | 반도체소자의 구리 배선 형성 방법 | |
| JP2007081130A (ja) | 半導体装置の製造方法 | |
| JP2010003906A (ja) | 半導体装置及びその製造方法 | |
| JP2007027177A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060508 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060828 |