KR100273677B1 - 다중금속배선구조를갖는반도체장치제조방법 - Google Patents

다중금속배선구조를갖는반도체장치제조방법 Download PDF

Info

Publication number
KR100273677B1
KR100273677B1 KR1019970077850A KR19970077850A KR100273677B1 KR 100273677 B1 KR100273677 B1 KR 100273677B1 KR 1019970077850 A KR1019970077850 A KR 1019970077850A KR 19970077850 A KR19970077850 A KR 19970077850A KR 100273677 B1 KR100273677 B1 KR 100273677B1
Authority
KR
South Korea
Prior art keywords
metal
metal wiring
via hole
mask
interlayer insulating
Prior art date
Application number
KR1019970077850A
Other languages
English (en)
Other versions
KR19990057771A (ko
Inventor
장현진
오세준
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970077850A priority Critical patent/KR100273677B1/ko
Publication of KR19990057771A publication Critical patent/KR19990057771A/ko
Application granted granted Critical
Publication of KR100273677B1 publication Critical patent/KR100273677B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 제조 분야에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
삼중 이상의 다중 금속 배선 구조를 갖는 반도체 장치에 있어서, 금속 배선 형성을 위한 마스크 수를 줄일 수 있는 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법을 제공하고자 함.
3. 발명의 해결 방법의 요지
다중 금속 배선 구조를 갖는 반도체 장치의 최상 및 최하부층 금속 배선을 제외한 모든 금속 배선층을 두 개의 금속 배선 마스크를 이용한 두 번의 사진 식각 공정으로 형성하여 금속 배선 마스크의 수를 감소한다.
4. 발명의 중요한 용도
반도체 장치 제조 공정에 이용됨.

Description

다중 금속 배선 구조를 갖는 반도체 장치 제조 방법{Method for forming semiconductor device having multi layer metalization}
본 발명은 반도체 장치 제조 방법에 관한 것으로 특히, 삼중 이상의 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법에 관한 것이다.
종래의 삼중 금속 배선(triple layer metalization, TLM) 형성 방법은 다음과 같이 이루어진다.
먼저, 제1 금속막을 증착한 후 제1 금속 배선 마스크를 이용한 사진 식각 공정을 실시한다. 이어서, 제1 층간절연막을 형성하고 제1 비아홀(via hole) 마스크를 이용한 사진식각 공정을 실시하여 제1 비아홀을 형성한다.
다음으로, 제2 금속막을 증착한 후, 제2 금속 배선 마스크를 이용한 사진식각 공정을 실시하고, 제2 층간절연막을 형성한 다음, 제2 비아홀 마스크를 이용한 사진식각 공정을 실시하여 제2 비아홀을 형성한다.
이어서, 제3 금속막을 형성하고 제3 금속 배선 마스크를 이용한 사진 식각 공정을 실시한다.
상기와 같이 이루어지는 종래의 삼중 금속 배선 형성 공정은 별도의 제2 비아홀 마스크 및 제3 금속 배선 마스크 제작이 필요하며, 이중 금속 배선 구조(double layer metalization, DLM) 공정이 완료된 반도체 기판을 이용하여 삼중 이상의 다중 금속 배선 형성 공정 진행 및 테스트가 불가능한 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 삼중 이상의 다중 금속 배선 구조를 갖는 반도체 장치에 있어서, 금속 배선 형성을 위한 마스크 수를 줄일 수 있는 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.
또한, 이중 금속 배선 구조가 완료된 반도체 기판을 이용하여 다중 금속 배선 구조를 갖는 반도체 장치 제조 방법을 제공하는데 그 다른 목적이 있다.
도1a 내지 도1f는 본 발명의 일실시예에 따른 삼중 금속 배선 구조를 갖는 반도체 장치의 금속 배선 형성 공정 단면도.
* 도면의 주요 부분에 대한 설명
10: 반도체 기판 11: 제1 금속 배선
12: 제1 층간절연막 13: 제1 비아홀
14: 금속 패턴 14': 제2 금속 배선
15: 감광막 패턴 16: 제2 층간절연막
17: 제2 비아홀 18: 제3 금속 배선
상기 목적을 달성하기 위한 본 발명은 반도체 기판 상에 제1 금속막을 형성하고, 제1 금속배선 마스크를 사용한 사진식각 공정으로 상기 제1 금속막을 선택적으로 식각하여 금속 배선을 형성하는 제1 단계; 상기 금속배선 형성이 완료된 전체 구조 상에 제1 층간절연막을 형성하고, 제1 비아홀 마스크를 사용한 사진식각 공정으로 상기 제1 층간절연막을 선택적으로 식각하여 상기 제1 층간절연막 하부의 상기 금속배선을 노출시키는 제1 비아홀을 형성하는 제2 단계; 상기 제1 비아홀 형성이 완료된 전체 구조 상에 제2 금속막을 형성하고, 제2 금속배선 마스크를 사용한 사진식각 공정으로 상기 제2 금속막을 선택적으로 식각하여 상기 제1 비아홀을 통해 상기 제1 층간절연막 하부의 상기 금속배선간을 연결하는 금속 패턴을 형성하는 제3 단계; 상기 제1 금속배선 마스크를 재사용한 사진식각 공정으로 상기 금속 패턴을 선택적으로 식각하여, 상기 제1 비아홀을 통해 상기 제1 층간절연막 하부의 상기 금속배선간을 연결하는 금속배선을 형성하는 제4 단계; 전체 구조 상에 제2 층간절연막을 형성하고, 상기 제1 비아홀 마스크를 재사용한 사진식각 공정으로 상기 제2 층간절연막을 선택적으로 식각하여 상기 제2 층간절연막 하부의 상기 금속배선을 노출시키는 제2 비아홀을 형성하는 제5 단계; 및 상기 제2 비아홀 형성이 완료된 전체 구조 상에 제3 금속막을 형성하고, 상기 제2 금속배선 마스크를 재사용한 사진식각 공정으로 상기 제3 금속막을 선택적으로 식각하여 상기 제2 비아홀을 통해 상기 제2 층간절연막 하부의 금속배선간을 연결하는 금속배선을 형성하는 제6 단계를 포함하는 다중 금속배선 구조를 갖는 반도체 장치 제조 방법을 제공한다.
또한 상기 제4 단계 후, 상기 제2 단계 내지 상기 제4 단계를 적어도 한번 재실시하는 것을 특징으로 하는, 다중 금속배선 구조를 갖는 반도체 장치 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도1a 내지 도1f는 본 발명의 일실시예에 따른 삼중 금속 배선 구조를 갖는 반도체 장치의 금속 배선 형성 공정 단면도이다.
먼저, 도1a에 도시한 바와 같이 소정의 하부층이 형성된 반도체 기판(10) 상부에 제1 금속막을 형성하고, 제1 금속 배선 마스크를 이용한 사진 식각 공정을 실시하여 제1 금속 배선(11)을 형성한다.
다음으로, 도1b에 도시한 바와 같이 제1 금속 배선이 형성된 반도체 기판(10) 상부에 제1 층간절연막(12)을 형성하고, 비아홀 마스크를 사용한 사진식각 공정으로 제1 금속 배선(11) 상에 제1 비아홀(13)을 형성한다. 이어서, 제1 비아홀(13) 및 제1 층간절연막 상에 제2 금속막을 형성한 후, 제2 금속 배선 마스크를 사용한 사진식각 공정을 실시하여 제1 비아홀(13)을 통해 이웃하는 제1 금속 배선(11) 간을 연결시키는 금속 패턴(14)을 형성한다. 지금까지의 단계로써, 이중 금속 배선 구조를 갖는 반도체 장치의 금속 배선 형성 공정이 완료되는 것이다.
다음으로, 도1c에 도시한 바와 같이 제1 금속 배선 마스크를 이용하여 식각 방지막으로 이용될 감광막 패턴(15)을 형성한다.
다음으로, 도1d에 도시한 바와 같이 상기 감광막 패턴(15)을 식각 방지막으로 상기 금속 패턴(14)을 선택적으로 제거해서 상기 제1 비아홀(13)을 통하여 제1 금속 배선(11)과 연결되는 제2 금속 배선(14')을 형성한다.
다음으로, 도1e에 도시한 바와 같이 제2 금속 배선(14')이 형성된 반도체 기판 상부에 제2 층간절연막(16)을 형성하고, 상기 제1 비아홀(13) 형성시 사용한 마스크로 제2 층간절연막(16)을 선택적으로 제거해서 제2 금속 배선(14') 상에 제2 비아홀(17)을 형성한다.
다음으로, 도1f에 도시한 바와 같이 제2 비아홀 및 제2 층간절연막 상에 제3 금속막을 형성하고, 상기 제2 금속 배선 마스크를 이용한 사진 식각 공정을 실시하여 제2 비아홀(17)을 통하여 이웃하는 제2 금속 배선(14')간을 연결하는 제3 금속 배선(18)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그 예로써, 상기 본 발명의 일실시예에 있어서는 삼중 금속 배선 구조를 설명하였지만, 상기와 같이 두 개의 금속 배선 마스크와 한 개의 비아홀 마스크만을 이용하여 삼중 이상의 다중 금속 배선 구조를 갖는 반도체 장치의 제조가 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게는 자명할 것이다.
상기와 같이 이루어지는 본 발명은 삼중 이상의 다중 금속 배선을 형성하는 반도체 장치 제조 방법에 있어서, 두 개의 금속 배선 형성 마스크와 한 개의 비아홀 형성 마스크만을 이용하는 것이 가능하고, 또한 종래의 이중 금속 배선 구조를 갖는 반도체 장치를 다중 금속 배선 구조를 갖는 반도체 장치 제조에 이용할 수 있어서 생산 원가를 절감할 수 있다.

Claims (2)

  1. 반도체 기판 상에 제1 금속막을 형성하고, 제1 금속배선 마스크를 사용한 사진식각 공정으로 상기 제1 금속막을 선택적으로 식각하여 금속 배선을 형성하는 제1 단계;
    상기 금속배선 형성이 완료된 전체 구조 상에 제1 층간절연막을 형성하고, 제1 비아홀 마스크를 사용한 사진식각 공정으로 상기 제1 층간절연막을 선택적으로 식각하여 상기 제1 층간절연막 하부의 상기 금속배선을 노출시키는 제1 비아홀을 형성하는 제2 단계;
    상기 제1 비아홀 형성이 완료된 전체 구조 상에 제2 금속막을 형성하고, 제2 금속배선 마스크를 사용한 사진식각 공정으로 상기 제2 금속막을 선택적으로 식각하여 상기 제1 비아홀을 통해 상기 제1 층간절연막 하부의 상기 금속배선간을 연결하는 금속 패턴을 형성하는 제3 단계;
    상기 제1 금속배선 마스크를 재사용한 사진식각 공정으로 상기 금속 패턴을 선택적으로 식각하여, 상기 제1 비아홀을 통해 상기 제1 층간절연막 하부의 상기 금속배선간을 연결하는 금속배선을 형성하는 제4 단계;
    전체 구조 상에 제2 층간절연막을 형성하고, 상기 제1 비아홀 마스크를 재사용한 사진식각 공정으로 상기 제2 층간절연막을 선택적으로 식각하여 상기 제2 층간절연막 하부의 상기 금속배선을 노출시키는 제2 비아홀을 형성하는 제5 단계; 및
    상기 제2 비아홀 형성이 완료된 전체 구조 상에 제3 금속막을 형성하고, 상기 제2 금속배선 마스크를 재사용한 사진식각 공정으로 상기 제3 금속막을 선택적으로 식각하여 상기 제2 비아홀을 통해 상기 제2 층간절연막 하부의 금속배선간을 연결하는 금속배선을 형성하는 제6 단계
    를 포함하는 다중 금속배선 구조를 갖는 반도체 장치 제조 방법.
  2. 제 1 항에 있어서,
    상기 제4 단계 후,
    상기 제2 단계 내지 상기 제4 단계를 적어도 한번 재실시하는 것을 특징으로 하는 다중 금속배선 구조를 갖는 반도체 장치 제조 방법.
KR1019970077850A 1997-12-30 1997-12-30 다중금속배선구조를갖는반도체장치제조방법 KR100273677B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077850A KR100273677B1 (ko) 1997-12-30 1997-12-30 다중금속배선구조를갖는반도체장치제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077850A KR100273677B1 (ko) 1997-12-30 1997-12-30 다중금속배선구조를갖는반도체장치제조방법

Publications (2)

Publication Number Publication Date
KR19990057771A KR19990057771A (ko) 1999-07-15
KR100273677B1 true KR100273677B1 (ko) 2001-01-15

Family

ID=40749419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077850A KR100273677B1 (ko) 1997-12-30 1997-12-30 다중금속배선구조를갖는반도체장치제조방법

Country Status (1)

Country Link
KR (1) KR100273677B1 (ko)

Also Published As

Publication number Publication date
KR19990057771A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100273677B1 (ko) 다중금속배선구조를갖는반도체장치제조방법
KR100410812B1 (ko) 반도체장치의제조방법
KR100539576B1 (ko) 다층 메탈 배선의 형성 방법
KR100261578B1 (ko) 반도체 소자의 금속배선 형성방법
KR100248809B1 (ko) 반도체 장치 제조방법
KR0179564B1 (ko) 반도체 소자의 금속배선 제조방법
KR0184954B1 (ko) 반도체 소자의 금속배선 제조방법
KR19980031103A (ko) 반도체소자의 제조방법
KR100286347B1 (ko) 반도체 장치의 금속배선 형성방법
KR100420414B1 (ko) 금속 배선 형성 방법
KR100275127B1 (ko) 반도체 소자의 다층 금속 배선 평탄화방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0595048A (ja) 半導体集積回路装置の製造方法
JPH0587973B2 (ko)
KR960000361B1 (ko) 반도체 장치의 다층배선 제조방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR19990011236A (ko) 반도체장치의 다층배선 형성방법
KR20070065035A (ko) 반도체 장치의 제조방법
JPS6235537A (ja) 半導体装置及びその製造方法
JPS63107043A (ja) 半導体装置の導電線路の形成方法
JPH0542139B2 (ko)
KR20000054967A (ko) 반도체 장치의 콘택홀 형성방법
KR20010059994A (ko) 배선 형성 방법
KR19980038891A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee