KR980005440A - 반도체 장치의 제조방법 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야:

본 발명은 반도체 장치에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제:

본 발명은 개구부내를 채우기 위한 침적 공정시 전면 에치-백(Etch-back)공정을 추가함으로써 보이드의 생성을 막아 단차 피복을 향상시킬 수 있는 반도체 장치의 제조 방법을 제공한다.

3. 발명의 해결방법의 요지:

본 발명은 반도체 장치의 제조 방법에 있어서, 하부에 하나 이상의 제1도전층을 형성하는 과정과, 상기 제1도전층 상부표면에 제1절연막을 형성하는 과정과, 상기 제1절연막의 식각을 통하여 상기 제1도전층의 노출을 위한 개구부를 형성하는 과정과, 상기 개구부 내부 및 상기 제1절연막 상부표면에 제2도전층을 침적하는 과정과, 상기 제2도전층을 에치-백하여 이방성 식각하는 과정과, 상기 제2도전층 상부표면에 상기 제2도전층을 재침적하는 과정을 포함한다.

4. 발명의 중요한 용도:

본 발명은 반도체 장치에 적합하게 사용된다.

Description

반도체 장치의 제조 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3(a)~(d)도는 본 발명의 일실시예에 따른 개구부내 침적공정을 통한 반도체 장치의 제조 공정을 보여주는 공정단면도.

Claims (8)

1. 반도체 장치의 제조 방법에 있어서, 하부에 하나 이상의 제1도전층을 형성하는 과정과, 상기 제1도전층 상부표면에 제1절연막을 형성하는 과정과, 상기 제1절연막의 식각을 통하여 상기 제1도전층의 노출을 위한 개구부를 형성하는 과정과, 상기 개구부 내부 및 상기 제1절연막 상부표면에 제2도전층을 침적하는 과정과, 상기 제2도전층을 에치-백하여 이방성 식각하는 과정과, 상기 제2도전층 상부표면에 상기 제2도전층을 재침적하는 과정을 포함함을 특징으로 하는 반도체 장치의 제조 방법.
2. 제1항에 있어서, 상기 제1도전층이 실리콘 기판을 포함하여 두개 이상의 층으로 이루어짐을 특징으로 하는 반도체 장치의 제조 방법.
3. 제1항에 있어서, 상기 제1절연막이 두개 이상의 층으로 이루어짐을 특징으로 하는 반도체 장치의 제조 방법.
4. 제1항에 있어서, 상기 제2도전층이 알루미늄이나 폴리실리콘으로 이루어짐을 특징으로 하는 반도체 장치의 제조 방법.
5. 반도체 장치의 제조 방법에 있어서, 하나 이상의 제1도전층을 형성하는 과정과, 상기 제1도전층 상부표면에 제1절연막을 형성하는 과정과, 상기 제1절연막상에 식각을 통하여 상기 제1도전층의 노출을 위한 개구부를 형성하는 과정과, 상기 개구부 내부 및 상기 제1절연막 상부표면에 제2도전층을 침적하는 과정과, 상기 제2도전층 상부표면에 제2절연막을 침적을 통하여 형성하는 과정과, 상기 제2절연막을 에치-백하여 이방성 식각하는 과정과, 상기 제2절연막 상부 표면에 상기 제2절연막을 재침적하는 과정을 포함함을 특징으로 하는 반도체 장치의 제조 방법.
6. 제5항에 있어서, 상기 제1도전층이 실리콘 기판을 포함하여 두개 이상의 층으로 이루어짐을 특징으로 하는 반도체 장치의 제조 방법.
7. 제5항에 있어서, 상기 제1절연막이 두개 이상의 층으로 이루어짐을 특징으로 하는 반도체 장치의 제조 방법.
8. 제5항에 있어서, 상기 제1절연막 및 제2절연막이 실리콘 산화막으로 이루어짐을 특징으로 하는 반도체 장치의 제조 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.