KR970063484A - 반도체 소자의 베리어 금속층 형성방법 - Google Patents

반도체 소자의 베리어 금속층 형성방법 Download PDF

Info

Publication number
KR970063484A
KR970063484A KR1019960002760A KR19960002760A KR970063484A KR 970063484 A KR970063484 A KR 970063484A KR 1019960002760 A KR1019960002760 A KR 1019960002760A KR 19960002760 A KR19960002760 A KR 19960002760A KR 970063484 A KR970063484 A KR 970063484A
Authority
KR
South Korea
Prior art keywords
forming
layer
titanium oxide
titanium
nitride layer
Prior art date
Application number
KR1019960002760A
Other languages
English (en)
Other versions
KR100399978B1 (ko
Inventor
장현진
홍홍기
홍택기
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960002760A priority Critical patent/KR100399978B1/ko
Publication of KR970063484A publication Critical patent/KR970063484A/ko
Application granted granted Critical
Publication of KR100399978B1 publication Critical patent/KR100399978B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 베리어 금속층 형성방법을 제공하는 것으로 다수의 튜브를 구비한 반응로를 이용하여 상기 실리콘기판상에 산화 티타늄 나이트라이드층을 다중 적층구조로 형성하여 확산베리어 금속층으로서의 확실한 역할을 할 뿐만 아니라 후속공정의 고온 열공정에서도 잘 견딜 수 있어 쉘로우 접합을 형성하므로써 소자의 수율을 향상시킬 수 있는 효과가 있다.

Description

반도체 소자의 베리어 금속층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2f도는 본 발명의 제1실시예에 따른 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도.

Claims (14)

  1. 반도체 소자의 베리어 금속층 형성방법에 있어서, 소정의 공정을 거친 실리콘기판에 접합영역이 노출되도록 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 절연막 및 노출된 접합영역상에 티타늄층을 형성하는 단계와, 상기 단계로부터 상기 티타늄층상에 제1산화 티타늄 나이트라이드 층을 형성하는 단계와, 상기 단계로부터 상기 제1산화 티타늄 나이트라이드층상에 티타늄 나이트라이드층을 형성하는 단계와, 상기 단계로부터 상기 티타늄 나이트라이드층상에 제2산화 티타늄 나이트라이드층을 형성하는 단계와, 상기 단계로부터 상기 제2산화 티타늄 나이트라이드층상에 금속층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  2. 제1항에 있어서, 상기 제1 및 제2산화 티타늄 나이트라이드층 형성시 사용되는 반응 가스는 Ar/N2/O2인 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  3. 제1항에 있어서, 상기 제1 및 제2산화 티타늄 나이트라이드층 형성시 사용되는 반응 가스는 Ar/N2/O2인 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  4. 제1항에 있어서, 상기 티타늄 나이트라이드층 형성시 사용되는 반응가스는 Ar/N2/O2인 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  5. 제1항에 있어서, 상기 제1 및 제2산화 티타늄 나이트라이드층 4 내지 6m Torr의 압력 조건에서 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  6. 제1항에 있어서, 상기 제1 및 제2산화 티타늄 나이트라이드층 10 내지 14m Torr의 압력 조건에서 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  7. 제1항에 있어서, 상기 제1 및 제2산화 티타늄 나이트라이드층 300 내지 1000 Ar의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  8. 제1항에 있어서, 상기 금속층은 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  9. 반도체 소자의 베리어 금속층 형성방법에 있어서, 소정의 공정을 거친 실리콘기판의 접합영역이 노출되도록 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 절연막 및 노출된 접합영역상에 티타늄층을 형성하는 단계와, 상기 단계로부터 상기 티타늄층상에 제1티타늄 나이트라이드층을 형성한 후 상기 제1티타늄 나이트라이드층을 열처리를 실시하여 제1산화 티타늄 나이트라이드층으로 변화시키는 단계와, 상기 단계로부터 상기 제1산화 티타늄 나이트라이드층상에 제2티타늄 나이트라이드층을 형성한 후 상기 제2티타늄 나이트라이드층을 열처리를 실시하여 제2산화 티타늄 나이트라이드층을 형성하는 단계와, 상기 단계로부터 상기 제2산화 티타늄 나이트라이드층상에 금속층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  10. 제9항에 있어서, 상기 열처리공정은 200 내지 550℃의 온도조건에서 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  11. 제9항에 있어서, 상기 열처리공정은 O2가스 플라즈마를 이용하여 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  12. 제9항에 있어서, 상기 열처리공은 N2O가스 플라즈마를 이용하여 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  13. 제9항에 있어서, 상기 티타늄 나이트라이드층 형성공정 및 열처리공정은 동일튜브내에서 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
  14. 제9항에 있어서, 상기 금속층은 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002760A 1996-02-06 1996-02-06 반도체소자의베리어금속층형성방법 KR100399978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960002760A KR100399978B1 (ko) 1996-02-06 1996-02-06 반도체소자의베리어금속층형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002760A KR100399978B1 (ko) 1996-02-06 1996-02-06 반도체소자의베리어금속층형성방법

Publications (2)

Publication Number Publication Date
KR970063484A true KR970063484A (ko) 1997-09-12
KR100399978B1 KR100399978B1 (ko) 2003-12-18

Family

ID=37422307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002760A KR100399978B1 (ko) 1996-02-06 1996-02-06 반도체소자의베리어금속층형성방법

Country Status (1)

Country Link
KR (1) KR100399978B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724143B1 (ko) * 2001-01-17 2007-06-04 매그나칩 반도체 유한회사 반도체장치의 배리어층 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459332B1 (ko) * 1997-12-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의금속배선형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724143B1 (ko) * 2001-01-17 2007-06-04 매그나칩 반도체 유한회사 반도체장치의 배리어층 형성방법

Also Published As

Publication number Publication date
KR100399978B1 (ko) 2003-12-18

Similar Documents

Publication Publication Date Title
KR970063484A (ko) 반도체 소자의 베리어 금속층 형성방법
KR960042961A (ko) 반도체 소자의 확산방지층 형성방법
KR950015593A (ko) 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법
KR980005528A (ko) 반도체 소자의 금속 배선 형성방법
KR970052303A (ko) 반도체 소자의 금속 배선 형성 방법
KR970052921A (ko) 반도체 소자의 금속층 형성 방법
KR0172516B1 (ko) 금속배선 형성방법
KR970062843A (ko) 반도체 소자의 베리어 금속층 형성방법
KR970008347A (ko) 반도체 소자의 금속층 형성방법
KR980005519A (ko) 반도체 소자의 금속배선 형성방법
KR970053523A (ko) 반도체 소자의 금속배선 형성방법
KR970013219A (ko) 반도체 소자의 베리어 금속층 형성방법
KR980005532A (ko) 반도체 소자의 금속배선 형성방법
KR970072084A (ko) 반도체 소자의 금속층 형성방법
KR950007063A (ko) 반도체 소자의 금속배선 형성방법
KR980005579A (ko) 반도체 소자의 베리어 금속층 형성 방법
KR910010629A (ko) 금속 배선막 형성방법
KR960026152A (ko) 반도체 소자의 평탄화된 금속 배선 형성 방법
KR970063670A (ko) 반도체 소자의 베리어 금속층 형성 방법
KR950021102A (ko) 반도체 소자의 금속배선 형성방법
KR980005837A (ko) 반도체 소자의 비피에스지막 형성방법
KR970060363A (ko) 반도체 소자의 확산 방지막 형성 방법
KR980005559A (ko) 반도체 장치의 금속배선 형성 방법
KR960026354A (ko) 반도체 소자의 층간절연층 평탄화 및 확산방지층 형성방법
KR980005581A (ko) 반도체 소자의 베리어 금속층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee