KR20040007421A - 확산 방지막을 포함하는 구리 배선 구조 - Google Patents

확산 방지막을 포함하는 구리 배선 구조 Download PDF

Info

Publication number
KR20040007421A
KR20040007421A KR10-2003-7007582A KR20037007582A KR20040007421A KR 20040007421 A KR20040007421 A KR 20040007421A KR 20037007582 A KR20037007582 A KR 20037007582A KR 20040007421 A KR20040007421 A KR 20040007421A
Authority
KR
South Korea
Prior art keywords
layer
metal
diffusion barrier
nitride
aluminum
Prior art date
Application number
KR10-2003-7007582A
Other languages
English (en)
Other versions
KR100856023B1 (ko
Inventor
김기범
아이보 라아이즈마커스
페카 제이. 소인인엔
Original Assignee
에이에스엠 아메리카, 인코포레이티드
에이에스엠 마이크로케미스트리 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아메리카, 인코포레이티드, 에이에스엠 마이크로케미스트리 오와이 filed Critical 에이에스엠 아메리카, 인코포레이티드
Publication of KR20040007421A publication Critical patent/KR20040007421A/ko
Application granted granted Critical
Publication of KR100856023B1 publication Critical patent/KR100856023B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 구리 배선 구조의 반도체 소자의 상용화를 앞당길 수 있는 반도체 소자 제조 방법을 제공한다. 금속 배선 제조에 있어서, 알루미늄 중간 층과 결합된 TiN 박막이 트렌치(Trench)에서나 비아 벽(Via Wall)을 통해 확산 방지막으로서 사용된다. 이를 위해, 알루미늄은 상기 트렌치를 쌓는 구리가 뒤따르는 상기 TiN 박막 증착한다. 알루미늄이 TiN 층으로 확산하여 들어가 산소나 질소와 반응하여 효과적으로 TiN 결정립계를 충진함으로써, 그 후에 구리의 확산을 효과적으로 막는다.

Description

확산 방지막을 포함하는 구리 배선 구조{COPPER INTERCONNECT STRUCTURE HAVING DIFFUSION BARRIER}
반도체 집적회로의 제조 공정은 크게 실리콘 기판 상에 소자들을 형성하는 공정과 상기 소자들을 전기적으로 연결하는 공정으로 구분된다. 이중 후자를 배선 공정 또는 금속화(Metalization)라 하는데, 이 공정은 소자의 집적도가 증가함에 따라 반도체 제조 장치의 수율과 신뢰성을 향상시키는데 있어서 관건이 되고 있다.
현재 배선 재료로 널리 쓰이고 있는 금속은 알루미늄이다. 그러나, 소자의 집적도가 증가함에 따라 배선 폭은 감소하고 총 길이는 증가하게 되고, 이에 따라 RC 시정수로 표시되는 신호전달 지연시간이 길어지게 된다. 또한 배선 폭의 감소는 전기적 이동(Electromigration)이나 응력 이동(Stress Migration)에 의한 배선의 단락을 야기시칸다. 따라서, 동작 속도가 빠르고 신뢰성 있는 소자를 제조하기 위하여 알루미늄보다 낮은 저항성을 가지고 전기적 이동이나 응력 이동에 대한 강한 저항성을 가지는 구리가 배선을 형성하는데 이용되고 있다.
그렇지만, 구리는 낮은 저항성과 높은 융점을 가진 것을 제외하면, 알루미늄이 가지고 있는 다른 우수한 물성들을 가지고 있지 않다. 예를 들어, 구리는 Al2O3과 같은 치밀한 보호층을 형성할 수 없으며, 이산화규소(SiO2)에 대한 접착력이 나쁘고, 건식 식각이 어렵다. 또한, 구리는 실리콘 내에서 확산계수가 알루미늄의 확산 계수보다 대략 106배정도 크며, 실리콘 내부로 확산한 구리는 밴드 갭(Band Gap)사이에 깊은 에너지 준위(Deep Level)를 형성하는 것으로 알려져 있다. 더욱이, 구리는 SiO2내에서 확산계수도 큰 것으로 알려져 있는데, 이는 구리 배선 사이의 절연을 위한 SiO2성능을 감소시키게 된다. 결국 실리콘이나 SiO2내에서 구리가 가지는 큰 확산계수는 반도체 소자의 신뢰성을 저하시키게 된다. 따라서, 소자의 신뢰성을 확보하기 위해서는 구리가 실리콘 및 SiO2로의 빠르게 확산하는 것을 방지할 수 있는 방지막(Diffusion Barrier)이 요구된다.
기존의 알루미늄 배선공정에서 일반적으로 사용되어온 TiN 막 대신 스퍼터링 공정으로 증착한 Ta 또는 TaN의 박막이 구리에 대한 확산 방지막으로서 현재 일반적으로 사용되고 있다. 하지만 스퍼터링을 이용한 콘택(contact) 또는 트렌치(trench) 구조에 확산 방지막을 증착할 때 소자의 크기가 작아짐에 따라 단차 피복성(step coverage)이 저하된다. 이 문제는 CVD 방법과 같은 등각 공정을 통해 확산 방지막을 형성하는 것이 유리할 것이라는 것을 제안하고 있다.
그런데, 구리에 대하여 신뢰성할 수 있는 확산 방지막을 생성하기 위한 새로운 공정들을 개발하는 것은 상당히 시간이 걸릴 수 있고, 이는 구리 배선 구조를적용한 반도체 소자의 상용화를 지연시키는 요인이 될 수 있다.
본 발명은 상술한 문제점을 해결한다. 본 발명의 목적은 확산 방지막의 결정립계(grain boundary)를 상기 확산 방지막을 구성하는 금속 원소가 아닌 금속의 산화물로 충진한 확산 방지막을 적용하여 반도체 소자 형성 방법을 제공하는 것이다. 이는 구리 배선 구조의 반도체 소자의 상용화를 앞당길 수 있을 것이다.
본 발명은 반도체 장치 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 장치 제조 공정에 있어서 배선 구조 형성 방법에 관한 것이다.
본 발명의 목적과 이점은 첨부된 도면들과 함께 다음의 상세한 설명에서 더 잘 이해될 수 있다.
도 1 내지 도 6은 본 발명의 실시예에 따른 구리 배선 구조를 형성 방법을 보여주는 단면도들이다.
도 7은 본 발명 다른 실시예에 따른 구리 배선 구조의 단면도이다.
도 8은 구리 배선 구조 실험 예에 있어서 알루미늄 극박막 두께와 열처리 온도에 따른 샘플들의 면저항 측정 결과를 본 발명의 실시예에 따른 구리 배선 구조와 종래 구조와 비교하여 보여주는 그래프이다.
도 9A 내지 9D는 구리 배선 구조의 실험 예에 있어서 구리 층과 알루미늄 층 그리고 TiN 층을 에칭한 후에 드러난 실리콘 기판 상에 에치 피트(Etch Pit)를 본 발명의 실시예에 따른 구리 배선 구조를 종래 구조와 비교하여 보여주는 SEM 사진들이다.
도 10은 원자 층 증착(ALD)에 의한 Tin/Al/Tin의 성장 공정을 나타낸다.
도 11은 원자 층 증착(ALD)에 의한 Tin/Al/Ti/Tin의 성장 공정을 나타낸다.
도 12는 플라즈마를 이용하는 원자 층 증착(ALD)에 의한 티타늄(Tin)의 성장 공정을 나타낸다.
도 13은 질소 라디칼을 이용하는 플라즈마 원자 층 증착(PEALD)에 의한 티타늄(Tin)의 성장 공정을 나타낸다.
도 14는 수소 라디칼을 이용하는 원소 상태의 알루미늄(Elemental Aluminum)의 ALD 성장 공정을 나타낸다.
도 15는 수소 라디칼과 원소 상태의 티타늄(Elemental Titanium)의 ALD 성장 공정이다.
본 발명의 한 특징으로 구리 금속화를 위한 공정이 마련되어 진다. 결정립계를 포함하는 확산 방지막은 반도체 기판위에 증착되고 반응 금속 층은 확산 방지막위에 증착된다. 반응 금속의 산화물이나 질화물같은 다른 금속 화합물은 확산 방지막의 결정립계에 생성된다. 구리는 그 다음에 확산 방지막에 증착된다.
일 실시예로 상기 확산 방지막은 금속 질화물이며 티타늄, 텅스텐, 탄탈 질화물로 이루어진 그룹에서 선택된다. 더 상세하게는 상기 확산 방지막은 타탄 질화물이다. 다른 일 실시예로 상기 반응 금속은 알루미늄이다. 또 다른 일 실시예로 상기 다른 금속 화합물은 상기 반응 금속 층의 증착 후에 상기 결정립계내에서 열처리하여 형성된다.
또 다른 특징으로 본 발명은 금속 질화물 층이 반도체 기판 상에 증착되고, 반응 금속 층이 상기 금속 질화물 층위에 증착되고, 제 이 금속 질화물 층은 상기 반응 금속 층위에 증착되며, 금속 화합물은 상기 금속 질화물 층들의 상기 결정립계내에 상기 반응 금속을 형성하는 구리 금속화 공정을 제공한다. 바람직한 일 실시예로 상기 금속 질화물 층들은 티타늄 질화물이며 반응 금속은 알루미늄이다.
또 다른 특징으로, 본 발명은 반응 금속 층으로 덮힌 금속 질화물 층을 포함하는 구리 배선을 위한 확산 방지막을 제공한다. 상기 금속 질화물층의 상기 결정립계(grain boundary)는 다른 금속 화합물로 충진된다.
일 실시예로 상기 금속 질화물 층은 티타늄 질화물이고, 상기 반응 금속은 알루미늄이며, 상기 결정립계는 알루미늄 산화물로 충진된다. 다른 실시예에서 상기 반응 금속은 실리콘이고 상기 금속 질화물의 상기 결정립계는 실리콘 산화물로 충진된다. 그러나 또 다른 실시예로 확산 방지막은 반응 금속 층위에 제 이 금속 질화물을 추가적으로 포함한다.
본 발명은 이런 공정들로 형성된 확산 방지막 뿐만 아니라 구리 금속화에 있어서의 확산 방지막 형성 공정을 알린다. 그러나 당업자들은 본 공정과 구조가 다른 부분에서 응용가능하길 바랄 것이다.
본 발명은 첨부 도면을 참조하여 실시예들과 함께 설명하기로 한다.
확산 방지막이란 확산에 의해 서로 혼합되는 것을 방지하기 위하여 두 물질사이에 삽입되는 물질을 말한다. 반도체 소자 제조 공정에 있어서, 상기 확산 방지막은 기판과 배선 재료사이의 확산을 방지하기 위해 사용될 뿐만 아니라, 배선 재료가 부도체막(Dielectric Film) 내부로 확산하는 것을 방지하기 위해서도 사용된다.
확산 방지막은 크게 수동 방지막(Passive Barrier), 비 방지막(Non-barrier), 단결정 방지막(Single Crystal Barrier), 희생 방지막(Sacrificial Barrier) 및 충진 방지막(Stuffed Barrier)으로 구분된다. 상기 확산 방지막이 상기 배선 재료 및 기판과의 사이에서 열역학적으로 안정하다면 수동 방지막 또는 비 방지막이 된다. 상기 수동 방지막과 비방지막의 차이는 상기 확산 방지막의 결정립계(Grain Boundary)를 통하는 확산에 따른다. 즉, 상기 확산 방지막이 상기 결정립계를 통해 확산하기 어려운 경우에는 수동 방지막이 된다. 반대로 물질이 상기 결정립계를 통한 확산이 쉬우면 전혀 확산 방지막의 역할을 하지 못하는 비 방지막이 된다.
열역학적으로 불안정하여 상기 배선 재료 및 상기 기판과 반응을 한다면 확산 방지막은 희생 방지막이 된다. 따라서, 상기 희생 방지막은 확산 방지막 자신이 배선 물질 또는 기판 물질과 반응함으로써 상기 물질의 확산을 방지하게 된다. 반응에 의해 상기 희생 방지막은 소모되어, 희생 방지막이 완전히 소모되면 확산 방지막으로서의 기능을 상실하게 된다. 확산 방지막이 이러한 소정의 기능을 다하지 못할 때 '확산 방지막 파괴(diffusion barrier failure)'라고 한다. 따라서, 일정 시간이 지난 후에 희생 확산 방지막 파괴는 일어나지만 희생 방지막 파괴가 일어날 때까지 희생 방지막은 그 기능을 수행한다.
구리 배선내의 확산 방지막의 파괴는 다음과 같은 세가지 원인 중의 하나로 인해 야기된다.
1) 예를 들어 전위(dislocation)나 기공(vacancy)들 같은 상기 확산 방지막의 결함을 통한 구리나 기판 원자들의 확산.
2) 다결정질의 확산 방지막의 결정립계를 따른 구리나 기판 원자들의 확산.
3) 상기 확산 방지막이 상기 구리나 기판물질과 화학적 반응.
열역학적으로 안정한 확산 방지막의 파괴는 주로 상기 2)번의 다결정질의 확산 방지막의 결정립계를 통한 구리나 기판 원자들의 확산에 의해 발생한다. 이는 결정립계를 통한 상기 구리나 기판 원자들의 상기 확산이 상기 결정립(grain)을 통한 확산보다 훨씬 쉽게 일어나기 때문이다. 따라서 상기 결정립계를 통한 상기 확산을 방지하는 것은 매우 중요하다.
상기 결정립계를 통한 확산을 방지하는 방법에는 여러 가지가 있다. 첫 번째로는 결정립를 포함하지 않는 단결정이나 비정질 결정을 이용하는 확산 방지막을 형성하여 결정립계 확산을 피 하는 것이다. 두 번째로는 이미 존재하는 결정립계를 차단하는 방안이다. 다결정질 박막에서 상기 결정립계를 차단하는 것을 "충진(Stuffing)"이라 하며, 이러한 방지막을 "충진 방지막"이라 한다.
연구된 상기 확산 방지막의 충진 방법은 질소 충진과 산소 충진으로 이용한다. 질화물이나 산화물의 침전물은 상기 확산 방지막에 존재하는 금속 원소들과 질소나 산소의 반응으로 상기 확산 방지막의 상기 결정립계에서 형성되어진다. 이런 침전물들은 상기 확산 방지막의 상기 결정립계를 충진한다. 일반적으로 알루미늄 금속화에 사용하는 TiN 확산 방지막의 경우, PVD 또는 CVD 방법에 의하여 증착된 TiN 박막을 질소분위기 또는 산소분위기에서 열처리를 하여 상기 결정립계에 여분의 산소를 충진시키는 것이 상기 방지막의 특성을 향상시키는 한 방법이다. 예를들어, 상기 TiN의 상기 결정립계를 확산해 들어간 산소는 티타늄 산화물을 형성시키기 위해 반응하고 이는 결정립계를 충진시키기 위한 것으로 알려져 있다.
질소나 산소에 의한 충진 효과는 알루미늄에 대해서는 효율적으로 작용하지만, 구리에 대해서는 그다지 큰 효과가 없는 것으로 알려져 있다. 특히, 상기 열처리에 의해 TiN 박막 내에 함유된 산소는 상기 TiN 결정립계의 상기 시판을 산화하기 위해 상기 TiN 결정립계를 따라 확산한다. 상기 티타늄 산화물내의 이러한 산소는 상기 결정립계를 따라 확산해 들어오는 알루미늄과 쉽게 반응하여 Al2O3을 형성한다. 반면, 구리의 경우, 구리 산화물의 상기 형성 엔탈피(enthalpy)가 Ti 산화물의 형성 엔탈피(enthalpy)보다 작다. 따라서 구리 원자는 상기 결정립계를 따라 확산되고 상기 티타늄 산화물에서 산소를 가지지 않고 구리 산화물을 형성하지 않는다. 다음의 표 1은 티타늄, 알루미늄 및 구리 산화물의 형성 엔탈피를 보여준다.
[표 1]
결합 형태 상 298K에서의 형성 엔탈피(kJ/mol)
Ti-O TiO -519.7
Ti2O3 -1521.6
Ti3O5 -2457.2
TiO2 -944.0
Al-O Al2O3 -1675.7
Cu-O CuO -168.6
Cu2O -157.3
이와 같이, 열처리에 의하여 산소가 주입된 TiN 박막은 알루미늄에 대해서는 우수한 충진 방지막의 역할을 하지만, 구리에 대해서는 별다른 역할을 하지 못한다. 또한, 구리의 경우에는 질소와도 거의 반응하지 않기 때문에 불순물을 함유시켜 상기확산 방지막의 성능을 향상시키는 것은 어렵다.
상기한 바와 같이, 구리 산화물을 형성하는 상기 엔탈피가 Ti 산화물을 형성하는 엔탈피보다 작기 때문에, 구리는 상기 TiN 결정립계에서 산화물을 형성하지 못한다. 다음의 표 2는 다양한 금속들의 산화물 형성 엔탈피의 경향을 나타낸다.
[표 2]
Ca V Nb Mo Hf Ta W
산화물 형성 엔탈피(Enthalpy)[kJ/mol] CaO:-635 V2O5:-1550 Nb2O5:-1550 MoO3:-745 HfO2:-1144 Ta2O5:-2045 WO3:-842
Al Mg Ti Zr Cr Zn Be
산화물 형성 엔탈피(Enthalpy)[kJ/mol] Al2O3:-1656 MgO:-601 TiO2:-944 ZrO2:-1097 Cr2O3:-1139 ZnO:-350 BeO:-608
상기 표 2에 나타난 바와 같이 Ti 산화물 형성 엔탈피보다 산소 산화물 형성 엔탈피를 더 많이 가지는Al, Zr, Cr, V, Nb, Hf, Ta 등의 금속들은 상기 TiN 결정립계를 따라 확산되는 것처럼 Ti에 들어간 산소 원자들과 반응하여 산화물을 형성할 수 있다. 결과적으로 이런 금속들은 상기 결정립계를 충진시키기 위해 이용할 수 있다.
TiN 박막에 함유되어 있는 산소가 상기 결정립계를 충진하는 산화물을 형성하기 위해 상기 알루미늄과 결합할 수 있기 때문에 TiN 박막은 알루미늄 배선의 효과적인 확산 방지막의 역할을 할 수 있다. 따라서, 산화물 형성 엔탈피가 상기 확산 방지막의 금속 원소 산화물 형성 엔탈피보다 낮은 금속은 상기 금속의 산화물과 함께 상기 확산 방지막의 상기 결정립계를 충진하는데 이용될 수있고, 그러므로서 구리 배선에 효과적인 확산 방지막을 형성할 수 있다. 따라서, 본 발명의 한 실시예로 산소와 같이 화합 물질은 상기 결정립계를 충진하기에 효과적인 양만큼 확산방지막으로 주입된다. 일 배열로, 상기 산소는 상기 충진 단계전에 상기 확산 방지막에 더 잘 주입된다. 열처리는 상기 결정립계를 통해 상기 물질을 움직여 위 상기 결정립계에서 산소를 형성하기 위해 더 잘 수행된다.
본 발명의 다른 특징으로 산화물을 형성하려는 강한 경항성을 지니는 반응 금속 요소는 상기 금속 요소나 이온을 가지는 용액을 포함하는 가스를 이용함으로써 상기 확산 방지막에 박막의 형태로 증착되거나 형성된다. 상기 확산 방지막은 그러므로 상기 금속 워소를 적은 양 포함한다. 상기 금속 원소가 증착되는 경우, 상기 금속 박막은 최소한의 두께로 형성되어 상기 금속 원소의 상기 구리 층으로의 확산을 방지하는 반면 상기 구리 층의 상기 저항성에는 영향을 미치지 않는다.
도 1 내지 도 6은 본 발명에 따른 반도체 소자 형성 방법의 한 실시예를 보여준다. 도 1에는 기판(10)과 상기 기판상에 형성되는 부도체막(20)을 포함하는 반도체 소자의 일부가 도시되어 있다. 상기 반도체 기판(10)에는 다수의 소자들, 예컨대 금속산화막반도체(MOS) 트랜지스터나 이중접합 트랜지스터와 저항 등이 형성되어 있다. 이러한 소자들은 상기 도시된 단계 이전에 실행된 제조 공정에서 이미 형성되어 있다. 상기 반도체 소자는 다층 배선 구조를 적용할 수 있다. 이러한 경우 상기 기판(10)은 반도체 소자들과 상기 소자들을 전기적으로 연결하는 금속 층을 포함할 수 있다. 부도체막(20)은 예컨대 SiO2,Si3N4,도핑된 유리막이 될 수도 있다. 이는 구성성분에 따라 CVD이나 플라즈마 화학 기상 증착법(Plasma Enhanced CVD) 등에 의해 형성되는 것이 바람직하다. 바람직한 실시예로, 상기 부도체막(20)은 SiO2로 CVD에 의하여 증착된다.
다음에는, 도 2에 도시된 바와 같이 비아(Via) 혹은 트렌치(22)가 부도체막에 형성된다. 상기 비아 혹은 트렌치(22)는 비아 혹은 트렌치(22) 경계를 정의하는 반응 이온 에칭과 마스크를 이용하여 형성된다. 상기 기판 또는 저층의 금속 상에 형성되는 소자와 접촉되는 금속배선이 통하는 접촉공의 경우 상기 비아는 부도체막(20)을 관통하여 상기 기판(10)에 이른다. 접촉공 이외의 다른 필드 영역에서는 그러나 상기 기판(10)에 이르지 않고 대신 금속배선이 형성되는 트렌치(22)를 형성한다. 도 1 내지 도 6은 상기 필드 영역에 형성된 상기 트렌치(22)를 보여준다. 당업자들은 이를 장식 금속화 단계로서 인식할 것이다.
도 3에 도시된 바와 같이, TiN 박막(32) 는 상기 트렌치(22)를 그 안에 가지는 상기 부도체막에(20)에 CVD에 의해 증착된다. 상기 TiN 박막(32)은 100 옹스트롬 정도의 두께로 형성되는 것이 바람직하다. 이어서 상기 TiN 박막(32)의 상기 결정립계에 산소나 질소같은 화합물을 주입하는 공정이 실행된다. 바람직하게는, 산소는 상기 결정립계에 주입된다. 이는 상기 TiN 박막(32)을 공기 중에 노출하거나, 퍼니스(furnace)에서 상기 TiN 막을 열처리를 하거나, 상기 TiN 박막을 산소 플라즈마에서 활성 산소와 처리를 행함으로써 이루어 진다.
도 4에 도시된 바와 같이, 중간 금속 층으로서 알루미늄 박막(34)이 Tin 막(32)에 CVD등에 의해 증착된다. 바람직한 실시예로, 상기 알루미늄 박막(34)은 0.1-2nm의 두께로 증착된다. 상기 TiN 박막(32)과 알루미늄 박막(34)의 복합층(30)은 열처리 공정 후에 새로운 확산 방지막의 역할을 하게 된다.
도 5에 있어서는, 트렌치(22)를 메우기 위해 상기 복합층(30)에 구리 층(40)이 증착된다. 상기 구리 층(40)은 PVD나 전기도금(Electroplating), 또는 금속유기화학기상증착법(MOCVD)에 의해 이루어지는 것이 바람직하다. 상기 구리 층 증착이 완료된 후에는 도 6에 도시된 바와 같이 상기 반도체 소자의 표면이 평탄화된다. 바람직한 실시예로, 상기 평탄화 공정은 상기 TiN 박막(32)과 알루미늄 박막(34)과 구리 층(40)이 화학적-기계적 연마(CMP)에 의해 비선택적으로 제거되는 방법으로 실행된다. 한편, 본 발명의 다른 실시예로 상기 평탄면은 비선택적 플라즈마 에칭 공정에 의해 만들어질 수도 있다. 상기 평탄화가 완료되면, 구리 배선 패턴(50)이 노출되며, TiN 박막(32)과 알루미늄 극박막(34)으로 구성된 확산 방지막(30)은 부도체막(20)과 구리 배선 패턴(50) 사이에 삽입된다. 위와 같은 공정에 있어서, 상기 알루미늄막이 증착된 후에 적어도 한번의 열처리가 행해지게 된다.
도 8 및 도 9는 본 발명의 일 실시예에 따라 구현되는 구리 배선 구조의 실험예들을 보여준다. 도시된 실험예에 있어서는, 8인치 실리콘 웨이퍼 상에 TDMAT 단일 선구체를 이용하여 열분해 증착법으로 TiN 박막을 200 옹스트롬 정도의 두께로 증착하였다. 상기 웨이퍼를 1 inch2의 크기의 샘플로 절단한 다음, 그 위에 직류 마그네트론 스퍼터링을 이용하여 알루미늄과 구리를 연이어서 증착한다. 열처리는 5x106토르(Torr) 이하의 압력에서 1 시간동안 500-700 ℃ 사이의 온도 구간에서 50 ℃ 간격으로 차등화하여 실행하였다. 열처리 된 각 샘플들의 면저항을 4포인트 프로브(Four-point Probe)를 사용하여 측정하였다. 도 8은 상기 알루미늄 박막 다양한 두께와 다른 열처리 온도에 따른 샘플의 면저항 측정 결과를 보여준다. 도 8에 도시된 바와 같이, 알루미늄을 10 nm 이상 증착한 상기 샘플은 구리만 증착한 샘플 A에 비해 구리의 확산을 효과적으로 막아주게 된다.
상기 확산 방지막의 파괴 온도를 측정하기 위하여 상기 구리 층, 알루미늄막, TiN 막을 화학 용액을 사용하여 제거한 후 실리콘 표면을 세코(Secco) 에칭하였다. 도 9A 내지 9D는 상기 에칭 후에 드러난 상기 실리콘 표면의 에치 피트(Etch Pit)의 주사 전자 현미경(SEM) 사진들이다. 도 9A 내지 9D는 도 8의 네 가지 종류의 샘플들(A, B, C, D)에 각각 대응하는 것으로서, 모두 650 ℃?에서 열처리된 것들이다. 도 9A 내지 9D에 도시된 바와 같이, 상기 알루미늄막의 두께가 두꺼워짐에 따라 상기 에치 피트의 상기 크기와 밀도가 급격히 작아지는 것을 알 수 있다.
상기 파괴 온도 측정 결과, 상기 알루미늄막 없이 상기 구리만 증착한 샘플은 진공 분위기에서 500 ℃에서 1 시간동안 열처리한 후에 확산 방지막의 파괴가 일어났다. 10 nm 이상의 알루미늄막 샘플에서는 동일한 분위기에서 700 ℃에서 1 시간동안 열처리한 후조차도 확산 방지막 파괴가 일어나지 않았다. 이와 같은 결과는 증착된 상기 CVD-TiN 박막은 미세 구조가 치밀하지 않아 20 at% 이상의 산소를 포함하고 있고 상기 TiN 막과 접촉하고 결정립계에 알루미늄 산화물을 형성하기 위한 열처리 과정 중에 상기 TiN 결정립계로 확산되어 들어오는 알루미늄과 만나 구리의 확산을 방지한다.
한 특정한 실시예를 상기에 나타내고 설명하였지만, 당업자에게는 여러 가지로 변형될 것이 자명하다. 예컨대, 상기 실시예에서 상기 중간 금속 층으로서 상기 알루미늄 박막을 상기 단일층의 TiN 확산 방지막(32)상에 형성되었지만, 상기 TiN 확산 방지막은 다층 구조에 형성될 수도 있다. 다층의 TiN 확산 방지막의 경우, 상기 알루미늄 막은 상기 다층의 확산 방지막 층 사이에 형성된다. 도 7은 상기 TiN 확산 방지막을 두 개의 층으로 형성하는 경우를 나타낸다. 도 7을 참조하면 부도체막(20)상에 제 1 TiN 박막(32-1)을 바람직하게는 CVD에 의해 증착한 후, 이어서 상기 제 1 TiN 박막(32-1)의 상기 결정립계에 산소를 충전하기 위한 공정을 수행한다. 그리고, 상기 제 1 TiN 박막(32-1)상에 알루미늄을 증착한다. 이미 언급한 바와 같이, 상기 중간 알루미늄 금속 층은 상기 제 1 TiN 박막(32-1) 상에 박막의 형태로 증착는 것이 바람직하고 또는, 흡착층이 알루미늄을 함유한 가스 또는 알루미늄 이온을 함유한 용액을 이용하여 상기 TiN 막에 형성된다.
이어서, 상기 중간 금속 층 상에 제 2 TiN 박막(32-2)을 CVD에 의해 증착하므로써 다층의 TiN 확산 방지막을 형성한다. 상기 제 2 TiN 막상에 이미 언급한 공정으로 상기 구리 층(40)을 증착한다. 제 2 TiN 박막(32-2)이 증착된 후에 적층된 구조물에 대해 적어도 한 번의 열처리가 행해지게 된다. 도 7에 설명된 상기 구조에 의하면, 상기 열처리 과정 중에 알루미늄이 상기 제 1 및 제 2 TiN 박막(32-1, 32-2)으로 확산하고 상기 제 1및 제 2 TiN 박막(32-1, 32-2)의 결정립계에 각각의 박막에 존재하는 산소와 결합하여 알루미늄 산화물을 에 형성하므로써 구리의 확산을 효과적으로 차단할 수 있게 된다. 그리고, 구리의 확산을 보다 효과적으로 차단하기 위해 중간 금속 층이 상기 제 2 TiN 박막(32-2)상에 형성된다.
본 발명의 바람직한 실시예로, 상기 중간 금속 층으로 알루미늄이 사용되었지만, 상기 표 2에 나타난 바와 같이 Ti보다 산화물 형성 경향성이 큰 Zr, Cr, V, Nb, Hf, Ta 등이 상기 중간 금속 층을 형성하는 물질로 사용될 수 있다. 즉, 상기 중간 금속 층은 상기 확산 방지막을 이루는 금속 원소보다 산화물을 더 쉽게 형성하는 금속 원소로 형성된다.
아울러, 상기 중간 금속 층은 화학 기상 증착법(CVD)대신에 물리 기상 증착법(PVD)나 전해 도금(Electrode Plating), 무전해 도금(Electrodeless Plating), 습식 화학적 혼합(Wet Chemical Contamination), 원자 층 증착(Atomic Layer Deposition: ALD) 등과 같은 여타의 공정에 의해 형성될 수도 있다.
이상의 실시예에서는 확산 방지막이 TiN으로 형성되었지만, TaN, WN 등이 상기 확산 방지막으로 사용될 수 있고 CVD로 증착될 수 있다. 또한, 상기 설명된 실시예는 상기 부도체막 상에서 위치한 구리 배선 구조 형성 방법에 관한 것이다. 그러나, 실제 반도체 소자 제조 공정에서는 상기 금속선이 상기 기판 상에 형성된 소자 또는 하층의 금속선과 접촉되도록 하기 위한 접촉공이 형성될 수 있다. 이러한 접촉공을 가진 상기 구조에 있어서는, 접촉공 저면에 위치한 상기 기판 또는 하층의 금속선 상에 상기 확산 방지막이 증착되고, 상기 확산 방지막 상에 중간 금속 층이 형성되며, 상기 구리층은 상기 중간 금속 층 상에 증착된다. 한편, 본 발명의 다른 실시예에 있어서는, 상기 접촉공에 있어서는 상기 구리막이 증착되지 않고 중간 금속 층만을 이용하여 오믹 접촉이 형성되고, 상기 필드 영역에 있어서만 상기 구리 배선 구조가 적용될 수 있다.
설명한 바와 같이, 새로운 확산 방지막은 예를 들어 TiN 막같은 종래의 알루미늄 배선 구조로 이용된 확산 방지막 층을 포함하는 층을 중간 금속 초박막과 결합하고 아르미늄(Al), 지르코늄(Zr), 크롬(Cr), 바다늄(V), 니오브(Nb), 하프늄(Hf), 탄탈(Ta)로 구성된 그룹에서 선택된 금속으로 구성된다. 쉬운 방법으로 상기 구리 배선을 위한 상기 확산 방지막을 형성하여 구리의 상기 배선 물질로의 상용화는 더 빨라질 수 있다.
또 다른 실시예에서, 결정립계를 포함하는 확산 방지막은 반도체 기판 상에 증착된다. 바람직하게는 상기 확산 방지막은 티타늄, 텅스텐, 탄탈 질화물 같은 금속 질화물을 포함한다. 더 바람직하게는 상기 확산 방지막은 티타늄 질화물이다. 반응 금속의 박막은 상기 확산 방지막 층상에 증착된다. 상기 반응 금속은 상기 금속 질화물 층의 결정립계에서 확장되고 상기 결정립계를 충진하는 다른 금속 화합물형성하기 위해 특히 질소나 산소같은 화합물질과 반응한다. 바람직하게는 상기 반응 금속은 열처리 공정 동안 금속 산화물을 형성하기 위해 산소와 반응한다. 상기 산소는 상기 반응 금속 층의 증착전에 상기 금속 질화물 층에 주입될 수 있다. 다르게는 상기 산소는 열처리동안 공급될 수도 있다.
다른 실시예로 결정립계를 포함하는 확산 방지막은 반도체 기판상에 증착된다. 바람직하게는 상기 확산 방지막은 티타늄, 텅스텐, 탄탈 질화륨 같은 금속 질화물을 포함한다. 더 바람직하게는 상기 확산 방지막은 티타늄 질화물이다. 반응 금속의 박막은 상기 확산 방지막 층 상에 증착된다. 그리고 금속 잘화물의 제 2층은 적층 구조를 형서하기 위해 상기 반응 금속 층의 상부에 증착된다.
도 10은 Tin/Al/Tin 구조의 증착 공정을 나타낸다. 5nm의 Tin 층은 반도체 기판상에서 ALD에 의해 성장한다(170). 다음으로, 2nm의 알루미늄 층은 상기 TiN 층상에서 ALD에 의해 성장한다(172). 마지막으로 5nm의 TiN 층은 상기 알루미늄 층상에서 ALD에 의해 성장한다(174).
그러나 또 다른 실시예로 추가의 금속 층이 증착된다. 따라서, 결정립계를 포함하는 확산 방지막은 반도체 기판상에 증착된다. 상기 확산 방지막은 바람직하게는 TiN같은 금속 질화물이다. 알루미늄 층과 같은 제 1 반응 금속 층은 그 위에(상기 반도체 기판상에) 증착된다. 다음 제 2 금속 층은 상기 제 1 반응 금속 층상에 증착된다. 그런 후 금속 질화물 층과 같은 제 2 확산 방지막은 상기 제 2 금속 층상에 증착된다. 한 실시예에 따르면 상기 제 2 금속 층은 티타늄 금속 층으로서 제 1 반응 그속의 기판을 덮으며 상기 제 2 금속 층의 상기 질소 소스 화학물질(Source Chemical)에 대해 막아주며, 상기 질소 소스 화학물질(Source Chemical)은 금속 질화물 층과 같은 제 2 확산 방지막의 성장을 위해 사용된다. 본 실시예에 따른 구조 생성 공정은 도 11에 나타난다.
도 11에서 보여지는 것처럼 5-nm의 TiN 층은 예를 들어 기판상의 ALD에 의해 성장한다(190). 다음, 2-nm의 알루미늄 층은 예를 들어 상기 TiN 기판상의 ALD에 의해 성장한다(192). 그리고, 1-nm의 Ti 층은 예를 들어 상기 알루미늄 기판상의 ALD에 의해 성장한다(194). 상기 Ti 층은 상기 제 2 금속 질화물 층의 성장을 위해 사용된 상기 질소 소스 화학물질(Source Chemical)에 대해 상기 알루미윰 층을 막아준다. 마지막으로 4-nm의 TiN 층은 예를 들어 상기 티타늄 기판상의 ALD에 의해성장한다(196). ALD는 종종 높게 반응하는 소스 화학물질(Source Chemical)을 이용하기 때문에 상기 TiN 층의 성장 (196) 초기에는 상기 질소 소스 화학물질(Source Chemical)은 티타늄 금속(194 단계에서 증착된)과 반응하고 상기 티타늄 금속은 티타늄 질화물로 변화된다. 이 경우에 상기 결과의 박막 구조는 TiN/Al/Ti/TiN 대신 TiN/Al/TiN이 될 수도 있다.
앞에서 설명한 각 실시예에서, 결정립계를 포함하는 상기 확산 방지막은 상기 결정립계에서 상기 반응 금속을 화합하기 위해 상기 반응 금속 층의 증착 전에 산소와 잘소로 처리될 수 있다. 이런 처리는 예를 들어 상기 분위기내의 산소 노출, 산소 열처리 공정, 혹은 산소 플라즈마로 처리하는 것을 포함할 수 있다. 결과로, 산소나 질소는 상기 확산 방지막의 상기 결정립계로 주입된다. 상기 화합 물질은 프리 산소나 질소와 같은 비반응 형태로 제시될 수 있으며 또는 TiO2같은 물질을 형성하는 상기 결정립계에서 상기 확산 방지막의 상기 금속과 먼저 반응되었을 수 있다. 상기 반응 금속 층의 증착 후의 어떤 지점에서도, 열처리 단계는 실행되어 상기 반응 금속이 상기 결정립계를 충진하는 산화물이나 질화물을 형성하기 위해 상기 금속 질화물의 상기 결정립계에 존재하는 산소나 질소와 반응한다. 이런 금속 산화물이나 질화물은 상기 금속 질화물내의 상기 금속과 다른 상기 반응 금속을 주입한다.
다르게는 열처리 공정은 상기 반응 금속 층의 증착 후에 산소가 있는 상태에서 실행된다. 상기 적층 실시예의 경우 상기 산소 열처리는 상기 제 1 반응 층의증착 후에 즉각 실행될 수도 있고, 혹은 뒤따르는 반응 금속이나 추가의 금속 질화물 층의 증착 휴에 실행될 수도 있다. 상기 반응 금속 층은 상기 확산 방지막의 상기 결정립계를 충진하는 금속 산화물을 형성하기 위한 산소 열처리동안 산소와 반응한다.
여기서 사용된 "반응 금속"이나 "원소 금속"은 넓게는 산화물을 형성하는 산소와 질화물을 형성하는 질소와 반응할 수 있고, 특히 금속 질화물 층 같은 확산 방지 층의 상기 결정립계를 충진할 수 있는 어떤 원소로도 참조될 수 있다. 반응 금속들은 알루미늄, 실리콘, 티타늄, 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)등의 주기율표의 제 IVB, IB, VIB 족의 금속들, 게르마늄, 마그네슘, 이트륨, 란탄과 란탄족을 포함하는 주기표의 제 3족의 금속들(예를 들어, Sc, Ce, pr, Nd, Sm, Eu, Gd, Ho, Er, Tm, Yb, Lu)을 포함하나, 여기에 한정되지는 않는다.
예를 들어 TiN 층들 같은 금속 질화물 층들은 종래에 알려진 PVD, CVD, ALD, PEALD 등의 한 방법에 의해 형성된다. 바람직하게는 장식 트렌치나 접촉 via는 등각 층들을 형성하는 ALD에 의해 금속 질화물과 정렬된다.
한 실시예에서 TiN 층은 바람직하게는 원자 층증착(ALD)에 의해 형성되고 더 바람직하게는 프라즈마 원자증착(PEALD)에 의해 형성된다. 도 12는 TiN 층 증착을 위한 대표적인 PEALD 공정을 나타내는 플로우 차트이다. 티타늄 소스 화학물질(Source Chemical)은 상기 반응 챔버로 맥동 공급된다.(100) 티타늄 소스 화학물질(Source Chemical) 분자는 스스로 제한하며 상기 기판상에서 단층을 형성하기 위해 흡수된다. 잔여 티타늄 소스 화학물질(Source Chemical) 분자나 가능 반응 보조 생성물은 내보내 진다(102). 수소 라디칼은 형성되어 맥동 공급 시간을 위해 상기 기판면과 접촉한다.(104) 상기 흡수된 티타늄 소스 화학물질(Source Chemical) 분자는 상기 수소 라디칼에 의해 원소 상태의 티타늄 금속 원자로 감소된다. 잔여 수소 라디칼과 반응 부생성물은 내보내 진다.(106) 수소 소스 화학물질(Source Chemical)은 상기 반응 챔버로 맥동 공급된다.(108) 초과 수소 소스 화학물질(Source Chemical) 분자는 제거되고 (110) 상기 주기는 TiN 층이 필요한 두께로 성장할 때까지 반복된다.(112) 상기 TiN 층의 전형 두게는 5nm 내지 10nm이다.
도 13은 PEALD에 의해 TiN 층을 증착 하는 다른 가능한 공정을 나타낸다. 티타늄 소스 화학물질(Source Chemical)은 상기 반응 챔버로 맥동 공급된다.(100) 티타늄 소스 화학물질(Source Chemical) 분자는 스스로 제한하며 상기 기판상에서 단층을 형성하기 위해 흡수된다. 잔여 티타늄 소스 화학물질(Source Chemical) 분자나 가능 반응 보조 생성물은 내보내 진다.(102) 질소 라디칼은 형성되어 펄스 시간을 위해 상기 기판면과 접촉한다.(120) 몇몇의 대표적인 질소 소스 화학물질(Source Chemical)은 금속 질화물을 형성하는데 사용되고 N, NH, NH2뿐만 아니라 여기된 N2의 라디칼을 포함한다. 상기 흡수된 티타늄 소스 화학물질(Source Chemical) 분자는 질소 라디칼과 반응하고 기판상에 티타늄 질화물을 형성한다. 초과 수소 라디칼과 반응 부생성물은 내보내 진다.(122) 상기 주기는 TiN 층이 필요한 두께로 성장할 때까지 반복된다.(124) 상기 TiN 층의 전형 두께는 5nm 내지 10nm이다.
상기 반응 금속 층은 예컨대 PVD, CVD, ALD, PEALD 등의 종래에 잘 알려진 공정과 같은 방법으로 증착될 수도 있다. 일 실시예로 상기 반응 금속 층의 ALD내에서 사용하는 소스 화학물질(Source Chemical)은 예를 들어 알라닌, 알킬 알루미늄, 시란, 게르만(germane), 테트락키스(에틸메틸아미도) (tetrakis(ethylmethylamido)) 티타늄 같은 알킬아미도(alkylamido) 티타늄 화합물, 사이크로펜타디닐(cyclopentadienyl) 금속 화합물을 포함한다.
매우 반응적인 예컨대 알루미늄 같은 금속 박막의 경우, ALD 공정은 맥동 공급된 플라즈마와 비활성 퍼징 운반 가스를 이용하는 것이 바람직하다. 비활성 가스는 바람직하게는 Ar, He, H2와 상기 물질들의 혼합체로 구성된 그룹에서 선택하는 것이 바람직하다.
예컨대, 한 실시예로 원소 상태의 알루미늄 층은 도 14에서 나타난 바와 같이 PEALD에 의해 증착된다. 알루미늄 소스 화학물질(Source Chemical)은 상기 반응 챔버로 맥동 공급된다. (130) 알루미늄 증착을 위한 대표적인 ALD 소스 화학물질(Source Chemical)은 알라닌과 알킬 알루미늄 (예, 트리메틸(trimethyl) 알루미늄)을포함한다. 바람직한 알루미늄 소스 화학물질(Source Chemical)은 디메틸라민(dimethylethlamine(DNEAA))이고 알루미늄-카본 결합의 부족으로 인해 상기 알루미늄 층의 카본 오염을 잘 이끌지 않는다. DMEAA가 사용되면 상기 온도는 보통약 120도 이하의 상기 온도 분해 한계와 응축 한계 이상으로 유지하는 것이 바람직하고, 약 100도 이하인 상기 온도 분해 한계로 유지하는 것은 더 바람직하다. 알루미늄 소스 화학물질(Source Chemical) 분자는 상기 기판면에 흡수된다. 초과 알루미늄 thm chemical 원소와 가능 반응 부생성물은 내보내 진다.(132) 상기 흡수된 알루미늄 소스 화학물질(Source Chemical) 분자는 수소 라디칼과 반응하고 상기 기판면 상에 원소 상태의 알루미늄 원자를 형성한다. 초과 수소 라디칼과 반응 부생성물은 내보내 지고(132) 상기 주기는 원소 상태의 알루미늄 층이 필요한 두께로 성장할 때까지 반복된다.(138) 알루미늄 금속 층의 전형 두께는 2nm이다.
또 다른 실시예로 기초 알루미늄 층은 CVD에 의해 증착된다. CVD에 의해 알루미늄 층의 증착은 예컨대, 여기서 참조된 Kim 등의 "미세구조와 화학 증기 증착법의 알루미늄 박막의 디메틸라민 아란(dimethlylamine alane)과의 증착율"Appl. Phys. Lett. 68(25):3567-3569(1996)과 Li 등의 "금속 유기 화학 증착으로 디메틸라민 알란(dimethlylamine alane)에서 스퍼트된 티타늄 질화물/실리콘 기판상에 증착된 알루미늄 막의 구조적 특징"Appl. Phys. Lett. 67(23): 3426-3428(1995)에서 설명된다. 두 곤정 모두에서 바람직한 알루미늄 소스 화학물질(Source Chemical)은 DMEAA다.
도 15에 나타난 것처럼 원소 상태의 티타늄 층도 ALD에 의해 증착된다. 티타늄 소스 화학물질(Source Chemical)은 상기 반응 챔버로 맥동 공급된다. (150) 티타늄 소스 화학물질(Source Chemical) 분자 스스로 제한하며 상기 기판상에서 단층을 형성하기 위해 흡수된다. 초과 티타늄 소스 화학물질(Source Chemical) 분자나반응 가능성이 있는 보조 생성물은 내보내 진다.(152) 질소 라디칼이 형성되어 펄스 시간을 위해 상기 기판면과 접촉한다.(154) 상기 흡수된 티타늄 소스 화학물질(Source Chemical) 분자는 수소 라디칼과 반응하고 기판상에 원소 상태의 티타늄 원자를 형성한다. 초과 수소 라디칼과 반응 부생성물은 내보내 진다. (156) 상기 주기는 기초 티타늄 층이 필요한 두께로 성장할 때까지 반복된다. (158)상기 티타늄 금속 층의 전형 두께는 0.5nm 내지 2nm이다.
그러나 다른 실시예로 충진된 확산 방지막은 제 1 TiN 층은 ALD에 의해 증착되고, 알루미늄 층은 ALD나 CVD에 의해 상기 제 1 TiN 층상에 증착되고, 제 2 TiN 층은 ALD에 의해 상기 알루미늄 층에 증착되어 형성된다. 상기 구조는 산소가 있을 때 상기 알루미늄 층을 증착하거나 상기 제 2 TiN 층을 증착한 후에 열처리된다. 상기 알루미늄운 하나나 TiN 두 층의 상기 질화물 결정립계를 충진하는 Al2O3를 형성하기 위해 열처리하는 동안 산소와 반응한다.
다른 실시예로 충진된 확산 방짐막은 TiN 층을 증착하고, 증착된 TiN 층 상에 실리콘을 증착하고, 그 증착된 위에 선택적으로 추가의 TiN 층을 증착하고, 열처리하여 형성되어 상기 실리콘은 상기 TiN 층의 상기 결정립계를 충진하는 실리콘 산화물을 형성하기 위해 산소와 반응한다.
상기의 발명이 특정 실시예에 의해 설명되었지만 다른 실시예들도 종래에 기술된 관점에서 보면 당업자에게 명백할 것이다. 따라서 본 발명은 상기 실시예들의 열거에 의해 한정하려고 하지 않으나 뒤따르는 청구항들을 위한 참조로 한정하려고한다.
본 발명의 목적은 확산 방지막의 결정립계(grain boundary)를 상기 확산 방지막을 구성하는 금속 원소가 아닌 금속의 산화물로 충진한 확산 방지막을 적용하여 반도체 소자 형성 방법을 제공하는 것이다. 이는 구리 배선 구조의 반도체 소자의 상용화를 앞당길 수 있을 것이다.

Claims (58)

  1. 구리 금속화 공정에 있어서,
    반도체 기판을 덮는 결정립계를 포함하는 확산 방지막을 증착하고,
    상기 확산 방지막을 덮는 반응 금속 층을 증착하고,
    상기 확산 방지막의 상기 결정립계의 다른 금속 화합물을 형성하고,
    상기 확산 방지막을 덮는 구리 층을 증착하는 것을 포함하는 것을 특징으로 하는 구리 금속화 공정.
  2. 제 1항에 있어서,
    상기 확산 방지막은 금속 질화물을 포함하는 것을 특징으로 하는 공정.
  3. 제 2항에 있어서,
    상기 확산 방지막은 타타늄, 텅스텐, 탄탈 질화물로 구성된 상기 그룹에서 선택된 금속 질화물을 포함하는 것을 특징으로 하는 공정.
  4. 제 3항에 있어서,
    상기 확산 방지막은 티타늄 질화물을 포함하는 것을 특장으로 하는 공정.
  5. 제 2항에 있어서,
    상기 반응 금속은 알루미늄(Al), 실리콘(Si), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 마그네슘(Mg), 이트륨(Y), 란탄(La)으로 구성된 상기 그룹에서 선택되는 것을 특징으로 하는 공정.
  6. 제 5항에 있어서,
    상기 반응 금속은 알루미늄(Al)인 것을 특징으로 하는 공정.
  7. 제 2항에 있어서,
    상기 반응 금속은 상기 주기율표의 제 IIIB족, 제 IVB족, 제 VB족, 그리고 제 VIB족의 금속들로 이루어진 상기 그룹에서 선택되는 것을 특징으로 하는 공정.
  8. 제 2항에 있어서,
    상기 반응 금속 층의 증착 전에 상기 확산 방지막으로 질소를 주입하는 것을 추가로 포함하는 것을 특징으로 하는 공정.
  9. 제 2항에 있어서,
    상기 반응 금속 층의 증착 전에 상기 확산 방지막으로 산소를 주입하는 것을 추가로 포함하는 것을 특징으로 하는 공정.
  10. 제 9항에 있어서,
    상기 확산 방지막으로 산소를 주입하는 것은 산소의 존재 상태에서 상기 기판을 열처리 하는 것을 포함하는 것을 특징으로 하는 공정.
  11. 제 9항에 있어서,
    상기 확산 방지막으로 산소를 주입하는 것은 상기 확산 방지막을 상기 여기된 산소 종으로 처리하는 것을 포함하는 것을 특징으로 하는 공정.
  12. 제 2항에 있어서,
    상기 반응 금속 층의 증착과 상기 구리 층의 증착 사이에 제 2 금속 질화물 층을 증착하는 것을 더 포함하는 것을 특징으로 하는 공정.
  13. 제 9항에 있어서,
    다른 금속 화합물을 형성하는 것은 상기 금속 층의 증착 후 열처리에 의해 금속 산화물을 형성하는 것을 포함하는 것을 특징으로 하는 공정.
  14. 제 2항에 있어서,
    다른 금속 화합물을 형성하는 것은 산소의 존재 상태에서 열처리에 의해 금속 산화물을 형성하는 것을 포함하는 것을 특징으로 하는 공정.
  15. 제 14항에 있어서,
    다른 금속 산화물을 형성하는 것은 상기 제 2 금속 질화물 증착 후와 상기 구리 층의 증착 전에 산소의 존재 상태에서 열처리에 의해 금속 산화물을 형성하는 것을 포함하는 것을 특징으로 하는 공정.
  16. 제 2항에 있어서,
    상기 반응 금속 층은 약 2nm 두께까지 증착되는 것을 특징으로 하는 공정.
  17. 제 2항에 있어서,
    상기 금속 질화물은 약 5nm 내지 10nm 두께까지 증착되는 것을 특징으로 하는 공정.
  18. 제 2항에 있어서,
    상기 금속 질화물 층은 원자 층 증착(ALD)에 의해 증착되는 것을 특징으로 하는 공정.
  19. 제 2항에 있어서,
    상기 금속 층은 화학 기상 증착법(CVD)과 원자 층 증착법(ALD)으로 구성된 상기 그룹에서 선택된 공정에 의해 증착되는 것을 특징으로 하는 공정.
  20. 제 2항에 있어서,
    상기 반응 금속 층은 플라즈마 원자 층 증착법(PEALD)에 의해 증착되는 것을 특징으로 하는 공정.
  21. 구리 금속화 공정에 있어서,
    반도체 기판상에 금속 질화물을 증착하고,
    상기 금속 질화물 층을 덮는 반응 금속 층에 있어 상기 금속 질화물 층과는 다른 상기 반응 금속 층을 증착하고,
    상기 반응 금속 층을 덮는 제 2 금속 질화물 층을 증착하고,
    상기 금속 질화물 층들의 결정립계의 금속 화합물에 있어서 상기 반응 금속으로부터 형성된 상기 반응 금속 화합물을 형성하는 것을 특징으로 하는 구리 금속화 공정.
  22. 제 21항에 있어서,
    상기 제 2 금속 질화물 층을 직접 덮는 구리 층을 증착하는 것을 추가로 포함하는 것을 특징으로 하는 공정.
  23. 제 21항에 있어서,
    상기 제 1 금속 질화물 층은 티타늄 질화물인 것을 특징으로 하는 공정.
  24. 제 21항에 있어서,
    상기 제 2 금속 질화물 층은 티타늄 질화물인 것을 특징으로 하는 공정.
  25. 제 21항에 있어서,
    상기 반응 금속 층은 알루미늄인 것을 특징으로 하는 공정.
  26. 제 21항에 있어서,
    상기 반응 금속 층은 실리콘인 것을 특징으로 하는 공정.
  27. 제 21항에 있어서,
    티타늄 층은 상기 제 2 금속 질화물 층을 증착하기 전에 상기 반응 금속층 위에 증착하는 것을 포함하는 것을 특징으로 하는 공정.
  28. 제 21항에 있어서,
    제 2 금속 층을 상기 제 2 금속 질화물 층을 증착하기 전에 상기 반응 금속 층위에 증착하는 것을 추가로 포함하는 것을 특징으로 하는 공정.
  29. 반도체 금속화 동안 방지막 층을 형성하는 공정에 있어서,
    원자 층 증착(ALD)에 의해 장식 트렌치(Damascene Trench)에 티타늄 질화물 층을 증착하고,
    상기 티타늄 질화물 층에 알루미늄 층을 증착하고,
    상기 알루미늄 층상에 제 2 티타늄 질화물 층을 증착하는 것을 특징으로 하는 공정.
  30. 제 29항에 있어서,
    상기 알루미늄 층은 MOCVD에 의해 증착되는 것을 특징으로 하는 공정.
  31. 제 30항에 있어서,
    상기 알루미늄 층은 디메틸라민 알란(dimethlethylamine alane(DMEAA))으로부터 증착되는 것을 특징으로 하는 공정.
  32. 제 29항에 있어서,
    상기 알루미늄 층은 플라즈마 원자 층 증착(PEALD)에 의해 증착되는 것을 특징으로 하는 공정.
  33. 제 29항에 있어서,
    상기 제 2 티타늄 질화물 층은 원자 층 증착(ALD)에 의해 증착되는 것을 특징으로 하는 공정.
  34. 제 29항에 있어서,
    상기 제 2 티타늄 질화물 층의 증착 뒤에 산소가 존재하는 상태에서 열처리 하는 것을 추가로 포함하는 것을 특징으로 하는 공정.
  35. 상기 금속 질화물 층내의 금속과 다른 반응 금속 층으로 덮힌 금속 질화물 층을 포함하는 구리 배선 구조를 위한 확산 방지막에 있어서,
    상기 금속 질화물 층의 상기 결정립계는 상기 반응 금속의 금속 화합물로 충진되는 것을 특징으로 하는 확산 방지막.
  36. 제 35항에 있어서,
    상기 금속 질화물은 티타늄, 텅스텐, 탄탈 질화물로 이루어진 그룹에서 선택되는 것을 특징으로 하는 확산 방지막.
  37. 제 36항에 있어서,
    상기 금속 질화물은 티타늄 질화물인 것을 특징으로 하는 확산 방지막.
  38. 제 35항에 있어서,
    상기 반응 금속은 알루미늄(Al), 실리콘(Si), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 마그네슘(Mg), 이트륨(Y), 란탄(La)으로 구성된 상기 그룹에서 선택되는 것을 특징으로 하는 확산 방지막.
  39. 제 38항에 있어서,
    상기 반응 금속은 알루미늄(Al)인 것을 특징으로 하는 확산 방지막.
  40. 제 38항에 있어서,
    상기 반응 금속은 실리콘(Si)인 것을 특징으로 하는 확산 방지막.
  41. 제 38항에 있어서,
    상기 반응 금속은 란탄족인 것을 특징으로 하는 확산 방지막.
  42. 제 35항에 있어서,
    상기 반응 금속은 상기 주기율표의 제 IIIB족, 제 IVB족, 제 VB족, 그리고 제 VIB족의 금속들로 이루어진 상기 그룹에서 선택되는 것을 특징으로 하는 확산 방지막.
  43. 제 35항에 있어서,
    상기 다른 금속 화합물은 상기 반응 금속의 산화물인 것을 특징으로 하는 확산 방지막.
  44. 제 43항에 있어서,
    상기 다른 금속은 알루미늄 삼화물과 산소 산화물로 구성된 그룹에서 선택되는 것을 특징으로 하는 확산 방지막.
  45. 제 35항에 있어서,
    상기 다른 금속 화합물은 상기 반응 금속의 질화물인 것을 특징으로 하는 확산 방지막.
  46. 제 45항에 있어서,
    상기 다른 금속은 알루미늄 질화물과 산소 질화물로 구성된 그룹에서 선택되는 것을 특징으로 하는 확산 방지막.
  47. 제 35항에 있어서,
    상기 금속 질화물 층의 두께는 약 5nm 내지 10nm인 것을 특징으로 하는 확산 방지막.
  48. 제 35항에 있어서,
    상기 반응 금속 층의 두께는 약 2nm인 것을 특징으로 하는 확산 방지막.
  49. 제 35항에 있어서,
    상기 반응 금속 층을 덮는 제 2 금속 질화물 층을 추가로 포함하는 것을 특징으로 하는 확산 방지막.
  50. 구리 배선 구조를 위한 확산 방지막에 있어서,
    제 1금속 질화물 층과,
    상기 제 1 금속 질화물 층을 덮는 반응 금속 층과,
    상기 제 1, 제 2 금속 질화물 층들의 결정립계가 다른 금속 화합물로 충진되고 상기 반응 금속 층을 덮는 제 2 금속 질화물 층을 포함하는 것을 특징으로 하는 확산 방지막.
  51. 제 50항에 있어서,
    상기 다른 금속 화합물은 상기 반응 금속의 산화물과 상기 반응 금속의 질화물로 구성된 그룹에서 선택되는 것을 특징으로 하는 확산 방지막.
  52. 알루미늄 층으로 덮힌 티타늄 질화물 층을 포함하는 구리 배선 구조를 포함하는 확산 방지막에 있어서,
    티타늄 질화물 층의 상기 결정립계는 알루미늄 산화물로 충진되는 것을 특징으로 하는 확산 방지막.
  53. 제 52항에 있어서,
    상기 티타늄 질화물 층은 원자 층 증착(ALD)에 의해 증착되는 것을 특징으로하는 확산 방지막.
  54. 제 52항에 있어서,
    상기 알루미늄과 구리 충전기 사이에 제 2 티타늄 질화물 층을 추가로 포함하는 것을 특징으로 하는 확산 방지막.
  55. 실리콘 층으로 덮힌 금속 질화물 층을 포함하는 구리 배선 공정을 위한 확산 방지막에 있어서,
    상기 금속 질화물 층의 상기 결정립계는 실리콘 산화물로 충진되는 것을 특징으로 하는 확산 방지막.
  56. 제 55항에 있어서,
    상기 금속 질화물 층은 티타늄 질화물을 포함하는 것을 특징으로 하는 확산 방지막.
  57. 제 55항에 있어서,
    상기 실리콘 층을 덮는 제 2 금속 질화물 층을 추가로 포함하는 것을 특징으로 하는 확산 방지막.
  58. 제 57항에 있어서,
    상기 제 2 금속 질화물 층은 티타늄 질화물을 포함하는 것을 특징으로 하는 확산 방지막.
KR1020037007582A 2000-12-06 2001-12-05 확산 방지막을 포함하는 구리 배선 구조 및 방법 KR100856023B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020000074025 2000-12-06
KR10-2000-0074025A KR100386034B1 (ko) 2000-12-06 2000-12-06 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
PCT/US2001/047592 WO2002067319A2 (en) 2000-12-06 2001-12-05 Copper interconnect structure having diffusion barrier

Publications (2)

Publication Number Publication Date
KR20040007421A true KR20040007421A (ko) 2004-01-24
KR100856023B1 KR100856023B1 (ko) 2008-09-04

Family

ID=19702760

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2000-0074025A KR100386034B1 (ko) 2000-12-06 2000-12-06 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
KR1020037007582A KR100856023B1 (ko) 2000-12-06 2001-12-05 확산 방지막을 포함하는 구리 배선 구조 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2000-0074025A KR100386034B1 (ko) 2000-12-06 2000-12-06 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법

Country Status (4)

Country Link
US (2) US6936535B2 (ko)
JP (1) JP2004525510A (ko)
KR (2) KR100386034B1 (ko)
WO (1) WO2002067319A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924556B1 (ko) * 2008-01-04 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
KR101132700B1 (ko) * 2008-01-04 2012-04-03 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
WO2016048042A1 (ko) * 2014-09-24 2016-03-31 주식회사 엘지화학 전도성 구조체 및 이의 제조방법

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US7494927B2 (en) 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
WO2003029515A2 (en) 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films
US20030198754A1 (en) * 2001-07-16 2003-10-23 Ming Xi Aluminum oxide chamber and process
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
WO2003044242A2 (en) 2001-11-16 2003-05-30 Applied Materials, Inc. Atomic layer deposition of copper using a reducing gas and non-fluorinated copper precursors
US6773507B2 (en) 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6809026B2 (en) 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
WO2003065424A2 (en) 2002-01-25 2003-08-07 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20040009665A1 (en) * 2002-06-04 2004-01-15 Applied Materials, Inc. Deposition of copper films
KR100838362B1 (ko) * 2002-07-19 2008-06-13 주식회사 하이닉스반도체 반도체 장치의 제조방법
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
WO2004040642A1 (en) * 2002-10-29 2004-05-13 Asm America, Inc. Oxygen bridge structures and methods
US7279423B2 (en) * 2002-10-31 2007-10-09 Intel Corporation Forming a copper diffusion barrier
KR100496265B1 (ko) * 2002-11-29 2005-06-17 한국전자통신연구원 반도체 소자의 박막 형성방법
KR101035221B1 (ko) * 2002-12-27 2011-05-18 가부시키가이샤 알박 질화 텅스텐막의 형성 방법
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US6806192B2 (en) * 2003-01-24 2004-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of barrier-less integration with copper alloy
US6869878B1 (en) * 2003-02-14 2005-03-22 Advanced Micro Devices, Inc. Method of forming a selective barrier layer using a sacrificial layer
JP4823690B2 (ja) * 2003-06-16 2011-11-24 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法
US6919102B2 (en) * 2003-06-20 2005-07-19 Powerchip Semiconductor Corp. Method of stabilizing material layer
US7235482B2 (en) * 2003-09-08 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a contact interconnection layer containing a metal and nitrogen by atomic layer deposition for deep sub-micron semiconductor technology
US20050070097A1 (en) * 2003-09-29 2005-03-31 International Business Machines Corporation Atomic laminates for diffusion barrier applications
KR100564801B1 (ko) * 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 제조 방법
KR100538444B1 (ko) 2003-12-31 2005-12-22 동부아남반도체 주식회사 비아 홀 및 트렌치 형성 방법
US7205234B2 (en) * 2004-02-05 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal silicide
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US7211507B2 (en) * 2004-06-02 2007-05-01 International Business Machines Corporation PE-ALD of TaN diffusion barrier region on low-k materials
JP2005347510A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
DE102004059668B3 (de) * 2004-12-10 2006-07-13 Infineon Technologies Ag Halbleitertechnologieverfahren zur Herstellung einer leitfähigen Schicht
US7531405B2 (en) * 2005-02-28 2009-05-12 Qimonds Ag Method of manufacturing a dielectric layer and corresponding semiconductor device
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7341959B2 (en) * 2005-03-21 2008-03-11 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7435454B2 (en) * 2005-03-21 2008-10-14 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7262135B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Methods of forming layers
TWI332532B (en) 2005-11-04 2010-11-01 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
KR101379015B1 (ko) 2006-02-15 2014-03-28 한국에이에스엠지니텍 주식회사 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7956465B2 (en) * 2006-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US7919862B2 (en) * 2006-05-08 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
JP4906417B2 (ja) 2006-07-11 2012-03-28 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7612451B2 (en) * 2006-07-13 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures by forming an inter-layer
KR100776174B1 (ko) * 2006-08-24 2007-11-12 동부일렉트로닉스 주식회사 실리사이드를 포함하는 반도체 소자 및 그 제조방법
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US7598170B2 (en) * 2007-01-26 2009-10-06 Asm America, Inc. Plasma-enhanced ALD of tantalum nitride films
US7595270B2 (en) * 2007-01-26 2009-09-29 Asm America, Inc. Passivated stoichiometric metal nitride films
KR100941805B1 (ko) * 2007-04-25 2010-02-10 주식회사 하이닉스반도체 반도체 소자의 오버레이 마크 형성방법
US8242016B2 (en) * 2007-05-14 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for reducing copper line resistivity
US20090086023A1 (en) * 2007-07-18 2009-04-02 Mccubbrey David L Sensor system including a configuration of the sensor as a virtual sensor device
KR101544198B1 (ko) 2007-10-17 2015-08-12 한국에이에스엠지니텍 주식회사 루테늄 막 형성 방법
US7655564B2 (en) * 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
US7799674B2 (en) 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US20090315093A1 (en) * 2008-04-16 2009-12-24 Asm America, Inc. Atomic layer deposition of metal carbide films using aluminum hydrocarbon compounds
US20090266480A1 (en) * 2008-04-29 2009-10-29 International Business Machines Corporation Process for Preparing a Solder Stand-Off
KR101088813B1 (ko) 2008-07-25 2011-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
US8084104B2 (en) 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8133555B2 (en) 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
KR20110084275A (ko) * 2008-10-27 2011-07-21 어플라이드 머티어리얼스, 인코포레이티드 삼원 화합물의 기상 증착 방법
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US8336204B2 (en) * 2009-07-27 2012-12-25 International Business Machines Corporation Formation of alloy liner by reaction of diffusion barrier and seed layer for interconnect application
US8329569B2 (en) 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
US8492289B2 (en) 2010-09-15 2013-07-23 International Business Machines Corporation Barrier layer formation for metal interconnects through enhanced impurity diffusion
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8659156B2 (en) 2011-10-18 2014-02-25 International Business Machines Corporation Interconnect structure with an electromigration and stress migration enhancement liner
US9093495B2 (en) 2012-01-03 2015-07-28 International Business Machines Corporation Method and structure to reduce FET threshold voltage shift due to oxygen diffusion
KR20130127257A (ko) * 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102148850B1 (ko) 2013-01-21 2020-08-28 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
US9343357B2 (en) 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
US9252102B2 (en) 2014-06-06 2016-02-02 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
JP6398541B2 (ja) * 2014-09-29 2018-10-03 日亜化学工業株式会社 リードフレーム及び発光装置
US10002936B2 (en) 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
CN106716601B (zh) * 2015-04-20 2019-08-06 富士电机株式会社 半导体装置
JP6256659B2 (ja) 2015-04-20 2018-01-10 富士電機株式会社 半導体装置
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
US9859157B1 (en) 2016-07-14 2018-01-02 International Business Machines Corporation Method for forming improved liner layer and semiconductor device including the same
JP6595432B2 (ja) * 2016-09-23 2019-10-23 東芝メモリ株式会社 半導体装置およびその製造方法
CN107195582B (zh) * 2017-07-03 2019-04-12 北方工业大学 一种扩散阻挡层制备方法及铜互连结构
WO2020006532A1 (en) * 2018-06-30 2020-01-02 Lam Research Corporation Zincating and doping of metal liner for liner passivation and adhesion improvement
US20200043785A1 (en) * 2018-07-31 2020-02-06 Winbond Electronics Corp. A contact structure having a first liner and a second liner formed between a conductive element and a insulating layer
US11075179B2 (en) 2018-08-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
US11862516B2 (en) * 2020-10-15 2024-01-02 Changxin Memory Technologies, Inc. Semiconductor structure manufacturing method
JP2023075832A (ja) * 2021-11-19 2023-05-31 東京エレクトロン株式会社 窒化膜の成膜方法及びプラズマ処理装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699734A (en) 1969-05-19 1972-10-24 Anning Johnson Co Partitioning system having removable panels
US3669734A (en) 1970-08-05 1972-06-13 Rca Corp Method of making electrical connections to a glass-encapsulated semiconductor device
JPS63299250A (ja) * 1987-05-29 1988-12-06 Fujitsu Ltd 半導体装置の製造方法
US5019531A (en) 1988-05-23 1991-05-28 Nippon Telegraph And Telephone Corporation Process for selectively growing thin metallic film of copper or gold
US5098860A (en) 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5098862A (en) * 1990-11-07 1992-03-24 Gte Laboratories Incorporated Method of making ohmic electrical contact to a matrix of semiconductor material
JP3118785B2 (ja) * 1991-05-23 2000-12-18 ソニー株式会社 バリヤメタル構造の形成方法
US5252518A (en) * 1992-03-03 1993-10-12 Micron Technology, Inc. Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane
US5275973A (en) 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
JP3297220B2 (ja) 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5429989A (en) * 1994-02-03 1995-07-04 Motorola, Inc. Process for fabricating a metallization structure in a semiconductor device
KR0142796B1 (ko) 1994-05-26 1998-08-17 문정환 반도체 다층박막 금속배선 형성방법
US5674787A (en) 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US6008117A (en) * 1996-03-29 1999-12-28 Texas Instruments Incorporated Method of forming diffusion barriers encapsulating copper
JP3323055B2 (ja) * 1996-04-03 2002-09-09 株式会社東芝 半導体装置およびその製造方法
US5856236A (en) 1996-06-14 1999-01-05 Micron Technology, Inc. Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
US5913144A (en) 1996-09-20 1999-06-15 Sharp Microelectronics Technology, Inc. Oxidized diffusion barrier surface for the adherence of copper and method for same
US6130160A (en) 1996-10-02 2000-10-10 Micron Technology, Inc. Methods, complexes and system for forming metal-containing films
US5918150A (en) 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
US6025269A (en) 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
KR19980033333A (ko) 1996-10-31 1998-07-25 윌리엄비.켐플러 ＴｉＮ ＋ Ａｌ막과 그 제조방법
KR100243285B1 (ko) * 1997-02-27 2000-02-01 윤종용 고유전 커패시터 및 그 제조방법
JP3285509B2 (ja) * 1997-03-18 2002-05-27 三菱電機株式会社 半導体装置
US6037257A (en) 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
JPH113890A (ja) 1997-06-11 1999-01-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100269310B1 (ko) * 1997-09-29 2000-10-16 윤종용 도전성확산장벽층을사용하는반도체장치제조방법
US6120842A (en) 1997-10-21 2000-09-19 Texas Instruments Incorporated TiN+Al films and processes
US6171898B1 (en) 1997-12-17 2001-01-09 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K-DRAMS using a disposable-oxide processing
US5985759A (en) 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US5939788A (en) 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
TW376351B (en) * 1998-03-17 1999-12-11 United Microelectronics Corp Polishing barrier structure of chemical mechanical polishing
US6120155A (en) * 1998-05-13 2000-09-19 Marianne Brennan Reflector device and system for viewing the rear seat of a vehicle
JP2000150647A (ja) * 1998-11-11 2000-05-30 Sony Corp 配線構造およびその製造方法
US6126806A (en) * 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination
JP3519632B2 (ja) * 1999-03-11 2004-04-19 株式会社東芝 半導体装置の製造方法
JP3974284B2 (ja) 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
KR20010001543A (ko) 1999-06-05 2001-01-05 김기범 구리 배선 구조를 가지는 반도체 소자 제조 방법
US6130155A (en) 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
US6441492B1 (en) * 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US6436825B1 (en) * 2000-04-03 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of copper barrier layer formation
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier
US6506668B1 (en) * 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924556B1 (ko) * 2008-01-04 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
KR101132700B1 (ko) * 2008-01-04 2012-04-03 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
WO2016048042A1 (ko) * 2014-09-24 2016-03-31 주식회사 엘지화학 전도성 구조체 및 이의 제조방법

Also Published As

Publication number Publication date
US20050101132A1 (en) 2005-05-12
KR100856023B1 (ko) 2008-09-04
KR100386034B1 (ko) 2003-06-02
WO2002067319A3 (en) 2003-04-17
KR20020044824A (ko) 2002-06-19
US6936535B2 (en) 2005-08-30
WO2002067319A8 (en) 2004-02-26
WO2002067319A2 (en) 2002-08-29
US7732331B2 (en) 2010-06-08
US20020187631A1 (en) 2002-12-12
JP2004525510A (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
KR100856023B1 (ko) 확산 방지막을 포함하는 구리 배선 구조 및 방법
US7154178B2 (en) Multilayer diffusion barrier for copper interconnections
JP3562628B2 (ja) 拡散バリア膜、多層配線構造、およびそれらの製造方法
US10910263B2 (en) Doping control of metal nitride films
US6413864B1 (en) Method of manufacturing a copper metal wiring in a semiconductor device
EP0869544B1 (en) Method for depositing a diffusion barrier
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
KR100269878B1 (ko) 반도체소자의금속배선형성방법
US6656841B1 (en) Method of forming multi layer conductive line in semiconductor device
US7145241B2 (en) Semiconductor device having a multilayer interconnection structure and fabrication process thereof
US6964922B2 (en) Methods for forming metal interconnections for semiconductor devices having multiple metal depositions
KR20020074668A (ko) 반도체 소자의 금속 배선 형성 방법
KR20010001543A (ko) 구리 배선 구조를 가지는 반도체 소자 제조 방법
KR20020072875A (ko) 반도체 소자의 금속 배선 형성 방법
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US7645699B2 (en) Method of forming a diffusion barrier layer using a TaSiN layer and method of forming a metal interconnection line using the same
KR100363086B1 (ko) 반도체소자의 금속배선 형성방법 및 그에 의해 제조된콘택 구조체
US20030068887A1 (en) Electroless plating process, and embedded wire and forming process thereof
KR100465093B1 (ko) 반도체 소자의 제조 방법
US20030214039A1 (en) Method for fabricating semiconductor device having tertiary diffusion barrier layer for copper line
US7041582B2 (en) Method of manufacturing semiconductor device
KR100919378B1 (ko) 반도체 소자의 금속 배선 및 이의 형성 방법
JP2004311545A (ja) 半導体装置の製造方法及び高融点金属膜の堆積装置
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR20020053190A (ko) 반도체 제조 공정의 확산 방지막 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee