KR100742792B1 - 구리 박막을 어닐링하기 위한 방법 및 장치 - Google Patents

구리 박막을 어닐링하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR100742792B1
KR100742792B1 KR1020010007765A KR20010007765A KR100742792B1 KR 100742792 B1 KR100742792 B1 KR 100742792B1 KR 1020010007765 A KR1020010007765 A KR 1020010007765A KR 20010007765 A KR20010007765 A KR 20010007765A KR 100742792 B1 KR100742792 B1 KR 100742792B1
Authority
KR
South Korea
Prior art keywords
annealing
copper layer
substrate
temperature
less
Prior art date
Application number
KR1020010007765A
Other languages
English (en)
Other versions
KR20010082707A (ko
Inventor
미쉘 비. 첸
호선 신
예즈디 도르디
라트슨 모라드
로빈 체웅
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20010082707A publication Critical patent/KR20010082707A/ko
Application granted granted Critical
Publication of KR100742792B1 publication Critical patent/KR100742792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/02—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working in inert or controlled atmosphere or vacuum
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 구리를 어닐링하기 위한 방법 및 장치에 관한 것이다. 이러한 방법은 집적 처리 시스템 내에서 전기도금함으로써 기판 상에 구리층을 형성하는 단계와, 집적 처리 시스템의 챔버 내에서 상기 구리층을 증착하는 단계를 포함한다.

Description

구리 박막을 어닐링하기 위한 방법 및 장치 {METHOD AND APPARATUS FOR ANNEALING COPPER FILMS}
도 1은 본 발명을 구현하기에 적합한 장치의 개략적인 측면도.
도 2는 도 1의 장치를 포함하는 집적 처리 시스템의 상면도.
도 3은 금속 증착 및 어닐링의 방법 단계를 도시한 공정 흐름도.
도 4a 내지 도 4c는 여러 단계의 금속 처리 공정을 수행한 기판의 단면도.
도 5는 상이한 어닐링 시간에 대한 어닐링 온도의 함수로서 구리층의 시트 저항 변화를 나타내는 도표.
도 6은 상이한 어닐링 시간에 대한 어닐링 온도의 함수로서 구리층의 반사율 변화를 나타내는 도표.
도 7은 어닐링 가스 분위기 내의 수소 함량의 함수로서 시트 저항 및 반사율 변화를 나타내는 도표.
도 8은 상이한 어닐링 시간에 대한 어닐링 온도 함수로서 화학기계적 연마 속도를 나타내는 도표.
* 도면의 주요 부분에 대한 부호의 설명 *
102 : 처리 챔버 104 : 가열식 기판 지지체
106 : 가열 요소 108 : 냉각판
110 : 웨이퍼 리프트 후프 120 : 가스 소오스
172 : 분리 밸브 174 : 질량 유동 제어기
176 : 냉각 유체 소오스 178 : 진공 펌프
180 : 제어기 182 : 중앙 처리 유닛
184 : 지지 회로 186 : 메모리
190 : 기판 200 : 집적 처리 시스템
202a∼202d : 금속 증착 장치 204a,204b : 세척 스테이션
본 발명은 금속을 처리하기 위한 방법 및 장치에 관한 것으로서, 보다 상세하게는 금속 박막을 증착하고 어닐링하기 위한 방법 및 장치에 관한 것이다.
구리는 집적 회로 제조 공정이 진보함에 따라 금속 상호연결부로서 인지도가 증가되고 있다. 구리는 황산구리와 같은 전해질 또는 무전해 처리로부터 전기화학적 증착을 이용하여 증착될 수 있다. 일반적으로, 전해질은 전기도금 박막에서 소정의 원하는 특성을 달성하도록 캐리어 및 첨가제도 포함한다. 소정의 구리 박막, 즉 유기 첨가제를 포함하는 전해질로부터 증착된 구리 박막은 "자가-어닐링" 또는 재결정 거동을 나타낸다. 예를 들어, 비정상적인 결정립 성장은 이전 증착된 박막(as-deposited film)에서 발생될 수도 있는데, 이는 저항성, 응력, 및 경도와 같은 박막 특성에 악영향을 미칠 수도 있다. 결정립 성장 속도는 전해도금법, 전해질 형태, 뿐만 아니라 유기 첨가제 농도에 의존할 수도 있다.
상온에서 미세구조의 연속적인 변화는 응력 유발 공극을 형성하거나 또는 박막에 대한 연마 속도의 변화에 기인하여 연속적인 화학기계적 연마(CMP) 거동에 악영향을 미칠 수도 있다. 따라서, 열적 어닐링은 연속적인 처리를 수행하기 전에 결정립 성장을 촉진시킴으로써 박막을 안정화시키기 위해 대개 이전 증착된 구리 박막 상에서 수행된다.
일반적으로, 구리 박막은 고온 노에서 어닐링되거나 급열 어닐링 처리를 사용하여 어닐링되는데, 이들 모두는 비교적 고가이며 복잡한 장치를 요구한다. 전기도금된 구리 박막의 노 어닐링은 예를 들어, 일반적으로 약 400℃의 고온에서 진공 또는 질소 분위기 하에서 약 30분 이상동안 수행되는 일괄 공정으로서, 이는 열적 비용 및 시간이 다소 많이 소요되는 고비용 공정이다.
따라서, 본 발명의 목적은 고수율 및 비교적 저비용 소요와 함께 폭넓은 처리 범위를 갖는 단순한 가스 분위기에서 박막 안정화가 비교적 낮은 작동 온도에서 수행될 수 있는, 구리를 어닐링하기 위한 방법 및 장치를 제공하는 것이다.
본 발명은 집적 처리 시스템 내의 기판 상에 구리층을 형성하고 이후 어닐링 가스 분위기에서 구리층을 처리함으로써 구리를 어닐링하기 위한 방법 및 장치를 제공하는 것이다.
본 발명의 일실시예에서, 어닐링 처리는 인-시츄(in-situ) 공정이다. 가스 분위기는 질소, 아르곤, 헬륨, 또는 다른 불활성 가스로부터 선택된 가스를 포함한다. 어닐링은 약 100 내지 약 500℃의 온도에서 약 5분 미만의 시간 동안 수행된다. 다른 실시예에서, 어닐링 가스는 수소 함유 가스, 즉 수소를 더 포함한다. 본 발명의 다른 양태에서, 어닐링 가스 분위기는 산화 가스, 즉 산소의 농도가 약 100ppm 미만이 되도록 제어된다.
본 발명의 사상은 본 발명의 간결하게 요약되는 보다 구체적으로 실시예들을 설명하는 첨부된 도면에 도시된 소정의 실시예를 참조하여 더 잘 이해될 것이다.
이해를 용이하게 하기 위해서, 도면의 동일한 부품을 언급하는 공통의 참조 번호가 가능할 수 있는 도면에서 이용된다.
본 발명의 방법은 고온에서 어닐링 가스 분위기로 구리층을 노출시킴으로써 구리층을 어닐링한다.
본 발명의 일실시예에서, 어닐링은 인-시츄 공정, 즉 구리층을 증착하는데 사용되는 동일한 장치 내에서 수행된다. 어닐링 가스 분위기는 질소(N2), 아르곤(Ar) 또는 헬륨(He), 또는 다른 불활성 가스로부터 선택된 가스를 포함한다. 어닐링은 약 100 내지 500℃의 온도에서 약 5분 미만의 시간동안 수행된다. 다른 실시예에서, 어닐링 가스 분위기는 수소(H2), 바람직하게는 N2 또는 다른 불활성 가스 내에 약 5% 미만의 H2 혼합물을 더 포함한다. 본 발명의 다른 양태에서, 어닐링 가스 분위기는 바람직하게는 약 100ppm 미만의 산소 농도, 보다 바람직하게는 약 30ppm 미만의 산소 농도를 갖는다. 구리층을 약 5분 미만의 짧은 시간 동안 약 100 내지 500℃의 어닐링 온도에서 어닐링 가스 분위기로 노출시킴으로써, 구리층의 미세구조는 안정화될 수 있고, 구리층의 감소한 박막 저항성 및/또는 구리층의 향상된 반사성이 달성될 수 있다.
장치
도 1은 본 발명을 구현하기에 적합한 장치(100)를 개략적으로 도시하고 있다. 이러한 장치(100)는 처리 챔버(102) 및 여러 하드웨어 구성요소[즉, 웨이퍼 핸들링 로봇(170), 분리 밸브(172), 및 질량 유동 제어기(174)]에 연결된 제어기(180)를 포함하고 있다.
챔버(102)에 대한 상세한 설명은 1999년 9월 15자로 출원된 명칭이 "기판 가열 및 냉각 방법 및 장치(Method and Apparatus for Heating and Cooling Substrates"인 미국 특허 출원 제 09/396,007호에 개시되어 있으며, 이는 본 발명에서 참조하였다. 장치(100)의 간략한 설명은 다음과 같다.
장치(100)는 단일 챔버(102) 내에서 기판을 급격하게 가열하고 냉각시킬 수 있으며, 가열 메카니즘, 냉각 메카니즘, 및 기판(190)을 가열 메카니즘과 냉각 메카니즘 사이로 이송하기 위한 이송 메카니즘을 포함한다. 도 1의 실시예에 도시된 바와 같이, 가열 메카니즘은 저항식 가열 요소(106)를 갖춘 가열식 기판 지지체(104)를 포함하며, 냉각 메카니즘은 가열식 기판 지지체(104)로부터 이격되어 배치된 냉각판(108)에 연결된 냉각 유체 소오스(176)를 포함한다. 이송 메카니즘은 예를 들어, 다수의 핑거(112)를 갖춘 웨이퍼 리프트 후프(110)이며, 이는 가열식 기판 지지체(104)에 인접한 위치로부터 냉각판(108)에 인접한 위치로 기판을 이송하도록 사용된다. 진공 펌프(178) 및 분리 밸브(172)는 챔버(102)의 배출구(122)에 연결되어서, 챔버(102) 외부로 가스를 배출시키고 이들 가스 흐름을 제어한다.
구리 어닐링을 수행하기 위해, 기판(190)은 약 100℃ 내지 약 500℃ 사이의 온도로 예열된 가열식 기판 지지체(104) 상에 배치된다. 가스 소오스(120)는 어닐링 가스 혼합물을 가스 유입구(124) 및 질량 유동 제어기(174)를 거쳐 챔버(102)로 유입시킨다. 구리층이 증착된 기판(190)은 이후 원하는 박막 특성을 얻기 위해 충분한 시간 동안 어닐링 가스 분위기 하에서 가열된다. 예를 들어, 구리층은 바람직한 결정립 성장 조건, 시트 저항의 감소, 또는 박막 반사율의 증가를 달성하도록 어닐링될 수도 있다.
어닐링 후에, 기판(190)은 선택적으로 챔버(102) 내에서 약 100℃ 이하의 온도, 바람직하게는 약 80℃ 이하의 온도, 가장 바람직하게는 약 50℃ 이하의 온도로 냉각된다. 이는 기판(190)을 웨이퍼 리프트 후프(110)를 사용하여 냉각판(108)에 매우 인접하게 위치시킴으로써 달성될 수 있다. 예를 들어, 냉각판(108)은 냉각 유체 소오스(176)로부터 공급된 냉각 유체에 의해 약 5 내지 약 25℃의 온도로 유지될 수도 있다.
도 1에 도시된 바와 같이, 챔버(102)는 또한 제어기(180)에도 연결되어 있는데, 이러한 제어기는 본 발명의 어닐링 방법을 수행하기 위한 챔버(102)를 제어한다. 도시된 바와 같이, 제어기(180)는 일반적인 용도의 컴퓨터 또는 중앙 처리 유닛(CPU, 182), 지지 회로(184) 및 관련 제어 소프트웨어를 포함하는 메모리(186)를 포함한다. 이러한 제어기(180)는 웨이퍼 지지체, 가스 흐름 제어, 온도 제어, 챔버 배출 등과 같은 웨이퍼 처리에 요구되는 여러 단계를 자동 제어한다. 제어기(180)와 장치(100)의 여러 구성요소들 사이의 양방향 연통은 단일 버스(188)로서 언급된 조합적인 다수의 단일 케이블을 통해 조절되는데, 이러한 단일 버스 중 일부가 도 1에 도시되어 있다.
일반적으로, 어닐링 챔버(102)는 열적 어닐링 또는 웨이퍼 냉각을 위한 독립형 시스템으로써 사용될 수도 있다. 이와 달리, 챔버(102)는 클러스터 투울 또는 다중 처리 챔버를 갖춘 집적 처리 시스템의 일부분으로써 사용될 수도 있다. 도 2에 도시된 바와 같이, 예를 들어, 집적 처리 시스템(200)은 금속 증착 챔버(202a,202b,202c,202d), 세척 스테이션(204a,204b), 두 개의 어닐링 챔버(102) 및 로딩 스테이션(206)과 같은 여러 처리 챔버를 포함한다. 로봇(208)은 웨이퍼를 이송 및 처리하기 위해 제공된다. 집적 처리 시스템의 상세한 설명은 1999년 3월 5일자로 출원된 명칭이 "인-시츄 열적 어닐링으로 구리 금속을 전기화학적 증착하기 위한 장치(Apparatus for Electrochemical Deposition of Copper Metallization with the Capability of In-situ Thermal Annealing"인 미국 특허 출원 제 09/263,126호에 개시되어 있으며, 이는 본 발명에서 참조하였다. 이러한 집적 처리 시스템(200)의 일예로는 미국 캘리포니아 산타 클라라에 소재한 "어플라이드 머티어리얼스, 인코포레이티드"로부터 생산되는 상표명 "일렉트라 Cu 집적형 ECP 시스템(Electra Cu Integrated ECP system)"이 있다.
집적 처리 공정 동안, 구리층은 처리 챔버(202a∼202d) 중 어느 하나의 챔버 내에서 전기도금 또는 다른 증착 기술을 통해 기판(190) 상에 형성된다. 세척 스테이션(204,206) 내부에서 적절한 세척 공정을 수행한 후에, 구리층이 증착된 기판(190)은 로봇(170)과 같은 이송 메카니즘에 의해 어닐링 챔버(102)로 이송된다. 따라서, 집적 처리 시스템은 구리층의 인-시츄 어닐링, 즉 기판을 시스템으로부터 제거하지 않으면서 증착된 구리층을 어닐링할 수 있다. 이러한 인-시츄 공정 의 한가지 장점은 세척과 어닐링 단계 사이의 시간 지연이 비교적 짧게, 즉 약 몇 초내로 유지될 수 있다는 점이다. 따라서, 증착된 구리층의 바람직하지 못한 산화가 최소화될 수 있다. 제어기(도시되지 않음)는 또한 어닐링 챔버(102)에 대한 전술된 방식과 유사한 방식으로 집적 처리 시스템(200)의 작동을 제어한다.
공정
도 3은 본 발명의 일실시예에 따른 구리층을 어닐링하기 위한 공정 순서(300)를 도시하고 있다. 이러한 공정 순서(300)는 예를 들어, 제어기(도시되지 않음)가 적절한 프로그램 코드가 내장된 소프트웨어 프로그램을 실행할 때 집적 시스템(200)에 의해 수행될 수도 있다. 단계(301)에서, 구리층은 구리 증착 기술, 즉 전기도금 또는 무전해 공정을 사용하여 기판 상에 형성된다. 본 발명은 전기도금에 의해 형성된 구리 박막에 대해 기술될 것이다. 그러나, 본 발명은 또한 다른 증착 기술에 의해 형성된 구리 박막을 어닐링하기 위해 사용될 수 있음을 이해해야 한다. 구리층의 특징은 구리 증착 공정을 통해 변화될 수도 있으며, 예를 들어, 연속적인 구리층의 어닐링시에 적용될 공정 조건에 영향을 미칠 수도 있다. 구리 증착 단계(301) 후에, 기판은 단계(303)에서 탈이온수 린스 및 건조 과정을 통해 적절하게 세척된다.
본 발명에 따르면, 구리층은 이후 단계(305)에서 약 100℃ 내지 약 500℃ 사이의 고온에서 어닐링 가스 분위기 하에서 어닐링된다. 일실시예에서, 어닐링 가스 분위기는 질소, 아르곤, 및 헬륨으로부터 선택된 가스를 포함한다. 일반적으로, 이들 불활성 가스 및 다른 불활성 가스는 어닐링 가스 분위기를 형성하도록 단독으로 또는 조합하여 사용될 수도 있다. 다른 실시예에서, 어닐링 가스 분위기는 수소 함유 가스, 바람직하게는 수소(H2)를 더 포함한다. 이와 달리, 다른 수소 함유 가스, 즉 암모니아(NH3)가 사용될 수도 있다. 약 50 이하의 표준 리터/분(slm)의 전체 가스 흐름 및 약 1000torr 이하의 압력이 사용될 수도 있다. 일반적으로, 작동 압력에 대한 공정 범위는 비교적 넓은데, 즉 일실시예에서는 약 760 내지 1000torr가 사용될 수도 있다. 추가로, 어닐링은 또한 감소된 압력 조건 하에서 수행될 수도 있다. 어닐링 단계(305)는 구리층의 시트 저항을 감소시킨다. 추가로, 구리층의 반사율이 또한 어닐링 단계(305)를 통해 증가될 수도 있다.
어닐링 후에, 추가적인 공정 이전에 약 100℃ 이하의 온도, 바람직하게는 약 80℃ 이하의 온도, 가장 바람직하게는 약 50℃ 이하의 온도로 기판을 냉각시키기 위해 기판은 냉각 단계(307)에서 냉각된다. 챔버(102)를 사용한 예를 들어, 기판의 어닐링 및 냉각은 집적 처리 시스템 내의 단일 챔버에서 수행될 수 있다. 일반적으로, 냉각 단계(307)는 기판이 대기에 노출될 때의 구리층의 산화 방지 및 웨이퍼 핸들링 및 신뢰성있는 시스템 작동을 위한 적절한 온도의 제공과 같은 여러 목적을 수행한다. 기판이 약 100℃ 이하의 온도에서 대기에 노출될 때 본 발명의 어닐링 가스 분위기 하에서 처리된 구리층에는 어떠한 현저한 산화도 발생하지 않음을 발견하였다.
도 4a 내지 도 4c는 공정 순서(300)에 따라 여러 처리 단계로 처리되는 기판 구조물(450)의 개략적인 단면도이다. 도 4a는 하부층(402) 상에 형성된 패턴된 절연층(404)을 포함하는 구리 증착 이전의 전형적인 기판 구조물(450)을 도시한다. 기판 구조물(450)이 콘택, 비아, 또는 트랜치인지에 따라, 하부층(402)은 예를 들어, 실리콘, 폴리실리콘, 실리사이드, 구리, 텅스텐, 또는 알루미늄을 포함할 수도 있다. 절연층(404)은 콘택, 비아, 또는 트랜치(406)를 형성하기 위해 종래의 리소그래픽 및 에칭 기술에 의해 패턴화된 산화층일 수도 있다. 도전성 재료(즉, 티타늄, 질화티타늄, 탄탈, 또는 질화탄탈)를 포함하는 배리어층(408)이 물리 기상 증착(PVD) 또는 화학 기상 증착(CVD)과 같은 종래의 기술을 통해 절연층(404) 위에 그리고 비아(406) 내측에 형성된다. 이러한 배리어층(408)은 전형적으로 약 500Å이하의 두께를 가지며, 바람직하게는 약 250Å의 두께를 갖는다.
전기도금된 구리가 금속 상호연결부를 형성하기 위해 사용될 때, 도 4b에 도시된 바와 같이 비교적 얇은 금속 시이드층(410), 즉 구리층이 배리어층(408) 위에 기상 증착된다. 일반적으로, 금속 시이드층(410)은 약 3000Å 이하의 두께, 즉, 2000Å의 두께를 가지며, 이온화된 금속 플라즈마(ionized metal plasma, IMP) 물리적 스퍼터링을 사용하여 증착될 수도 있다. 일실시예에서, 약 2㎛ 이하의 두께를 갖는 벌크형 구리층(412)이 이후 예를 들어, 전기도금 시스템을 사용한 전기도금을 통해 시이드층(410) 위에 형성된다. 전기도금된 구리층(412)은 약 0.25㎛ 또는 그 이하의 폭 및 약 2:1의 종횡비를 갖는 콘택, 트랜치, 또는 비아를 충진하는데 사용될 수 있다.
본 발명에 따르면, 도 4c에 도시된 바와 같이 증착된 구리층(412)은 이후 어닐링 가스 분위기(414) 하에서 어닐링 처리된다. 어닐링 가스 분위기(414)는 N2, Ar, 또는 He으로부터 선택된 가스를 포함한다. 이들 불활성 가스 및 다른 불활성 가스는 어닐링 가스 분위기(414)를 형성하도록 단독으로 또는 조합하여 사용될 수도 있다. 다른 실시예에서, 어닐링 가스 분위기(414)는 수소(H2)와 같은 수소 함유 가스를 더 포함한다. 다른 수소 함유 가스, 즉 암모니아(NH3)가 사용될 수도 있다. 일실시예에서, H2는 약 5% 미만의 농도, 바람직하게는 약 0.5% 내지 약 4%의 농도로 제공된다. 주로, H2의 보다 높은 농도(즉, 5%를 넘음)는 증착된 구리 층의 효과적인 처리를 위해 이용될 수 있지만, 필수적인 것은 아니다. 낮은 H2 농도 혼합물이 바람직한데, 이는 제조 비용을 감소시키기 때문이다. 따라서, 가능한 낮은 H2 농도의 어닐링 혼합물을 제공하고자 한다. 예를 들어, 일실시예에서, 약 4% 미만의 H2 농도를 갖는 H2와 질소(N2)의 혼합물이 사용된다. N2 이외에, 아르곤(Ar), 헬륨(He)과 같은 불활성 가스가 또한 사용될 수도 있다. 50slm 이하의 전체 가스 흐름 및 약 1000torr 이하의 압력, 즉 약 760 내지 약 1000torr의 압력이 사용될 수도 있다.
다른 실시예에서, 어닐링 가스 분위기(414)는 또한 구리층(412)의 산화를 방지하기 위해 산소(O2)와 같은, 적어도 낮은 레벨의 산화 가스를 포함되도록 제어된다. 어닐링 가스 분위기가 H2를 포함하지 않고 질소 또는 불활성 가스만을 포함한다면, 이후 O2의 레벨은 바람직하게는 약 30ppm 미만, 바람직하게는 약 10ppm 미만, 가장 바림직하게는 약 5ppm 미만으로 제어된다. 다른 한편으로, H2가 어닐링 가스 분위기(414) 내에 존재한다면, 허용될 수 있는 O2 레벨은 구리층의 산화를 감소시키는 H2의 감소 영향에 기인하여 약 100ppm 미만으로 더 높아질 수 있다. O2 레벨은 바람직하게는 약 30ppm 미만, 보다 바람직하게는 약 10ppm 미만, 가장 바람직하게는 약 5ppm 미만으로 제어된다.
일반적으로, 구리층(412)은 약 100 내지 약 500℃의 온도에서 약 5분 미만의 시간 동안 어닐링된다. 특정한 어닐링 시간은 이미 증착된 구리층(412)의 성질 및 두께와, 기판 구조물(450)의 온도에 의해 좌우될 수 있다. 예를 들어, 상온에서 수행된 자가 어닐링에 대한 보고서에서는 1미크론의 구리 박막을 안정화시키기 위해 어닐링은 약 18 내지 20%의 시트 저항 변화(즉, 감소)를 달성하기에 충분한 시간 동안 수행되어야함을 보여주고 있다. 제조 관점에서 볼 때, 보다 짧은 어닐링 시간이 바람직한데, 이는 보다 높은 제조 수율에 기여하기 때문이다. 그러나, 최적의 선택은 소정의 분야에 대한 다른 공정 고려사항의 적절한 균형에 의해 좌우될 것이며, 열적 비용의 고려는 약간 긴 처리 시간과 함께 저온의 사용을 제안할 수도 있다. 따라서, 본 발명의 일실시예에 따르면, 어닐링은 약 150℃ 내지 약 400℃의 온도에서 약 30초 내지 약 2분의 시간 동안 수행된다. 바람직한 일실시예에서, 어닐링 시간은 약 30초이며, 어닐링 온도는 약 250℃이다.
시트 저항(Sheet Resistance)
도 5는 여러 어닐링 시간에 대한 어닐링 온도의 함수로서 금속 박막 스택의 시트 저항(Rs) 감소율의 도표를 도시하고 있다. 금속 박막 스택은 250Å 두께의 질화탄탈(TaN) 박막 위에 2000Å의 구리 시이드층(IMP PVD 증착) 상에 형성된 1미크론의 전기도금된 구리층을 포함한다. 예를 들어, 박막이 약 150℃의 온도에서 어닐링될 때, 약 8%의 시트 저항의 감소가 30초의 어닐링 후에 달성된다. 60초의 어닐링 후에는, 시트 저항이 약 17%까지 감소되며, 약 120초의 어닐링 후에는 약 20%까지 감소된다.
도 5의 데이터는 만일 어닐링이 약 150℃ 이상의 온도에서 수행된다면, 박막 안정화 및 시트 저항의 감소가 약 2분 미만의 시간 내에 신속하게 달성될 수 있음을 암시한다. 따라서, 시트 저항은 약 100℃ 내지 약 500℃의 온도, 바람직하게는 약 150℃ 내지 400℃의 온도에서 약 30초 내지 약 120초의 시간 동안 어닐링됨으로써 향상될 수 있는 것으로 여겨진다. 약 200℃ 이상의 보다 높은 어닐링 온도에서는 15초와 같은 보다 짧은 어닐링 시간만으로도 충분할 수도 있다. 본 발명의 실시예에 따라 어닐링된 구리층은 약 1.8 μohm-cm 이하의 저항이 달성될 수 있다. 예를 들어, 약 2000개의 웨이퍼로 확대하여 실험한 결과, 어닐링된 구리층은 약 1.7 μohm-cm의 이론적인 구리 저항값에 근접한 저항을 갖는다. 더욱이, 웨이퍼로부터 웨이퍼로의 시트 저항의 균일도는 또한 이전 증착된 박막에 대해 수득된 약 1.7%와 비교하여 약 0.6% 향상된다.
반사율
시트 저항 이외에, 어닐링 공정을 평가하기 위한 다른 인자로는 또한 전기도금된 층의 반사율이 있다. 일반적으로, 구리층의 반사율은 구리의 결정립 크기(표면 거칠기에 악영향을 미침) 및 구리 표면의 조성에 의해 영향을 받는다. 도 6은 여러 어닐링 시간에 대한 어닐링 온도의 함수로서 박막 스택에 대한 반사율 변화율을 도시하고 있다. 이러한 반사율은 10,000Å의 산화실리콘층 위의 250Å의 질화탄탈(TaN) 상에 증착된 2000Å의 스퍼터링된 구리 박막 위에 전기도금된 10,000Å의 구리층을 포함하는 박막 스택에 대해 480nm의 파장에서 측정된다. 본 실시예에서, 어닐링 가스 분위기는 약 4%의 수소가 함유된 질소 혼합물을 포함한다. 바람직하게, 어닐링 가스는 약 30ppm 미만, 보다 바람직하게는 약 10ppm 미만, 가장 바람직하게는 약 5ppm 미만의 산소 함량을 갖는다.
일반적으로, 구리층의 반사율은 어닐링 시간 및 온도가 증가함에 따라 증가한다. 예를 들어, 약 200℃의 어닐링 온도에서, 박막 반사율은 향상되는데, 즉 약 60초 동안의 어닐링 후에 포지티브 반사율 변화를 갖는다. 온도가 약 250℃로 증가될 때, 전기도금된 구리층은 약 30초의 어닐링 후에 약 15% 이하의 반사율이 향상된다. 그러나, 약 60초로 어닐링 시간을 증가시키더라도 추가적인 향상은 얻어지지 않는다. 약 300℃ 이상의 온도에서, 어닐링 시간은 반사율에 거의 영향을 미치지 않으며, 약 15%의 최대 반사율 변화를 달성하기 위해 단지 약 15초의 어닐링을 필요로 한다.
따라서, 본 발명의 일실시예에 따라 구리층의 반사율을 향상시키기 위해, 구리 어닐링은 바람직하게는 약 200℃ 이상의 온도, 바람직하게는 약 250℃ 이상의 온도에서 수행된다. 본 발명의 실시예에 따라 어닐링된 구리층은 약 1.2배의 전형적인 수요자 요구량을 초과하여 기준 실리콘의 반사율의 약 1.35배 정도의 반사율을 달성할 수 있다. 추가로, 어닐링된 구리층은 대기 분위기로 노출된 후에 열화되지 않고 높은 반사율을 유지할 수 있음을 알아내었다.
수소 함량의 영향
어닐링 영향은 챔버 분위기 내의 H2 함량의 함수로서 추가로 조사된다. 이는 4% 이하의 H2 농도의 함수로서 시트 저항 및 박막 반사율의 변화를 나타내는 도 7에 도시되어 있다. 약 300℃의 어닐링 온도에서는, H2 농도와 무관하게 약 18% 내지 약 20%의 시트 저항 감소가 달성된다. 이는 이러한 경우의 시트 저항의 감소는 주로 온도에 영향을 받음을 암시한다.
다른 한편으로, 반사율 변화는 H2 함량에 의해 좌우되는데, 즉 약 0.5% 이상의 H2 농도에서, 약 15%의 박막 반사율이 향상된다. 반사율은 수소 가스가 구리층의 표면 상에 산화물의 형성을 최소화시키기 때문에 부분적으로 증가되는 것으로 여겨진다. 온도, 압력, 어닐링 시간, 및 가스 분위기와 같은 다른 공정 인자를 조절함으로써, 약 0.5% 이하의 낮은 수소 농도가 구리층의 반사율 향상에 영향을 미칠 수도 있다.
본 발명의 실시예에 따른 어닐링은 전기도금된 구리 내의 결정립 크기를 증가시킬 뿐만 아니라 박막 경도를 감소시킨다. 본 발명의 실시예에 따라 달성된 최종 구리 결정립 크기는 전형적인 노 어닐링으로부터 수득된 결정립 크기와 비교될 수 있다. 더욱이, 비교가능한 결정립 크기 및 시트 저항 결과는 약 250℃에서 30초 동안 또는 약 350℃에서 60초 동안 인-시츄 어닐링을 수행함으로써 달성될 수 있다. 약 200℃ 이상의 온도에서 본 발명의 소정의 실시예에 따라 수행되는 어닐링은 또한 약 300Hv의 이전 증착된 값과 비교하여 약 50%(즉, 약 150Hv)까지 박막 경도를 감소시킨다.
인-시츄 어닐링 후에, 구리층(412)은 화학기계적 연마(CMP)와 같은 연속적인 공정 이전에 약 100℃ 이하의 온도, 바람직하게는 약 80℃ 이하의 온도, 가장 바람직하게는 약 50℃ 이하의 온도로 냉각될 수도 있다. 어닐링된 구리층(412)은 큰 결정립을 가지며 박막 경도가 감소되었기 때문에, 어닐링된 구리의 CMP 제거 속도는 어닐링되지 않은 구리의 CMP 제거 속도와 비교하여 증가된다. 도 8은 상이한 인-시츄 어닐링 온도에서 본 발명의 실시예에 따라 어닐링된 전기도금된 구리층에 대한 CMP 제거 속도의 결과를 도시하고 있다. 비록 CMP 제거 속도가 약 100℃의 온도에서 약 30 내지 120초 동안 어닐링된 후에 증가되지만, CMP 제거 속도는 바람직하게는 약 200℃ 이상의 온도에서 어닐링함으로써 안정화된다. 예를 들어, CMP 제거 속도는 약 200 내지 400℃에서의 인-시츄 어닐링에 대해 거의 42% 또는 약 40% 이상까지 증가된다. 약 200℃ 이상의 온도에서의 어닐링에 대해서는 CMP 제거 속도가 거의 변동되지 않는다. 더욱이, 어닐링된 구리의 CMP 제거 속도는 시간에 따라 일정하게 유지되는데, 이는 본 발명의 실시예에 따라 구리층(412)이 안정화되기 때문이다. 구리층(412)의 산화를 방지함으로써, CMP 동안의 슬러리 오염이 또한 방지될 수 있다. 따라서, CMP는 개선된 공정 재현성으로 수행될 수 있다.
일반적으로, 본 발명의 실시예에 따른 어닐링은 미세구조물 안정성, 강화된 반사율, 및 감소된 저항과 같은 향상된 특성을 갖는 구리층을 생성한다. 전형적으로, 완전히 어닐링된 구리층의 저항은 구리의 벌크 저항에 근접한다. 따라서, 본 발명은 전형적인 노 또는 RTP 어닐링 기술에 대한 유리한 대안인데, 이는 본 발명이 비교적 저가이고 높은 수율을 유지하면서 폭넓은 공정 마진을 갖는 어닐링 방법을 제공하기 때문이다.
비록 본 발명이 여러 바람직한 실시예를 통해 기술되었지만, 당업자들은 본 발명의 범위 내에서 변형 및 개조가 가능함을 이해할 것이다.
집적 처리 시스템 내에서 전기도금함으로써 기판 상에 상기 구리층을 형성하며, 상기 집적 처리 시스템의 챔버 내의 가스 분위기에서 상기 구리층을 처리하는 단계를 제공하여 고수율 및 저비용 소요와 함께 폭넓은 처리 범위를 가지며, 단순한 가스 분위기에서 박막 안정화가 비교적 낮은 작동 온도에서 수행될 수 있는, 구리를 어닐링 하는 방법 및 장치를 제공한다.

Claims (26)

  1. 구리층을 어닐링하기 위한 방법으로서,
    집적 처리 시스템의 제 1 챔버 내에서 전기도금함으로써 기판 상에 상기 구리층을 형성하는 단계;
    상기 집적 처리 시스템의 세척 스테이션 내에서 상기 기판을 린스하는 단계;
    상기 집적 처리 시스템의 제 2 챔버 내의, 질소(N2) 및 수소(H2)를 포함하는가스 분위기에서 상기 구리층을 처리하는 단계; 및
    상기 기판을 약 100℃ 이하의 온도로 냉각시키기 위해 냉각판에 인접한 위치로 상기 기판을 이동시키는 단계를 포함하는,
    구리층을 어닐링하기 위한 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 수소는 상기 가스 분위기에서 약 4% 미만의 농도로 존재하는,
    구리층을 어닐링하기 위한 방법.
  6. 제 5 항에 있어서,
    상기 구리층은 약 5분 미만의 시간 동안 처리되는,
    구리층을 어닐링하기 위한 방법.
  7. 제 6 항에 있어서,
    상기 구리층은 약 200 내지 약 500℃의 온도에서 처리되는,
    구리층을 어닐링하기 위한 방법.
  8. 제 7 항에 있어서,
    상기 가스 분위기는 약 100ppm 미만의 산소를 포함하는,
    구리층을 어닐링하기 위한 방법.
  9. 제 8 항에 있어서,
    상기 가스 분위기는 760torr의 압력을 포함하는,
    구리층을 어닐링하기 위한 방법.
  10. 삭제
  11. 구리층을 어닐링하는 방법으로서,
    집적 처리 시스템의 제 1 챔버 내에서 전기도금함으로써 기판 상에 상기 구리층을 형성하는 단계;
    상기 집적 처리 시스템의 세척 스테이션 내에서 상기 기판을 린스하는 단계;
    상기 집적 처리 시스템의 제 2 챔버 내에서 약 5분 미만의 시간 동안 약 200 내지 약 500℃의 온도로, 질소(N2) 및 수소(H2)를 포함하는 가스 분위기에서 상기 구리층을 처리하는 단계; 및
    상기 기판을 약 100℃ 이하의 온도로 냉각시키기 위해 냉각판에 인접한 위치로 상기 기판을 이동시키는 단계를 포함하는,
    구리층을 어닐링하는 방법.
  12. 제 11 항에 있어서,
    상기 구리층이 약 250℃의 온도에서 처리되는,
    구리층을 어닐링하는 방법.
  13. 제 12 항에 있어서,
    상기 가스 분위기는 약 100ppm 미만의 산소를 더 포함하는,
    구리층을 어닐링하는 방법.
  14. 제 13 항에 있어서,
    상기 가스 분위기는 760torr의 압력을 포함하는,
    구리층을 어닐링하는 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 1 항에 있어서,
    상기 기판은 약 80℃ 이하의 온도로 냉각되는,
    구리층을 어닐링하는 방법.
  22. 제 1 항에 있어서,
    상기 기판은 약 50℃ 이하의 온도로 냉각되는,
    구리층을 어닐링하는 방법.
  23. 제 1 항에 있어서,
    상기 냉각판을 약 5℃ 내지 약 25℃의 온도로 유지시키는 단계를 더 포함하는,
    구리층을 어닐링하는 방법.
  24. 제 11 항에 있어서,
    상기 기판은 약 80℃ 이하의 온도로 냉각되는,
    구리층을 어닐링하는 방법.
  25. 제 11 항에 있어서,
    상기 기판은 약 50℃ 이하의 온도로 냉각되는,
    구리층을 어닐링하는 방법.
  26. 제 11 항에 있어서,
    상기 냉각판을 약 5℃ 내지 약 25℃의 온도로 유지시키는 단계를 더 포함하는,
    구리층을 어닐링하는 방법.
KR1020010007765A 2000-02-18 2001-02-16 구리 박막을 어닐링하기 위한 방법 및 장치 KR100742792B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51373400A 2000-02-18 2000-02-18
US09/513,734 2000-02-18

Publications (2)

Publication Number Publication Date
KR20010082707A KR20010082707A (ko) 2001-08-30
KR100742792B1 true KR100742792B1 (ko) 2007-07-25

Family

ID=24044470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010007765A KR100742792B1 (ko) 2000-02-18 2001-02-16 구리 박막을 어닐링하기 위한 방법 및 장치

Country Status (4)

Country Link
EP (1) EP1139391A1 (ko)
JP (1) JP2001326227A (ko)
KR (1) KR100742792B1 (ko)
TW (1) TW584921B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522569B2 (ja) * 2000-11-01 2010-08-11 株式会社アルバック 熱処理方法
US7446033B2 (en) 2005-01-25 2008-11-04 Samung Electronics Co., Ltd. Method of forming a metal interconnection of a semiconductor device, and metal interconnection formed by such method
JP5211503B2 (ja) 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101713799B1 (ko) * 2011-04-15 2017-03-09 주식회사 원익아이피에스 반도체 제조장치 및 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084412A (en) 1989-10-02 1992-01-28 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device with a copper wiring layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6276072B1 (en) * 1997-07-10 2001-08-21 Applied Materials, Inc. Method and apparatus for heating and cooling substrates
JP3500564B2 (ja) * 1997-12-19 2004-02-23 富士通株式会社 半導体装置の製造方法
JPH11307481A (ja) * 1998-04-24 1999-11-05 Sony Corp 電解めっき装置および電解めっき方法
JP2000012605A (ja) * 1998-06-18 2000-01-14 World Metal:Kk 半導体チップの電極部の形成方法
JP3916023B2 (ja) * 1998-06-26 2007-05-16 株式会社エフオーアイ 鍍金システム
US6136163A (en) * 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
JP2000331959A (ja) * 1999-05-17 2000-11-30 Matsushita Electronics Industry Corp 基板処理方法および装置
JP4149620B2 (ja) * 1999-08-25 2008-09-10 株式会社荏原製作所 基板銅めっき処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084412A (en) 1989-10-02 1992-01-28 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device with a copper wiring layer
JP2839579B2 (ja) * 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2001326227A (ja) 2001-11-22
KR20010082707A (ko) 2001-08-30
TW584921B (en) 2004-04-21
EP1139391A1 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
US7192494B2 (en) Method and apparatus for annealing copper films
US6554914B1 (en) Passivation of copper in dual damascene metalization
US5378660A (en) Barrier layers and aluminum contacts
US6297147B1 (en) Plasma treatment for ex-situ contact fill
KR100446300B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6700202B2 (en) Semiconductor device having reduced oxidation interface
US6436819B1 (en) Nitrogen treatment of a metal nitride/metal stack
US6218301B1 (en) Deposition of tungsten films from W(CO)6
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US6210813B1 (en) Forming metal silicide resistant to subsequent thermal processing
US7358612B2 (en) Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance
US20020114886A1 (en) Method of tisin deposition using a chemical vapor deposition process
KR20180101226A (ko) 루테늄 배선의 제조 방법
KR100396891B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2008218659A (ja) 半導体装置の製造方法、半導体製造装置及びプログラム
KR20010029931A (ko) 마이크로-보이딩 제어 및 전기도금된 구리의 셀프-어닐링처리를 위한 최적의 어닐링 기술
US11908696B2 (en) Methods and devices for subtractive self-alignment
KR100742792B1 (ko) 구리 박막을 어닐링하기 위한 방법 및 장치
US20020162500A1 (en) Deposition of tungsten silicide films
US6790777B2 (en) Method for reducing contamination, copper reduction, and depositing a dielectric layer on a semiconductor device
US11587873B2 (en) Binary metal liner layers
US20240006235A1 (en) Composite barrier layers
US20070010080A1 (en) Plasma Treatment at Film Layer to Reduce Sheet Resistance and to Improve Via Contact Resistance
US20020137338A1 (en) Method for depositing copper films having controlled morphology and semiconductor wafers produced thereby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee