KR20010029931A - 마이크로-보이딩 제어 및 전기도금된 구리의 셀프-어닐링처리를 위한 최적의 어닐링 기술 - Google Patents

마이크로-보이딩 제어 및 전기도금된 구리의 셀프-어닐링처리를 위한 최적의 어닐링 기술 Download PDF

Info

Publication number
KR20010029931A
KR20010029931A KR1020000039882A KR20000039882A KR20010029931A KR 20010029931 A KR20010029931 A KR 20010029931A KR 1020000039882 A KR1020000039882 A KR 1020000039882A KR 20000039882 A KR20000039882 A KR 20000039882A KR 20010029931 A KR20010029931 A KR 20010029931A
Authority
KR
South Korea
Prior art keywords
substrate
layer
annealing
temperature
copper
Prior art date
Application number
KR1020000039882A
Other languages
English (en)
Inventor
로빈 청
리앙-유 첸
슈 네오
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010029931A publication Critical patent/KR20010029931A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 일반적으로 성장된 금속층에 대한 두 단계의 어닐링 프로세스를 제공한다. 특히 두 단계의 어닐링 프로세스는 금속층을 약 90초 이하의 시간동안 약 300。C에서 약 450。C에서 바람직하게는 전기도금된 구리를 약 30초 이하의 시간동안 약 300。C이하의 온도로 어닐링하기 위해 제공된다. 어닐링 프로세스는 바람직하게 백만분(ppm)의 100개이하의 산소 함유량과 체적의 약 4%이하의 수소 함유량을 조합한 처리 가스에서 발생된다. 본 발명은 기판의 처리율이 증가하며 셀프-어닐링 마이크로-보이드 제어를 개선하고 그레인 성장의 처리를 개선하는 이점을 가진다.

Description

마이크로-보이딩 제어 및 전기도금된 구리의 셀프-어닐링 처리를 위한 최적의 어닐링 기술 {OPTIMAL ANNEAL TECHNOLOGY FOR MICRO-VOIDING CONTROL AND SELF-ANNEALING MANAGEMENT OF ELECTROPLATED COPPER}
본 발명은 기판상의 금속층의 성장에 관한 것으로 특히 전기 도금 시스템에 의해 기판에서 성장하는 구리층을 어닐링하는 처리 방법에 관한 것이다.
최근 10년동안 집적 회로 설계와 제작시의 일관되며 예측할 수 있는 개선이 목격되었다. 성공 요인은 집적 회로(IC) 장치의 장치들간의 도전 경로를 제공하는 멀티레벨 상호 접속 기술이다. 초대규모 집적(VLSI)과 극초대 규모 집적(ULSI) 기술에서 수평 상호 접속(전형적으로 라인으로 참조)과 수직 상호 접속(전형적으로 접촉 또는 바이어스로 참조)과 같은 서브-쿼터 마이크론 내지는 작은 범위의 형상의 축소 범위는 금속층 성장과 금속층의 성장 처리 기술에서 더욱 중요하다. 접촉은 기본 기판의 장치로 확장되는 반면 바이어스는 기본 금속층으로 확장된다.
초극대 집적(ULSI) 기술의 중심에 있는 멀티레벨 상호 접속은 수직 및 수평 상호 접속을 포함하는 높은 경사비(aspect ratio)의 개구부에 형성된 상호 접속 형상과 다른 형상의 평탄화를 필요로 한다. 상기 상호 접속의 믿을만한 정보와 다른 특성들은 ULSI의 성공에 매우 중요하며 또한 개별 기판과 다이상의 회로 밀도와 품질을 증가시키기 위한 계속적인 노력에 매우 중요하다. 회로 밀도가 증가함에 따라 기계와 다른 형상들간의 폭 외에 이들간의 유전체는 250 나노 미터보다 적은 정도로 감소하는 반면, 유전층의 두께는 실질적으로 동일하게 유지된다. 그 결과 형상에 대한 경사비 즉 폭에 의해 분할된 높이는 증가된다.
물리적 기상 성장(PVD)과 화학적 기상 성장(CVD)과 같은 많은 전통적인 성장 프로세스는 경사비가 4:1 특히 10:1을 초과하는 구조를 충진하기가 매우 어렵다. 그러므로 형상의 폭에 대한 형상의 높이의 비율이 4:1 이상인 높은 경사비를 가진 보이드-프리, 나노 미터 크기의 형상을 형성하는데는 많은 노력이 든다. 또한 형상의 폭이 감소됨에 따라 장치의 전류는 일정하거나 증가되며 그 결과 형성의 전류 밀도는 증가된다.
구성 요소인 알루미늄(AL)과 그 합금은 라인을 형성하는데 사용되는 전통적인 금속이며, 알루미늄의 감지된 낮은 전기 저항, 실리콘 이산화물(SiO2)에 대한 뛰어난 부착력, 패터닝의 쉬움 및 매우 순수한 형태의 Al을 획득하기 위한 능력으로 인해 반도체 처리시에 플러그인된다. 그러나 알루미늄은 구리와 같은 다른 도전성 금속보다 높은 전기 저항을 가지며 또한 컨덕터에 보이드를 형성하는데 따른 전기 이동이 존재한다.
형상의 크기를 감소시키는데는 알루미늄보다 큰 도전성을 가진 도전성 물질을 사용할 필요가 있다. 구리와 그 합금이 현재는 알루미늄을 대신해서 상호 접속 금속으로 고려되며 이는 구리가 낮은 저항(알루미늄의 3.1μΩ-cm와 비교하여 1.7μΩ-cm), 특히 높은 전기이동 저항과 높은 전류 운반 능력을 가지기 때문이다. 구리는 또한 충분한 온도에 대한 도전성을 가지며 매우 순수한 형태로 이용될 수 있다. 그러므로 구리는 반도체 기판상의 서브-쿼터 마이크론과 높은 경사비 상호 접속 형상에 대한 선택 물질이 될 수 있다.
반도체 장치의 제조시 구리를 사용하는 것이 바람직함에도 불구하고 높은 경사비를 가진 형상(예를 들면 ≥ 4:1 경사 즉 0.35μ이하의 크기)으로 구리를 성장시키는 제작 방법의 선택은 제한된다. 과거에는 화학적 기상 성장(CVD)과 물리적 기상 성장(PVD)이 컨택, 바이어스, 라인 또는 기판에 형성된 다른 형상으로 전기적으로 도전성인 물질, 전형적으로는 알루미늄을 성장시키는 바람직한 프로세스였다.
그러나, 구리를 사용하는 기술에서는 CVD 구리 프로세서가 먼저 개발되었고, 이 형상으로 성장하는 PVD 구리는 형상에 성장된 보이드로 인해 만족스럽지 못한 결과를 가져왔다. 예를 들어 PVD 구리는 작은 형상에 개구부를 브리지하는 경향이 있으며 그 결과 바이어스의 보이드 및 상호 접속을 전형적으로 포함하는 기판에 등각의 큰 성장이 발생된다. 상기 프로세스의 제한으로 인해 전기 도금은 회로 보드의 제작시에 우선적으로 제한되며 반도체 장치에 바이어스와 컨택을 충진하는데 사용된다. 그러므로 기판 제작시에 사용되는 특히 높은 경사비를 가진 형상을 응용하는 전기 도금 프로세스를 개선시키는데 많은 노력들이 있었다.
금속 전기 도금은 일반적으로 공지되어 있으며 여러 기술에 의해 달성될 수 있다. 기판에 금속을 전기 도금하는 셀의 현재의 설계는 파운틴 플래터(fountain plater) 구성을 기초로 한다. 반도체 기판은 원통형 전해질 컨테이너 위에서 고정 거리로 플래팅 표면에 위치하며, 전해질은 기판 플래팅 표면에 수직으로 충돌한다. 기판은 플래팅 시스템의 음극이며, 플래팅 솔루션의 이온은 기판의 도전성이며 노출된 표면과 기판의 서브-마이크론 형상에서 성장한다.
전형적인 구리 전기 도금 성장 방법은 일반적으로 물리 기상 성장을 포함하는데, 이는 형성된 여러 형상을 가진 기판의 표면위에 베리어층을 성장시키고 그 위에 바람직하게 구리인 도전성 금속 시드층(seed layer)을 성장시키며 그 위에 구조/형성을 충진하기 위해 도전성 금속층을 전기 도금한다. 끝으로 성장된 층과 유전층은 도전성 상호 접속 형상을 한정하기 위해 화학 기계 연마(CMP)와 같은 평탄화 기술로 평탄화된다.
구리로 전기도금하는 것은 기판 제조 처리에 있어 상당한 변화를 가져온다. 예를 들어 전기도금된 구리는 전형적으로 기판 표면을 따라 균일하게 평탄화되지 않으며 보이드와 형상의 불연속 부분을 남긴다. 이러한 불균일성은 회로의 균일성, 도전성, 신뢰성에 악영향을 미친다. 예를 들면 구리층이 기판에 성장될 때 높은 보이드가 형성되어 경사비가 완전히 채워지기 전에 형상의 개구부를 따라 브리지된다. 다음으로 보이드 주변의 금속 원자의 높은 이동도에 의해 원자가 확산되며 보이드 표면을 최소로 하며 이는 원형 보이드를 형성하여 낮으며 신뢰할수 없는 전기 접촉을 일으킨다. 보이드는 컨덕터의 인접 단면이 컨덕터를 따라 오픈 회로에 유입되는 전류의 품질을 유지하는데 불충분하다. 유사하게 열을 전도할 수 있는 컨덕터 영역은 보이드가 형성되는 곳에서 감소되며 컨덕터의 실패에 대한 위험을 증가시킨다. 또한 이러한 불균일성은 기판에 대한 도전체의 접착력에 영향을 미치고 도전체에 적절하게 본딩되는 다음 층의 능력에 영향을 미친다.
층의 불균일성과 다른 처리 성장 제한을 극복하기 위해 성장후의 필름의 열처리가 실행된다. 이에 대한 효과적인 기술은 어닐링이다. 어닐링은 특히 유리 또는 금속과 같은 물질을 가열하여 천천히 냉각하는 프로세스이다. 어닐링은 보이드를 충진하기 위해 물질을 흘려보내며 층을 정제하고 도핑 또는 층의 확산을 촉진시키며 크리스탈 성장과 방위를 관리한다. 어닐링동안 유입된 열은 금속층이 높은 경사비에서 보이드에 유입되어 충진되게 하며 금속간 접착력을 개선하기 위해 인접층으로 확산되게 한다. 예를 들면 성장된 층은 오염원을 제거하기 위해 불활성 대기 또는 금속과 산화물 또는 질화물을 형성하기 위해 산소 또는 질소에서 어닐링될 수 있다. 크리스탈 성장과 방위는 30분 이상 금속을 어닐링하고 금속층을 짧은 시간동안 녹이며 재결정을 위한 냉각 시간을 허용하여 처리될 수 있다. 어닐링은 또한 성장동안 형성된 금속층의 내부 스트레스를 감소시키며 이에 따라 층의 메짐성(brittleness)을 감소시키고 층의 인성(toughness)을 증가시킨다.
구리는 전형적으로 반도체 제작시 성장된 다른 금속과 비교하여 상대적으로 낮은 용융 온도를 가지기 때문에 어닐링을 위한 이상적인 물질이다. 특히 전기도금 기술을 사용하여 구리를 성장시키는 반도체 제조에 있어서의 새로운 개선점은 보다 나은 구리 어닐링 프로세스를 개발하는 흥미를 유발시킨다. 또한 전기 도금 또는 ECP 구리에 의해 성장된 구리는 셀프 어닐링의 물리적인 현상을 가진다. 셀프 어닐링에서 구리는 실내 온도에서의 평탄화 후에 보다 안정된 구조로 "성장(grow)"할 것이다. 공업용 어닐링은 이러한 셀프 어닐링 프로세스를 제어할 수 있다.
현재의 공업용 실시는 그레인 성장을 얻기위해 높은 온도의 어닐링을 수행하거나 셀프 어닐링 현상을 제거하기 위해 낮은 온도의 어닐링을 수행한다. 노(furnace) 어닐링 기술은 이 셀프 어닐링 프로세스를 스피드-업하고 에칭과 화학 기계 연마와 같은 추가적인 다운-스트림 처리 단계를 위해 필름 특성을 안정화시키는데 주로 사용된다. 어닐링 노에서 기판은 약 250。C에서 400。C로 가열되며 약 30분동안 어닐링되고 실내 온도에서 냉각된다.
게다가 성장된 금속층의 두께는 구리 필름의 최종 셀프 어닐링 상태에서 중요한 역할을 한다. 전형적인 250。C의 노 어닐링 또는 Applied Material사의 (캘리포니아 산타클라라 소재) ElectraTM구리 평탄화 시스템을 사용하는 300。C이하의 어닐링에서는 동일한 스트레스 특성과 스트레스 감소가 블랭킷 필름에 생성될 것이다. 그러나, 진보한 기술을 위해 필요한 0.35μm의 세밀한 라인 형상은 동일 프로세스에 대한 블랭킷 필름의 스트레스 감소와 스트레스 특성을 보여주지 않는다. 그러므로 세밀한 라인 형상은 블랭킷 필름 또는 큰 형상의 어닐링된 구리층으로서 유사한 스트레스 필름 결과를 이루기 위해 보다 많은 에너지와 시간을 필요로 한다.
기대한 바와 같이 어닐링 프로세스는 시간이 걸리며 기판 처리율이 낮아진다. 처리율은 종종 한 묶음인 100개의 기판에 대해 4시간 이상이거나 대략 시간당 25기판 이하의 처리율이다. 상기처리율은 현재의 반도체 제조시의 높은 생산율에 대해서 너무 느리다.
그러므로 높은 기판 처리율과 전기 도금된 구리층에 응용하기 위한 보다 짧은 시간을 가지는 보다 효과적인 어닐링 프로세스가 필요하다. 이상적으로는 상기 프로세스가 구리의 그레인 성장과 높은 경사비의 구리 보이드 충진에 대한 필요성을 처리해야 한다. 게다가 상기 프로세스는 세밀 형상의 필름 스트레스의 문제를 극복해야 한다.
도 1은 본 발명의 일 실시예에 따른 기판 형상을 제작하기 위해 기판상에 성장하고 에칭되어 패턴화된 층 구조의 단면도이다.
도 2a는 본 발명의 일 실시예에서 따른 비아(via)를 충진하는 구리층의 성장 및 어닐링을 도시한 층 구조의 단면도이다.
도 2b는 도 2a의 층 구조의 평탄화를 도시한 층 구조의 단면도이다.
도 3은 전기 도금된 시스템 플랫포옴의 개략도이다.
도 4는 고속 온도 어닐 챔버의 단면도이다.
본 발명은 일반적으로 전기도금 기술을 사용하여 성장된 금속층을 어닐링하기 위한 두가지 처리 프로세스를 제공한다. 본 발명의 일 측면에서 어닐링 프로세스는 바람직하게 구리에 대해 약 300。C이하의 제 1 온도에서 금속층을 어닐링하며 다음으로 제 1 온도보다 높은 제 2 온도, 바람직하게 약 300。C이상과 약 450。이하에서, 금속층을 어닐링하는 단계를 포함한다. 바람직하게 제 1 온도에서의 어닐링은 약 30초 이하의 시간을 가짐 제 2 온도에서의 어닐링은 약 90초 이하의 시간을 갖는다. 금속은 바람직하게 실내 온도에서 쉽게 전기 도금될 수 있는 구리와 같은 금속으로 전기도금되어 성장된다. 어닐링 프로세스는 대략 대기 압력의 처리 가스에서 발생된다. 바람직하게 처리 가스는 질소(N2), 아르곤(Ar), 헬륨(He) 및 백만분(ppm)의 100개이하의 산소 함유량과 체적의 약 4%이하의 수소 함유량의 조합이다.
본 발명의 다른 측면에서 기판에 유전층을 성장시키고 기판으로 패턴을 에칭하며 기판에 베리어층을 성장시키고 베리어층에 도전성 금속층을 성장시키며 제 1 온도에서 도전성 금속층을 어닐링하고 상술한 바와 같은 제 1 온도보다 높은 제 2 온도에서 도전성 금속층을 어닐링시킴으로써 기판에 일 형상이 형성된다. 상기 두 단계의 프로세스는 그레인 성장 제어와 높은 경사비의 보이드 충진을 제공한다.
본 발명은 도면을 참조로 이하에서 상세히 설명된다.
본 발명은 일반적으로 성장된 층을 위한 두 단계의 어닐링 프로세스를 제공한다. 특히 본 발명은 기판상에서 성장하는 전기 도금된 구리와 같은 성장된 금속층을 위한 두 단계의 어닐링 프로세스를 제공하며 여기에서 성장된 금속은 제 1 온도로 어닐링되고 이보다 높은 제 2 온도로 어닐링된다. 두 단계의 어닐링 프로세스는 바람직하게 전기도금된 구리를 약300。C내지는 약 450。C에서 약 90 이하의 시간동안 금속층을 어닐링하는 것을 포함한다. 금속은 바람직하게 실내 온도에서 전기 도금되어 성장된다. 본 발명은 처리율이 증가되며 셀프-어닐링 마이크로-보이드 제어를 개선하고 그레이 성장 처리를 개선하는 이점을 가진다.
제 1 어닐링 온도는 개구부에 형성된 보이드와 홀 및 다른 기판 형상을 채우기 위해 어닐링된 물질의 흐름을 증가시켜 기판 형상 마이크로-보이딩을 제어한다. 낮은 어닐링 온도는 셀프-어닐링 ECP 구리의 구동력으로 동작하는 필름에 대해 낮은 스트레스를 가져올 것이다. 제 2 어닐링 온도는 금속층의 최종 셀프-어닐링을 제어하며 또한 금속 필름의 결정 방위와 그레인 성장을 처리한다.
어닐링 이전에 셀프-어닐링 마이크로-보이딩 제어와 그레인 성장 제어의 경합되는 프로세스가 처리되지는 않는다. 전형적으로 이러한 관계들은 그레인 이득을 달성하기 위해 높은 온도의 어닐링 또는 셀프-어닐링 현상을 촉진시키기 위해 낮은 온도의 어닐링을 실행함으로서 처리된다. 게다가 본 발명의 어닐링 프로세스는 제 1 어닐링 단계와 다음의 제 2 어닐링 단계에 낮은 필름 스트레스를 가진 금속층을 전개하며 필름 스트레스의 증가를 억제시키는 동시에 보다 안정적인 금속층 구조에 대한 그레인 성장을 처리함으로서 서브 마이크론 형상의 필름 스트레스의 문제를 극복한다.
어닐링 처리의 경우 어닐링 챔버는 바람직하게 대략 대기압에서 유지되며 어닐링 챔버 내부의 산소 함유량은 바람직하게 어닐링 처리 프로세스 동안 약 백만(ppm)분의 100개 이하로 제어된다. 바람직하게 어닐링 챔버 내의 처리 가스는 질소(N2), 아르곤(Ar), 헬륨(He), 및 그 조합을 포함하며, 약 4% 이하의 수소(H2)를 포함한다. 어닐링 챔버로 흐르는 처리 가스는 20리터/분 이상에서 유지되며 특히 챔버는 100ppm 이하로 산소 함유량을 제어하기 위한 흐름율이 필요하다.
당업자는 두 단계의 어닐링 프로세스를 수정하는 동시에 시간 및 온도에 대해 가변 장치, 프로세스 및 원하는 필름 특성을 사용하지 않고 본 발명의 성능에 대한 프로세스의 기본적인 특성을 유지하는 필요성을 이해할 것이다.
구리층은 기판상에 구리층을 성장시키고 구리층이 흐르도록 약 30초 이하의 시간동안 약 300。C이하의 제 1 온도에서 구리층을 어닐링하며 약 90초 이하의 시간동안 약 300。C에서 약 450。C의 제 2 온도에서 구리층을 어닐링함으로서 상기 프로세스를 사용하여 효과적으로 개선될 수 있다. 구리층은 기술상 공지된 방법 전형적으로 물리 기상 성장(PVD), 화학 기상 성장(CVD) 및 전기 도금과 같은 통상적으로 공지된 방법으로 성장될 수 있다. 제 1 어닐링에 의해 구리는 기판 형상에 형성된 보이드에 채워지며 금속층의 다른 레이어링 결함을 보정하도록 한다. 낮은 온도에서의 구리의 흐름은 금속층이 어닐링 처리동안 재결정 또는 고밀도화 될 때 전개된 필름 스트레스를 감소시킨다. 높은 온도에서의 어닐링은 낮은 온도의 어닐링에서 전개된 안정된 필름 구조를 기초로 구리층에서의 그레인 성장과 결정 방위를 처리할 수 있다.
본 발명에 따라 기판 형상 또는 개구부를 형성하기 위해, 유전층이 기판상에 형성된 기본물질에 형성된다. 유전층은 수평 및 수직 상호 접속과 같은 임의의 연속된 기판 형상을 전개하는데 필요한 두께일 수 있다. 유전층은 또한 듀얼 다마신 비아와 와이어 해상력이 에칭되어 패턴화되는 경우 단일 상호 접속층의 두께의 약 두배가 될 수 있다. 임의의 유전체는 현재 공지되거나 아직 공지되지 않았지만 본 발명의 영역에서 사용될 수 있다. 유전층은 임의의 적당한 기본물질에 성장될 수 있지만, 바람직한 기본 물질은 베리어 물질, 도전성 물질, 및 도핑된 실리콘을 포함한다.
도 1은 기판 또는 기본 기판층(12)에 형성된 유전층(14)을 도시한 층 구조(10)의 단면도이다. 여기에서 기판층(12)은 바람직하게 전기적으로 도전성인 멤버 또는 층이다. 기판층(12)은 도핑된 실리콘 기판의 형태이거나 기판상에 형성된 제 1 또는 다음의 도전층일 수 있다. 유전층(14)은 전체 집적 회로의 일부를 형성하기 위해 기술상 공지된 절차에 따라 기본 기판층(12)상에 형성된다. 일단 유전층(14)이 성장하면 원하는 상호 접속(16)을 이루기 위해 유전층(14)이 에칭된다. 이 상호접속은 기본 기판층(12)과 유전성 측벽(12)의 작은 부분을 노출하는 플로어(20)를 가진다.
유전층(14)의 에칭은 플라즈마 에칭을 포함하는 임의의 유전체의 에칭 프로세스로 달성될 수 있다. 실리콘 이산화물과 유기체를 에칭하는 특정 기술은 각각 버퍼링된 불화수소산과 아세톤 또는 EKC와 같은 화합물을 포함할 수 있다. 그러나 패터닝과 에칭은 공지된 기술을 사용하여 달성될 수 있다. 기본 물질(12)은 층, 와이어 또는 금속을 포함하는 장치, 도핑된 실리콘 또는 다른 도전성 물질일 수 있다. 특히 기본 물질은 티타늄, 티타늄 질화물, 티타늄 실리콘 질화물, 텅스텐 질화물, 텅스텐 실리콘 질화물, 탄탈, 탄탈 질화물, 타탈 실리콘 질화물, 도핑된 실리콘, 알루미늄 및 알루미늄 산화물과 같은 통상적인 베리어 물질의 배리어 층에 의해 제공될 수 있다.
도 2a는 패턴화된 유전층(14)을 따르는 배리어층(17)에 전기도금하여 성장된 구리층(18)을 도시한 도 1의 층 구조(10)의 단면도이다. 이때 구리층(18)은 상호 접속(16)부를 완전히 충진한다. 상호접속부(16)를 충진하기 위해 이 구조의 전체 영역은 전기 도금된 구리로 덮힐 필요가 있을 것이다. 두 단계의 어닐링 프로세스는 약 30초 이하의 시간동안 약 300。C이하의 온도에서 구리층(18)을 어닐링하며 다음으로 약 90초 이하의 시간동안 약 300。C에서 약 400。C사이의 온도에서 구리층(18)을 어닐링하여 실행된다. 구리층을 어닐링하는 것은 구리가 흐르도록 하여 바이어스 상호 접속부(16)에서 형성된 임의의 보이드(도시되지 않음)를 채우며 또한 구리층(18)의 그레인 성장과 결정 방위를 처리하도록 한다. 이 형상은 도 2b에 도시된 바와 같이 이 구조(10)의 상부를 평탄화함으로서 바람직하게는 화학 기계 연마(CMP)에 의해 처리될 수 있다. 평탄화 처리동안 구리층(18)과 유전층(14)의 일부는 표면의 상부로부터 제거되며, 비아(16)에 형성된 도전성 형상(24)과 완전히 평탄한 표면을 남긴다.
선택적으로 시드층(seed layer;도시되지 않음)은 전기 도금된 구리층(18)의 성장을 돕기위해 성장될 수 있다. 상기 시드층은 물리 기상 성장(PVD) 또는 화학 기상 성장(CVD)에 의해 성장된 구리일 수 있다; 그러나, 기술상 고려되는 임의의 적당한 구리 시드층이 사용될 수 있다.
배리어 층(17)은 구리층(18)으로부터 기본 기판층(12)으로의 확산을 방지하기 위해 시드층 또는 구리층(18)보다 먼저 성장된다. 구리 금속층의 경우 바람직한 배리어층(17)은 내화성 금속(텅스텐(W), 텅스텐 질화물(WN), 니오븀(Nb), 알루미늄 규산염 등), 탄탈(Ta), 탄탈 질화물(TaN), 탄타늄 질화물(TiN), PVD Ti/N2-스터프된(stuffed), 도핑된 실리콘, 알루미늄 및 알리미늄 산화물, 3원 합성물(TiSiN, WSiN 등)의 층 또는 상기 층의 조합을 포함한다. 가장 바람직한 배리어 물질은 PVD에 의해 전형적으로 성장하는 Ta 및 TaN이다.
장치
도 3은 본 발명의 목적에 적합한 어닐링 챔버(211)가 구현된 전기도금 시스템 플랫포옴(200)의 개략도이다. 적당한 장치는 전형적으로 구리에 의한 전기도금 성장과 집적된 프로세스의 어닐링 챔버를 제공한다.
전기 도금 시스템 플랫포옴(200)은 일반적으로 로딩 스테이션(210), 열적 어닐링 챔버(211), 메인프레임(214) 및 전기도금 재공급 시스템(220)을 포함한다. 메인 프레임(214)은 일반적으로 메인프레임 전송 스테이션(216), 스핀-린스 드라이(SRD) 스테이션(212), 다수의 처리 스테이션(218) 및 시드층 복구 스테이션(215)을 포함한다. 바람직하게 전기도금 시스템 플랫포옴(200) 특히 메인프레임(214)은 플렉시글라스 패널과 같은 패널을 사용하여 클린 환경에서 밀봉된다. 메인프레임(214)은 전기 화학 성장 프로세스를 완료하기 위해 필요한 여러 스테이션을 지지하는 컷-아우트를 가진 베이스(217)를 포함한다. 베이스(217)는 바람직하게 알루미늄, 스테인레스 스틸 또는 여기에 배치된 여러 스테이션을 지지할 수 있는 다른 단단한 물질로 이루어진다. Halartm, 에틸-클로로-트리-플루오르-에탈린(ECTFE)과 같은 화학적 보호 코딩 또는 다른 보호 코딩이 바람직하게 잠재적인 화학적 부식에 노출된 베이스(217)의 표면에서 성장한다. 바람직하게 보호 코딩은 금속 베이스(217)에 대한 충분한 등각의 커버리지(conformal coverage)를 제공하며, 금속 베이스(217)에 효과적으로 접착하며, 충분한 연성을 제공하고, 시스템의 표준 동작 상태 하에서의 크래킹에 견딜수 있다. 각각의 처리 스테이션(218)은 하나 이상의 처리 셀(240)을 포함한다. 전해질 재공급 시스템(220)은 전기도금 처리에 사용된 전해질을 순환시키기 위해 메인프레임(214)에 근접하게 위치하며 처리셀(240)에 접속된다. 전기 도금 시스템 플랫포옴(200)은 또한 시스템에 전력을 공급하는 전력 공급 스테이션(221)과 전형적으로 프로그램가능한 마이크로 프로세서인 제어 시스템(222)을 포함한다.
메인 프레임 전송 스테이션(216)은 메인프레임의 여러 스테이션들 사이에서 기판의 전송을 제공하기 위해 중심에 배치된 메인프레임 전송 로봇(242)을 포함한다. 바람직하게 메인프레임 전송 로봇(242)은 처리 스테이션(218)의 웨이퍼의 독립적인 액세스를 제공하는 다수의 개별 로봇암(2402), SRD 스테이션(212), 시드층 복구 스테이션 및 메인프레임과 접속하거나 여기에 배치된 다른 처리 스테이션을 포함한다. 도 3에 도시된 바와 같이 메인프레임 전송 로봇(242)은 처리 스테이션(218)에 대한 처리 셀(240)의 수와 일치하는 두 개의 로봇 암(2402)을 포함한다. 각각의 로봇 암(2402)은 웨이퍼 전송동안 웨이퍼를 홀딩하는 엔드 이펙터(2404)를 포함한다. 바람직하게 각각의 로봇 암(2402)은 시스템에서 웨이퍼의 독립적인 전송을 용이하게 하기 위해 다른 암과는 독립적으로 동작할 수 있다. 선택적으로 로봇암(2402)은 일 로봇이 다른 로봇 암이 수축될 때 신장되도록 링크된 방식으로 동작한다. 메인프레임 전송 로봇(242)은 다수의 로봇 암(2402; 두 개가 도시됨)을 포함하며 플리퍼 로봇(242)은 각 로봇 암(2402)에 대해 이펙트로서 부착된다. 플리퍼 로봇은 기술상 공지되어 있으며 캘리포니아 밀피타스에 소재한 Rorze Automation Inc로부터 입수할 수 있는 모델 RR701과 같은 웨이퍼 핸들링 로봇에 대한 엔드 이펙터로서 부착될 수 있다. 엔드 이펙트로서 플리퍼 로봇을 가진 메인 전송 로봇(242)은 메인프레임에 부착된 서로 다른 스테이션들 사이에서 기판을 전송할 수 있으며 원하는 표면 방위로 전송되는 기판을 플리핑할 수 있다.
로딩 스테이션(210)은 바람직하게 하나 이상의 기판 카세트 수신 영역(224), 하나 이상의 로딩 스테이션 전송 로봇(228) 및 적어도 하나의 기판 오리엔터(230)를 포함한다. 기판 카세트 수신 영역, 로딩 스테이션 전송 로봇(228) 및 로딩 스테이션(210)에 포함된 기판 오리엔터의 개수는 시스템의 원하는 처리에 따라 구성될 수 있다. 도 2와 3의 일 실시예에 도시된 바와 같이, 로딩 스테이션(234)은 두 개의 기판 카세트 수신 영역(224), 두 개의 로딩 스테이션 로봇(228) 및 하나의 기판 오리엔터(230)를 포함한다. 기판(234)을 포함하는 기판 카세트(232)는 기판(234)을 전기도금 시스템 플랫폼에 삽입하기 위해 기판 카세트 수신 영역(224)에 로딩된다. 로딩 스테이션 전송 로봇(228)은 기판 카세트(232)와 기판 오리엔터(230) 사이에서 기판(234)을 전송한다. 로딩 스테이션 전송 로봇(228)은 기술상 공지된 전형적인 전송 로봇을 포함한다. 기판 오리엔터(230)는 기판이 적절하게 처리되도록 원하는 방위에 각각의 기판(234)을 위치시킨다. 로딩 스테이션 전송 로봇(228)은 또한 로딩 스테이션(210)과 SRD 스테이션(212) 사이와 로딩 스테이션(210)과 열적 어닐링 챔버(211) 사이에서 기판(234)을 전송한다. 로딩 스테이션(210)은 바람직하게 시스템을 통한 기판의 효과적인 전송을 용이하게 하는 데 필요한 기판의 일시적인 저장을 위한 기판 카세트(231)를 포함한다.
도 4는 본 발명에 따른 고속 열적 어닐링 챔버의 단면도이다. 고속 열적 어닐링(RTA) 챔버(211)는 바람직하게 로딩 스테이션(210)에 접속되며 기판은 로딩 스테이션 전송 로봇(228)에 의해 RTA 챔버(211)로 전송되거나 그 외부로 전송된다. 전기 도금 시스템은 바람직하게 로딩 스테이션(210)의 대칭 구조와 일치하는 반대면에 배치한 두 개의 RTA 챔버(211)를 포함한다. 열적 어닐링 챔버는 전형적으로 성장된 물질의 특성을 강화하기 위해 기판 처리 시스템에서 이용된다. 본 발명은 전기 도금 결과를 강화하기 위해 고온 플레이트 디자인과 열 램프 디자인을 포함하는 다수의 열적 어닐링 챔버 설계를 이용하는 것을 고려한다. 본 발명에 사용되는 열적 어닐링 챔버는 캘리포니차 산타 클라라에 소재한 Applied Materials Inc.으로부터 입수할 수 있는 WxZ이다. 본 발명은 고온 플레이트 고속 열적 어닐링 챔버를 사용하여 기술하였지만, 다른 열적 어닐링 챔버의 응용이 고려될 수 있다.
RTA 챔버(211)는 일반적으로 인클로져(302), 히터 플레이트(304), 히터(307) 및 다수의 기판 지지 핀(306)을 포함한다. 인클로져(302)는 베이스(308), 측벽(310) 및 상부(312)를 포함한다. 바람직하게 저온 플레이트(313)는 인클로져의 상부(312) 아래에 배치된다. 선택적으로 저온 플레이트(313)는 인클로져의 상부(312)의 일부로서 일체 성형된다. 바람직하게 리플렉터 절연체 디쉬(314)는 베이스(308)의 인클로져(302)의 내부에 배치된다. 리플렉터 절연체 디쉬(314)는 전형적으로 석영, 알루미늄 또는 고온(즉, 약 500°c 이상)에서 결딜수 있으며 히터(307)와 인클로져(302) 사이의 열 절연체로서 동작하는 다른 물질로 이루어진다. 디쉬(314)는 또한 히터를 히터 플레이트(306) 뒤편으로 유도하기 위해 금과 같은 반사 물질로 코팅될 수 있다.
히터 플레이트(304)는 바람직하게 시스템에서 처리된 기판과 비교하여 큰 체적을 가지며 바람직하게 실리콘 카바이드, 석영 또는 RTA 챔버(211)의 임의의 주변 가스 또는 기판 물질과 반응하지 않는 다른 물질로 제작될 수 있다. 히터(307)는 전형적으로 저항성 히팅 엘리멘트 또는 도전성/방사 히트 소스를 포함하며 히팅된 플레이트(306)와 리플렉터 절연체 디쉬(314) 사이에 배치된다. 히터(307)는 히터(307)를 가열하기 위한 에너지를 공급하기 위해 전력 소스(316)에 접속된다. 바람직하게 열전쌍(320)은 도관(322)에 배치되며 베이스(308)와 디쉬(314)를 통하여 배치되고 히터 플레이트(304)로 연장된다. 열전쌍(320)은 제어기(즉, 이하 기술되는 시스템 제어기)에 접속되며 제어기에 온도 측정값을 제공한다. 제어기는 온도 측정값과 원하는 어닐링 온도에 따라 히터(307)에 의해 공급된 열을 감소시키거나 증가시킨다.
인클로져(302)는 바람직하게 냉각을 위해 측벽(310)과 열적으로 접촉하는 인클로져(302)의 외부면에 배치된 냉각 멤버(318)를 포함한다. 선택적으로 하나 이상의 냉각 채널(도시되지 않음)은 인클로져(302)의 온도를 제어하기 위해 측벽(310)의 내부에서 형성된다. 상부(312)의 내부면에 배치된 냉각 플레이트(313)는 냉각 플레이트(313)에 근접한 위치의 기판을 냉각시킨다.
RTA 챔버(211)는 내부와 외부로 기판을 전송하는 것을 용이하게 하기 위해 인클로져(302)의 측벽(310)에 배치된 슬릿 밸브(322)를 포함한다. 슬릿 밸브(322)는 선택적으로 로딩 스테이션(210)과 통신하는 인클로져의 측벽(310)의 개구부(324)를 밀봉한다. 로딩 스테이션 전송 로봇(228;도3 참조)은 개구부(324)를 통해 RTA 챔버의 내부와 외부로 기판을 전송한다.
기판 지지 핀(306)은 바람직하게 석영, 알루미늄, 알루미늄 산화물, 실리콘 카바이드 또는 다른 고온 저항 물질로 구성된 말단이 테이핑된 멤버를 포함한다. 각각의 기판 지지 핀(306)은 바람직하게 히터 플레이트(304)를 통해 연장되고 열과 산화 저항 물질로 이루어진 관형 도관(326)내에 배치된다. 기판 지지 핀(306)은 균일한 방식으로 기판 지지 핀(306)을 이동시키기 위해 리프트 플레이트(328)에 접속된다. 리프트 플레이트(328)는 RTA 채버내의 여러 수직 위치에서의 기판의 위치설정을 용이하게 하기 위해 리프트 플레이트(328)를 이동시키는 리프트 샤프트(332)를 통해 스텝 모터와 같은 액추에이터(330)에 부착된다. 리프트 샤프트(332)는 인클로져(302)의 베이스(308)를 통해 연장되며 샤프트 주변에 배치된 밀봉 플랜지(334)에 의해 밀봉된다.
RTA 챔버(211)로 기판을 전송하기 위해 슬릿 밸브(322)는 개방되며 로딩 스테이션 전송 로봇(228)은 개구부(324)를 통해 RTA 챔버로 위치한 기판을 가진 로봇 블레이드를 연장시킨다. 로딩 스테이션 전송 로봇(228)의 로봇 블레이드는 히터 플레이트(304) 상의 RTA 챔버에 기판을 위치시킨다. 기판 지지 핀(306)은 로봇 블레이드로 기판을 들어올리기 위해 위로 연장된다. 로봇 블레이드는 다음으로 RTA 챔보로부터 회수되며 슬릿 밸브(322)는 개구부를 닫는다. 기판 지지 핀(306)은 히터 플레이트(304)로부터 원하는 거리만큼 기판을 낮추어 회수된다. 선택적으로 기판 지지 핀(306)은 히터 플레이트와 직접적으로 접촉하는 곳에 기판을 위치시키기 위해 완전히 회수될 수 있다.
바람직하게 가스 입구(336)는 어닐링 처리동안 선택된 가스를 RTA 챔버(211)로 흐르게 하도록 인클로져(302)의 측벽(310)을 통해 배치된다. 가스 입구(336)는 RTA 챔버(211)로 가스의 흐름을 제어하도록 밸브(340)를 통해 가스 소스(338)에 접속된다. 가스 출구(342)는 바람직하게 RTA 챔버의 가스를 배출시키기 위해 인클로져(302)의 측벽(310)의 낮은 부분에 배치되며 바람직하게 챔버 외부로부터 대기의 백스트림을 방지하기 위해 릴리프/체크 밸브(344)로 접속된다. 선택적으로 가스 출구(342)는 어닐링 처리동안 RTA 챔버를 원하는 진공 레벨로 배출하기 위해 진공 펌프(도시되지 않음)에 접속된다.
본 발명에 따르면 기판은 전기 도금 셀에서 전기도금되고 SRD 스테이션에서 클리닝된 후 RTA 챔버(211)에서 어닐링된다. 바람직하게 RTA 챔버(211)는 대기압에서 유지되며 RTA 챔버(211)의 산호 함유량은 어닐링 처리동안 약 100PPM이하로 제어된다. 바람직하게 RTA 챔버(211)내의 처리 가스는 질소(N2), 아르곤(Ar), 헬륨(He) 및 약 4% 이하의 수소(H2)로 상기의 조합물을 포함하며 RTA 챔버(211)로의 처리 가스 흐름은 100ppm 이하로 산소 함유량을 제어하기 위해 20리터/분 이상에서 유지된다.
전기 도금된 기판은 바람직하게 약 30초 이하의 시간동안 약 300°C이하의 온도에서 어닐링되며, 다음으로 약 90초 이하의 시간동안 300°C내지 450°C의 온도에서 층을 어닐링된다. 고속 열적 어닐링 프로세싱은 전형적으로 적어도 초당 50°C의 온도 증가를 요구한다. 어닐링 프로세싱동안 기판의 필요한 온도 증가의 비율을 제공하기 위해 히터 플레이트는 바람직하게 약 350°C내지 450°C에서 유지되며 기판은 바람직하게 어닐링 처리 프로세싱동안 히터 플레이터로부터 0mm(즉 히터 플레이터와 접촉)내지 약 20mm에서 위치한다. 바람직하게 제어 시스템(222)은 RTA 챔버(211)의 동작을 제어하며 히터 플레이트의 온도와 RTA 챔버의 원하는 주변 환경을 유지하는 것을 포함한다.
어닐링 처리 프로세스가 완료된 후 기판 지지 핀(306)은 기판을 RTA 챔버(211)의 외부로 전송하기 위한 위치로 들어올린다. 슬릿 밸브(322)는 개방되고 로딩 스테이션 로봇(228)의 로봇 블레이드가 RTA 챔버로 연장되며 기판 아래로 위치한다. 로딩 스테이션 전송 로봇(228)은 다음으로 전기 도금 처리 시스템(도 3참조)으로부터의 제거를 위해 카세트(232)로 처리된 기판을 전송한다.
도 3을 다시 참조하면 전기 도금 시스템 플랫폼(200)은 플랫폼의 각 성분의 기능을 제어하는 제어 시스템(222)을 포함한다. 바람직하게 제어 시스템(222)은 메인프레임(214)의 상부에 장착되고 프로그램 가능한 마이크로 프로세서를 포함한다. 프로그램 가능한 마이크로 프로세서는 전형적으로 전기도금 시스템 플랫폼(200)의 모든 성분을 제어하기 위해 특별히 설계된 소프트웨어를 사용하여 프로그램된다. 제어 시스템(222)은 또한 시스템의 성분들에 전력을 공급하며 오퍼레이터가 전기 도금 시스템 플랫폼(200)을 모니터링하여 동작시키도록 하는 제어 패널(도시되지 않음)을 포함한다. 제어 패널은 케이블을 통해 제어 시스템(222)으로 접속된 독립형 모듈이며 오퍼레이터에 손쉬운 액세스를 제공한다. 일반적으로 제어 시스템(222)은 로딩 스테이션(210), RTA 챔버(211), SRD 스테이션(212) 및 메이프레임(214)과 프로세싱 스테이션(218)을 조절한다. 또한 제어 시스템(222)은 전기도금 처리를 위한 전해질을 제공하기 위해 전해질 재공급 시스템(220)의 제어기를 조절한다.
다음으로 도 3에 도시된 바와 같은 전기 도금 시스템 플랫폼(200)을 통한 전형적인 기판 전기도금 처리 시퀀스를 설명한다. 다수의 기판을 포함하는 기판 카세트는 전기 도금 시스템 플랫폼(200)의 로딩 스테이션(210)의 기판 카세트 수신 영역(224)으로 로딩된다. 로딩 스테이션 전송 로봇(228)은 기판 카세트의 기판 슬롯으로부터 기판을 집어서 기판 오리엔터(230)의 기판에 위치시킨다. 기판 오리엔터(230)는 시스템의 처리를 위해 원하는 방위에 기판을 결정하여 맞춘다. 로딩 스테이션 전송 로봇(228)은 기판 오리엔터(230)로부터 정해진 기판을 전송하며 SRD 스테이션(212)의 기판 통과 카세트(238)의 기판 슬롯들 중 하나에 기판을 위치시킨다. 메인프레임 전송 로봇(216)은 기판 통과 카세트(238)로부터 기판을 집어서 전기없는 디포지션(electroless deposition)을 이용하여 시드층 복구 처리를 위해 접속된 복구 처리 셀(215) 중 하나에 전송하기 위해 기판을 위치시킨다. 시드층 복구 처리 후에 메인프레임 전송 로봇(216)은 전기 도금 처리를 위해 처리셀(240)로 기판을 전송한다. 전형적으로 전기도금은 실내온도에서 실행되지만 새로운 전기도금 처리가 조작될 필요가 있는 경우 변할 수 있다.
전기 도금 성장 처리가 완료된 후, 메인프레임 전송 로봇(216)은 SRD 모듈(236)위로 처리된 기판을 전송하여 위치시킨다. SRD 기판 지지물은 기판을 들어올리며 메인프레임 전송 로봇 블레이드는 SRD 모듈(236)로 회수된다. 기판은 상술한 바와 같은 클리닝액과 탈이온화된 물 또는 그 조합을 사용하여 SRD 모듈에서 클리닝된다. 기판은 SRD 모듈로부터 전송을 위해 위치한다. 로딩 스테이션 전송 로봇(228)은 SRD 모듈(236)로부터 기판을 집어서 침전물의 특성을 강화시키기 위한 어닐링 처리 프로세스를 위해 RTA 챔버(211)로 처리된 기판을 전송한다. 어닐링된 기판은 로딩 스테이션 로봇(228)에 의해 RTA 챔버(211)로부터 전송되며 전기 도금 시스템으로부터의 제거를 위해 기판 카세트로 다시 위치한다. 상술한 시퀀스는 본 발명의 전기 도금 시스템 플랫폼(200)에서 실질적으로 동시에 다수의 기판을 위해 실행될 수 있다. 또한 본 발명에 따른 전기 도금 시스템은 멀티-스택 기판 처리를 제공하도록 개조될 수 있다.
상술한 설명은 본 발명의 바람직한 실시예를 설명하기 위한 것이며, 본 발명의 다른 실시예는 이하의 청구항에 청구된 기본 범위를 벗어나지 않으면서 변용될 수 있다.
본 발명은 보다 효과적인 어닐링 프로세스를 이용하여 높은 기판 처리율과 전기 도금된 구리층의 애플리케이션을 위해 보다 짧은 시간을 가지는 효과를 가진다.

Claims (25)

  1. 금속층에 대한 어닐링 방법에 있어서:
    a) 제 1 온도에서 금속층을 어닐링하는 단계; 및
    b) 상기 제 1 온도보다 높은 제 2 온도에서 금속층을 어닐링하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 온도는 약 300。C이하인 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서,
    상기 제 2 온도는 약 300。C이상과 약 450。C이하인 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서,
    상기 금속층은 약 30초 이하의 시간동안 제 1 온도에서 어닐링되는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서,
    상기 금속층은 약 90초 이하의 시간동안 제 2 온도에서 어닐링되는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서,
    상기 금속층은 구리인 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서,
    상기 금속층은 전기도금으로 성장하는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서,
    상기 금속층은 질소(N2), 아르곤(Ar), 헬륨(He) 및 그 조합으로 구성된 그룹으로부터 선택된 처리 가스에서 어닐링되는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서,
    상기 처리 가스는 약 백만(ppm)분의 100개 이하의 산소 함유량을 가지는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서,
    상기 처리 가스는 체적의 약 4% 이하의 수소 함유량을 가지는 것을 특징으로 하는 방법.
  11. 기판상에 구리층을 형성하는 방법에 있어서,
    a) 기판상에 구리층을 성장시키는 단계;
    b) 약 30초 이하의 시간동안 약 300。C 이하의 제 1 온도에서 구리층을 어닐링하는 단계; 및
    c) 약 90초 이하의 시간동안 약 300。C 이상의 제 2 온도에서 구리층을 어닐링하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서,
    상기 구리층은 전기도금으로 성장되는 것을 특징으로 하는 방법.
  13. 제 11 항에 있어서,
    상기 제 2 온도는 약 450。C 이하인 것을 특징으로 하는 방법.
  14. 제 11 항에 있어서,
    상기 구리층은 질소(N2), 아르곤(Ar), 헬륨(He) 및 그 조합으로 구성된 그룹으로부터 선택된 처리 가스에서 어닐링되는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서,
    상기 처리 가스는 약 백만(ppm)분의 100개 이하의 산소 함유량을 가지는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서,
    상기 금속층은 체적의 약 4% 이하의 수소 함유량을 가지는 처리 가스에서 어닐링되는 것을 특징으로 하는 방법.
  17. 기판상에 형상을 형성하는 방법에 있어서,
    a) 기판상에 유전층을 성장시키는 단계;
    b) 상기 유전체내에 개구부를 에칭하는 단계;
    c) 베리어층에 도전성 금속층을 성장시키는 단계;
    d) 제 1 온도에서 도전성 금속층을 어닐링하는 단계; 및
    e) 상기 제 1 온도보다 높은 온도의 제 2 온도에서 도전성 금속층을 어닐링하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제 17 항에 있어서,
    도전성 금속 및 유전층을 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 제 17 항에 있어서,
    상기 제 1 온도는 약 300。C 이하이며, 상기 제 2 온도는 약 300。C 이하에서 약 450。C 이하인 것을 특징으로 하는 방법.
  20. 제 17 항에 있어서,
    도전성 금속층은 약 30초 이하의 제 1 온도에서 어닐링되며 약 90초 이하의 제 2 온도에서 어닐링되는 것을 특징으로 하는 방법.
  21. 제 17 항에 있어서,
    상기 도전성 금속층은 구리인 것을 특징으로 하는 방법.
  22. 제 17 항에 있어서,
    상기 도전성 금속층은 전기 도금에 의해 성장하는 것을 특징으로 하는 방법.
  23. 제 17 항에 있어서,
    상기 도전성 금속층은 질소(N2), 아르곤(Ar), 헬륨(He) 및 그 조합으로 구성된 그룹으로부터 선택된 처리 가스에서 어닐링되는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서,
    상기 처리 가스는 약 백만(ppm)분의 100개 이하의 산소 함유량을 가지는 것을 특징으로 하는 방법.
  25. 제 24 항에 있어서,
    상기 처리 가스는 체적의 약 4% 이하의 수소 함유량을 가지는 처리 가스에서 어닐링되는 것을 특징으로 하는 방법.
KR1020000039882A 1999-07-12 2000-07-12 마이크로-보이딩 제어 및 전기도금된 구리의 셀프-어닐링처리를 위한 최적의 어닐링 기술 KR20010029931A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35158199A 1999-07-12 1999-07-12
US9/351,581 1999-07-12

Publications (1)

Publication Number Publication Date
KR20010029931A true KR20010029931A (ko) 2001-04-16

Family

ID=23381494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039882A KR20010029931A (ko) 1999-07-12 2000-07-12 마이크로-보이딩 제어 및 전기도금된 구리의 셀프-어닐링처리를 위한 최적의 어닐링 기술

Country Status (4)

Country Link
EP (1) EP1069213A3 (ko)
JP (1) JP2001085437A (ko)
KR (1) KR20010029931A (ko)
TW (1) TW478072B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6471913B1 (en) 2000-02-09 2002-10-29 Semitool, Inc. Method and apparatus for processing a microelectronic workpiece including an apparatus and method for executing a processing step at an elevated temperature
US6780374B2 (en) 2000-12-08 2004-08-24 Semitool, Inc. Method and apparatus for processing a microelectronic workpiece at an elevated temperature
US6403474B1 (en) * 2000-12-20 2002-06-11 Advanced Micro Devices, Inc. Controlled anneal conductors for integrated circuit interconnects
US6506668B1 (en) * 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US6638861B1 (en) * 2001-11-08 2003-10-28 Advanced Micro Devices, Inc. Method of eliminating voids in W plugs
US6656836B1 (en) * 2002-03-18 2003-12-02 Advanced Micro Devices, Inc. Method of performing a two stage anneal in the formation of an alloy interconnect
CN102044477A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 金属插塞的制作方法
WO2015053356A1 (ja) 2013-10-09 2015-04-16 学校法人早稲田大学 電極接続方法及び電極接続構造
US10049927B2 (en) 2016-06-10 2018-08-14 Applied Materials, Inc. Seam-healing method upon supra-atmospheric process in diffusion promoting ambient
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111357090B (zh) 2017-11-11 2024-01-05 微材料有限责任公司 用于高压处理腔室的气体输送系统
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN113474311B (zh) 2019-02-21 2023-12-29 康宁股份有限公司 具有铜金属化贯穿孔的玻璃或玻璃陶瓷制品及其制造过程
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
DE102020204960A1 (de) * 2020-04-20 2021-10-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mikroelektronikvorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization

Also Published As

Publication number Publication date
EP1069213A2 (en) 2001-01-17
JP2001085437A (ja) 2001-03-30
TW478072B (en) 2002-03-01
EP1069213A3 (en) 2004-01-28

Similar Documents

Publication Publication Date Title
KR20010029931A (ko) 마이크로-보이딩 제어 및 전기도금된 구리의 셀프-어닐링처리를 위한 최적의 어닐링 기술
KR102584552B1 (ko) 금속 산화물 환원을 특징으로 하는 방법 및 장치
US6503375B1 (en) Electroplating apparatus using a perforated phosphorus doped consumable anode
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
CN101681874B (zh) 半导体装置的制造方法
US7964506B1 (en) Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
US6328871B1 (en) Barrier layer for electroplating processes
US7138014B2 (en) Electroless deposition apparatus
US8513124B1 (en) Copper electroplating process for uniform across wafer deposition and void free filling on semi-noble metal coated wafers
US7192494B2 (en) Method and apparatus for annealing copper films
US6627542B1 (en) Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US20030140988A1 (en) Electroless deposition method over sub-micron apertures
US8703615B1 (en) Copper electroplating process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US7311810B2 (en) Two position anneal chamber
US20030143837A1 (en) Method of depositing a catalytic layer
EP1778896A1 (en) Method of barrier layer surface treatment to enable direct copper plating on barrier metal
KR20020072876A (ko) 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법
US20020043466A1 (en) Method and apparatus for patching electrochemically deposited layers using electroless deposited materials
US7109111B2 (en) Method of annealing metal layers
US20070049020A1 (en) Method and apparatus for reducing tensile stress in a deposited layer
US20110039410A1 (en) Apparatus and Method for Substrate Electroless Plating
US7344979B2 (en) High pressure treatment for improved grain growth and void reduction
KR100742792B1 (ko) 구리 박막을 어닐링하기 위한 방법 및 장치
KR20070031373A (ko) 배리어 금속상에 직접 구리를 도금할 수 있도록 배리어 층표면을 처리하는 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination