KR100727256B1 - 박막 형성 방법 - Google Patents

박막 형성 방법 Download PDF

Info

Publication number
KR100727256B1
KR100727256B1 KR1020050134058A KR20050134058A KR100727256B1 KR 100727256 B1 KR100727256 B1 KR 100727256B1 KR 1020050134058 A KR1020050134058 A KR 1020050134058A KR 20050134058 A KR20050134058 A KR 20050134058A KR 100727256 B1 KR100727256 B1 KR 100727256B1
Authority
KR
South Korea
Prior art keywords
thin film
trench
via hole
diffusion barrier
film
Prior art date
Application number
KR1020050134058A
Other languages
English (en)
Inventor
백인철
이한춘
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134058A priority Critical patent/KR100727256B1/ko
Application granted granted Critical
Publication of KR100727256B1 publication Critical patent/KR100727256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다층 배선 구조의 층간 절연막에 형성되어 있는 비아 또는 트랜치에 형성되어 있는 확산 방지막을 형성하는 방법에 관한 것으로서, 하부 금속 배선이 형성되어 있는 반도체 기판 위에 층간 절연막을 증착하는 단계, 상기 층간 절연막을 패터닝하여 비아홀 및 트랜치를 형성하는 단계, 상기 비아홀 및 트랜치 위에 박막을 적층하는 단계, 그리고 상기 박막을 어닐링하는 단계를 포함하는데, 이 때 상기 박막은 질화 탄탈륨(TaN)이고, 상기 박막은 ALD(Atomic Layer Deposition) 방법으로 적층하며, 상기 어닐링은 수소(H2)를 이용하여 이루어진다.
이처럼 수소 기체를 사용하여 어닐링함으로써, 박막 내에 포함되어 있는 산소나 탄소와 같은 불순물 이온이 제거되고, 탄탈륨과 질소만으로 이루어진 순수 질화 탄탈륨(TaN) 박막을 형성할 수 있다.
이러한 박막은 불순물 이온이 포함되어 있는 박막에 비하여 구조의 밀도가 높고, 비저항이 작으므로 확산 방지막으로서의 특성을 좋게 유지할 수 있다.
질화 탄탈륨, 수소, 어닐링, 층간 절연막, 금속배선

Description

박막 형성 방법{FORMATION METHOD OF THIN LAYER}
도 1 내지 도 4는 종래의 ALD 방법을 이용하여 다마신 공정에서 사용되는 확산 방지막을 형성하는 공정을 단계별로 도시한 것이다.
도 5 내지 도 10은 본 발명의 한 실시예에 따른 박막 형성 방법을 제조 단계별로 도시한 단면도이다.
본 발명은 박막 형성 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 다층 배선 형성에 사용되는 확산 방지막 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 금속 배선은 알루미늄, 알루미늄 합금 또는 구리 등의 금속 박막을 이용하여 반도체 소자의 전기적 접속 및 패드 접속을 통해 반도체 기판 내에 형성되어 있는 회로를 연결한다.
한편 반도체 소자가 고집적화됨에 따라 반도체 소자의 배선도 미세화되고, 이러한 반도체 소자의 미세 배선은 저항을 상승시켜서 신호 전달이 지연된다.
이러한 신호 전달 지연을 해결하기 위하여 기존의 단층 배선 구조를 대신하여 다층 배선 구조가 도입되고 있다.
일반적으로 집적도가 큰 반도체 소자의 배선은 구리(Cu)로 형성되는데, 이는 구리가 저항이 작고 전자 이동 현상(electro-migration)에 대한 내성이 크기 때문이다.
이러한 금속 배선은 듀얼 다마신(Dual Damascene) 공정으로 형성할 수 있는데, 듀얼 다마신 공정에서는 층간 절연막에 비아홀(via hole) 또는 비아홀 및 트랜치를 형성하고, 비아홀 또는 비아홀 및 트랜치에 구리 등의 배선 재료를 매립시키고 평탄화시킴으로써 배선을 형성하는 공정이다.
이때, 층간 절연막에 형성되어 있는 비아홀 또는 트랜치에 질화 탄탈륨(TaN) 등으로 이루어진 확산 방지막을 배치함으로써 하부 구리 등의 금속 배선이 상부에 존재하는 상부 실란막으로 확산되는 것을 방지하여 반도체 소자의 신뢰성을 향상시킬 수 있다.
한편, 이러한 확산 방지막의 경우, 비아나 트랜치 등 단차가 있는 위치에 증착되므로, 구조의 단차에 따라 구조 위에 형성되는 박막의 단차가 발생하지 않도록 증착하여야 한다. 이를 위하여 이용되는 방법이 원자층 증착(ALD: Atomic Layer Deposition) 방법인데, ALD에 의할 경우, 위치에 따라 균일한 두께의 막을 형성할 수 있다.
도 1 내지 도 4는 종래의 ALD 방법을 이용하여 다마신 공정에서 사용되는 확산 방지막을 형성하는 공정을 단계별로 도시한 것이다.
도 1을 참고하면, 하부 금속 배선(110)이 형성되어 있는 기판(100) 위에 층 간 절연막(120)을 증착하고, 도 2에 도시한 바와 같이, 층간 절연막(130)을 패터닝하여 비아홀(125) 및 트렌치(126)를 형성한다.
그 후, 비아홀(125) 및 트랜치(126)를 가지는 기판 위에 도 3에 도시한 바아같이, 확산 방지막(130)을 증착한다. 이때, 확산 방지막(130)은 원자층 증착(ALD) 방법에 의하여 증착된다.
다음으로, 확산 방지막(130) 위에 비아홀(125) 및 트랜치(126)를 매우도록 금속을 채운 뒤에, CMP 등으로 평탄화하여 도 4에서와 같이 상부 금속 배선을 형성한다.
그러나, 이처럼 원자층 증착 방법에 의하여 질화 탄탈륨의 확산 방지막을 증착하면, 막의 두께 균일성은 높지만, 막 내에 탄탈륨과 질소 외에, 탄소나 산소 등의 불순물이 함께 포함되게 된다.
이러한 불순물이 확산 방지막에 포함되면, 확산 방지막의 밀도가 낮아지고,확산 방지막의 비저항을 증가하게 됨으로 인하여 확산 방지막 특성이 감소된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 박막 내의 불순물 함유를 감소시켜 확산 방지막으로서의 특성을 저하하지 않으면서 균일한 박막 두께를 유지할 수 있는 박막 형성 방법을 제공하는 것이다.
본 발명은 불순물이 포함되지 않은 박막 형성 방법에 관한 것으로서, 본 발명의 실시예에 따른 박막 형성 방법은 하부 금속 배선이 형성되어 있는 반도체 기판 위에 층간 절연막을 증착하는 단계, 상기 층간 절연막을 패터닝하여 비아홀 및 트랜치를 형성하는 단계, 상기 비아홀 및 트랜치 위에 박막을 적층하는 단계, 그리고 상기 박막을 어닐링하는 단계를 포함한다.
상기 박막은 질화 탄탈륨(TaN)일 수 있다.
상기 박막은 ALD(Atomic Layer Deposition) 방법으로 적층할 수 있다.
상기 어닐링은 수소(H2)를 이용하여 이루어질 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 본 발명의 한 실시예에 따른 박막 형성 방법에 대하여 도 1 내지 도 10을 참고로 하여 상세하게 설명한다.
도 5 내지 도 10은 본 발명의 한 실시예에 따른 박막 형성 방법을 제조 단계별로 도시한 도면이다.
먼저, 도 5를 참고하면, 하부 금속 배선(210)이 형성되어 있는 기판(200) 위에 층간 절연막(220)을 증착한다.
다음으로 층간 절연막(220) 위에 감광막을 이용한 비아홀 패턴(도시하지 않음)을 형성하고, 이를 마스크로 삼아 층간 절연막(220)을 패터닝하여 도 6에 도시한 바와 같이 비아홀(225)을 형성하고, 비아홀 패턴을 제거한 뒤, 층간 절연막(220) 위에 감광막을 이용한 트랜치 패턴(도시하지 않음)을 형성하고, 이를 마스크로 삼아 층간 절연막(220)을 패터닝하여 트랜치(226)를 형성하다.
이외에도, 트렌치 퍼스트(trench first) 및 셀프 어라인(self align)의 다마신(damascene) 공정을 이용하여 층간 절연막(220)을 패터닝하여 비아홀(225) 및 트렌치(226)를 형성할 수도 있다.
그 후, 도 7에 도시한 바와 같이 비아홀(225) 및 트랜치(226) 위에 박막(230)을 증착한다.
이때, 박막(230)은 ALD(Atomic Layer Deposition) 방법으로 증착되는 것이 바람직하다. 이처럼 ALD 방법으로 박막(230)을 증착하게 되면, 단차가 큰 비아홀(225) 이나 트랜치(226) 내부에 형성되는 박막(230)의 두께가 균일하게 형성될 수 있다.
이처럼, ALD 방법에 의하여 박막(230)을 증착한 후에, 도 8에 도시한 바와 같이, 어닐링한다. 이때 수소(H2) 기체를 사용하여 어닐링하는 것이 바람직하다.
한편, 앞서 설명하였듯이, ALD 방법에 의하여 박막(230)을 증착하게 되면, 박막(230)의 원재료가 되는 탄탈륨과 질소 외에 다른 반응 기체에 의하여 산소 또는 탄소 등의 불순물이 함께 포함될 수 있다.
그러나 본 발명의 실시예에 따른 박막 형성 방법에 의하면, ALD 방법에 의하여 박막(230)을 증착한 후에 수소 기체를 사용하여 어닐링함으로써, 도 9에 도시한 바와 같이, 박막(230) 내에 포함되어 있는 탄소나 산소와 같은 불순물 이온들이 수소와 반응하여 물(H2O) 또는 메틸(CH3) 기체로 제거될 수 있다.
따라서, 본 발명의 실시예에 따른 박막(230)은 도 10에 도시한 바와 같이, 박막(230) 내에 포함되어 있는 산소나 탄소와 같은 불순물 이온이 제거되고, 탄탈륨과 질소만으로 이루어진 순수 질화 탄탈륨(TaN) 박막(231)이 된다.
이러한 박막(231)은 불순물 이온이 포함되어 있는 박막(230)에 비하여 구조의 밀도가 높고, 비저항이 작으므로 확산 방지막으로서의 특성을 유지할 수 있다.
본 발명에 따르면 다층 구조 금속 배선 제조 시, 비아홀이나 트랜치에 형성되는 확산 방지막으로 사용되는 박막을 ALD 방법으로 증착 한 후 수소 이온을 이용하여 어닐링하여, 확산 방지막 내에 함유되어 있는 탄소나 산소 등의 불순물 이온을 제거할 수 있다.
따라서, 질화 탄탈륨으로 이루어진 박막 내의 탄탈륨과 질소의 밀도를 높이고, 비저항을 줄여서 확산 방지막의 특성을 좋게 유지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (4)

  1. 하부 금속 배선이 형성되어 있는 반도체 기판 위에 층간 절연막을 증착하는 단계,
    상기 층간 절연막을 패터닝하여 비아홀 및 트랜치를 형성하는 단계,
    상기 비아홀 및 트랜치 위에 박막을 적층하는 단계, 그리고
    상기 박막을 수소(H2)를 이용하여 어닐링하는 단계를 포함하는 박막 형성 방법.
  2. 제1항에서,
    상기 박막은 질화 탄탈륨(TaN)인 박막 형성 방법.
  3. 제1항에서,
    상기 박막은 ALD(Atomic Layer Deposition) 방법으로 적층하는 박막 형성 방법.
  4. 삭제
KR1020050134058A 2005-12-29 2005-12-29 박막 형성 방법 KR100727256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134058A KR100727256B1 (ko) 2005-12-29 2005-12-29 박막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134058A KR100727256B1 (ko) 2005-12-29 2005-12-29 박막 형성 방법

Publications (1)

Publication Number Publication Date
KR100727256B1 true KR100727256B1 (ko) 2007-06-11

Family

ID=38359077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134058A KR100727256B1 (ko) 2005-12-29 2005-12-29 박막 형성 방법

Country Status (1)

Country Link
KR (1) KR100727256B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043910A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 구리 배선 형성 방법
KR20030089474A (ko) * 2002-05-17 2003-11-21 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조 방법 및 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043910A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 구리 배선 형성 방법
KR20030089474A (ko) * 2002-05-17 2003-11-21 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조 방법 및 반도체 장치

Similar Documents

Publication Publication Date Title
KR100761467B1 (ko) 금속배선 및 그 형성 방법
TWI375995B (en) Microelectronic device
US20070278624A1 (en) Damascene filament wire structure
TWI376015B (en) Semiconductor device and semiconductor device production method
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP2003017559A (ja) 半導体ウエハ装置およびその製造方法
JP2007287816A (ja) 半導体装置の製造方法
KR101354126B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20090194875A1 (en) HIGH PURITY Cu STRUCTURE FOR INTERCONNECT APPLICATIONS
KR20050006472A (ko) 반도체 소자의 구리 배선 형성 방법
KR100769144B1 (ko) 에스아이피 구조의 반도체 장치 및 그 제조방법
KR100711928B1 (ko) 반도체 장치의 금속 배선 및 그 형성 방법
JP2005005383A (ja) 半導体装置および半導体装置の製造方法
KR20090074510A (ko) 반도체 소자의 금속배선 및 그 형성방법
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
KR20070087856A (ko) 반도체 장치의 금속 배선 및 그 형성 방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR100727256B1 (ko) 박막 형성 방법
US7777336B2 (en) Metal line of semiconductor device and method for forming the same
KR100707092B1 (ko) 반도체 장치의 박막 및 금속 배선 형성 방법
JP2005332843A (ja) 半導体装置
JP2003086679A (ja) 集積回路装置およびその製造方法
KR100725710B1 (ko) 박막 형성 방법
KR20020056341A (ko) 반도체 소자의 층간 절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100518

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee