KR100252896B1 - 반도체 소자의 콘택배선 형성방법 - Google Patents
반도체 소자의 콘택배선 형성방법 Download PDFInfo
- Publication number
- KR100252896B1 KR100252896B1 KR1019970062405A KR19970062405A KR100252896B1 KR 100252896 B1 KR100252896 B1 KR 100252896B1 KR 1019970062405 A KR1019970062405 A KR 1019970062405A KR 19970062405 A KR19970062405 A KR 19970062405A KR 100252896 B1 KR100252896 B1 KR 100252896B1
- Authority
- KR
- South Korea
- Prior art keywords
- aluminum
- conductive layer
- layer
- semiconductor substrate
- contact
- Prior art date
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
공정을 간단히 하고 일렉트로마이그레이션 특성이 저하되는 것을 막고 콘택이 오픈 되는 것을 방지할 수 있는 반도체 소자의 콘택배선 형성방법을 제공하기 위한 것으로 이와 같은 목적을 달성하기 위한 반도체 소자의 콘택배선 형성방법은 반도체 기판에 콘택홀을 갖는 절연막을 형성하는 공정과, 상기 콘택홀을 포함한 상기 절연막상에 콘택저항을 낮추기 위한 제 1 도전층을 증착하는 공정과, 상기 제 1 도전층상에 확산방지막으로 제 2 도전층을 형성하는 공정과, 상기 제 2 도전층상에 웨팅(wetting)층으로 제 3 도전층을 형성하는 공정과, 상기 제 3 도전층상에 알루미늄 합금층을 증착하는 공정과, 진공상태의 챔버에서 상기 반도체 기판의 프론트사이드는 가열하고 백사이드는 냉각시켜서 알루미늄 배선층을 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자에 대한 것으로 특히, 공정을 간단히 하고 일렉트로마이그레이션 특성이 저하되는 것을 방지하며 또한 콘택이 오픈 되는 것을 방지하기에 적당한 반도체 소자의 콘택배선 형성방법에 관한 것이다.
반도체 소자의 고집적화가 되면서 소자의 전기적인 접속을 위한 콘택홀의 종횡비(Aspect Ratio)가 급격하게 증가되었고 이에 따라서 콘택홀을 메우는데 스텝커버리지 문제가 대두되게 되고 있다. 따라서 이와 같은 문제를 해결하기 위한 방안들이 모색되고 있다.
일반적으로 반도체 소자의 전기적인 배선은 알루미늄을 스퍼터링으로 증착하고 패턴을 형성하므로써 이루어진다. 이때 반도체 기판과 알루미늄과의 상호작용(반도체 기판의 실리콘원자가 알루미늄 속으로 확산되므로써 반도체 기판이 심하게 손상되어 반도체 기판에 알루미늄 스파이크(spike)가 생성되는 것)때문에 콘택배선을 콘택홀 형성 후에 베리어 메탈로 티타늄 나이트라이드나 텅스텐 티타늄을 스퍼터링하여 얇게 증착한 후에 알루미늄을 전도성 배선으로 증착하였다. 이와 같은 콘택홀 형성방법은 반도체 소자가 집적화 되면서 일반적인 스퍼터링으로는 콘택홀을 메울 수가 없게 되었다. 따라서 콘택홀의 스텝 커버리지를 향상시키기 위한 여러 가지 방법들이 제안되었다.
예를 들어 알루미늄층을 스퍼터링 방식과 같은 피브이디(Physical Vapor Deposition:PVD)방식이 아니고 화학기상증착법으로 진행하므로써 스텝커버리지를 향상시켜서 종횡비가 커도 충분하게 알루미늄층을 증착하는 방법과, 또는 알루미늄층을 스퍼터링 방식으로 형성한 후, 고온에서 열처리 하여 알루미늄층을 플로윙시켜 알루미늄층이 콘택홀의 하부로 흘러들어가게 하여 스텝커버리지를 향상시키는 알루미늄 플로윙 방법이 있다.
종래는 알루미늄 플로윙 방법중에서 용해점이 서로 다른 알루미늄 합금층을 이용한 방법으로써 알루미늄-실리콘-구리로 이루어진 알루미늄합금층이 알루미늄-게리마늄 합금층보다 융점이 낮으므로 알루미늄-실리콘-구리는 낟은 온도에서 증착하고 알루미늄-게리마늄 합금층은 높은 온도에서 증착하는 공정을 진행한다.
첨부 도면을 참조하여 종래의 반도체 소자의 콘택배선 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 1f는 종래 반도체 소자의 콘택배선 형성방법을 나타낸 공정단면도이다.
종래 반도체 소자의 콘택배선 형성방법은 도 1a에 도시한 바와 같이 불순물영역(2)이 형성된 반도체 기판(1)에 산화막이나 질화막으로 구성된 절연막(3)을 증착한다. 그리고 사진 식각공정으로 상기 절연막(3)을 불순물영역(2)이 드러나도록 식각하여 콘택홀을 형성한다. 그리고 콘택홀을 포함한 전면에 콘택저항을 낮추기 위하여 제 1 티타늄막(4)을 400Å두께를 갖도록 스퍼터 증착한다.
도 1b에 도시한 바와 같이 제 1 티타늄막(4)과 알루미늄과 반도체 기판(1)과의 확산을 방지하기 위한 베리어막으로 티타늄나이트라이드막(5)를 제 1 티타늄막(4)상에 800Å정도의 두께를 갖도록 적층한다.
도 1c에 도시한 바와 같이 차후공정으로 알루미늄층을 고온에서 플로우 시킬 때 고정시키기 위한 웨팅(wetting)층으로 제 2 티타늄막(6)을 500Å정도의 두께를 갖도록 스퍼터 증착한다.
도 1d에 도시한 바와 같이 제 2 티타늄막(6)상에 고융점 알루미늄-실리콘-구리(Al-Si-Cu)막(7)을 상온에서 3000Å정도의 두께를 갖도록 적층한다. 이때 융점은 550∼550℃정도이다.
도 1e에 도시한 바와 같이 알루미늄-실리콘-구리막(7)상에 융점이 낮은 알루미늄-게르마늄(Al-Ge)막(8)을 400∼450℃의 고온에서 5000Å정도의 두께를 갖도록 적층하여 형성한다. 이때 융점은 400∼430℃정도이고, 콘택홀내에 보이드(void)가 생긴다.
이때 알루미늄-게르마늄막(8)은 용해되어 있고, 알루미늄-실리콘-구리막(7)은 고체상태로 존재하며 제 2 티타늄막(6)에 고착되어 있는데, 도 1f에 도시한 바와 같이 400∼500℃정도의 온도로 알루미늄 플로잉 공정을 하여 알루미늄-실리콘-구리막(7)을 적층할때 콘택홀에 생긴 보이드(Void)를 알루미늄-게르마늄막(8)막이 흘러들어가서 채우므로써 알루미늄 배선층(9)이 형성된다. 이것은 알루미늄-게르마늄막(8)의 용해점이 알루미늄-실리콘-구리막(7)보다 낮기 때문이다.
상기와 같은 종래의 반도체 소자의 콘택배선 형성방법은 다음과 같은 문제가 있다.
첫째, 알루미늄-실리콘-구리막을 적층한 후 알루미늄-게르마늄막을 용해시켜서 알루미늄 배선층을 형성하므로써 전체적인 구리의 양이 부족하여 일렉트로마이그레이션 특성이 저하되어 소자의 신뢰성이 떨어진다.
둘째, 알루미늄-실리콘-구리막을 증착한 후에 알루미늄-게르마늄막을 적층하는 공정단계가 추가하여야 하므로 제품단가가 상승하므로 시장 경쟁력이 떨어진다.
셋째, 반도체 기판을 가열하는 방식이 백사이드(back-side)가열방식이므로 콘택홀 영역에 적층된 알루미늄막이 절연막의 표면보다 상대적으로 높은 온도로 가열되므로 콘택홀 내의 알루미늄 합금층은 유동성이 커지고 표면은 상대적으로 유동성이 낮게 되어 티타늄막에 의하여 알루미늄합금막이 고착되게 되므로 콘택홀 영역의 알루미늄이 표면쪽으로 흐르게 되는 네가티브 필링(negative filling) 현상이 발생되므로 콘택이 오픈 되어 소자의 신뢰성이 떨어질 수 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 공정을 간단히 하고 일렉트로마이그레이션 특성이 저하되는 것을 막고 콘택이 오픈 되는 것을 방지할 수 있는 반도체 소자의 콘택배선 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 1f는 종래 반도체 소자의 콘택배선 형성방법을 나타낸 공정단면도
도 2a 내지 2f는 본 발명 반도체 소자의 콘택배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21: 반도체 기판 22: 불순물영역
23: 절연막 24: 제 1 티타늄막
25: 티타늄 나이트라이드막 26: 제 2 티타늄막
27: 알루미늄-실리콘-구리막 28: 알루미늄 배선층
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 콘택배선 형성방법은 반도체 기판에 콘택홀을 갖는 절연막을 형성하는 공정과, 상기 콘택홀을 포함한 상기 절연막상에 콘택저항을 낮추기 위한 제 1 도전층을 증착하는 공정과, 상기 제 1 도전층상에 확산방지막으로 제 2 도전층을 형성하는 공정과, 상기 제 2 도전층상에 웨팅(wetting)층으로 제 3 도전층을 형성하는 공정과, 상기 제 3 도전층상에 알루미늄 합금층을 증착하는 공정과, 진공상태의 챔버에서 상기 반도체 기판의 프론트사이드는 가열하고 백사이드는 냉각시켜서 알루미늄 배선층을 형성함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체 소자의 콘택배선 형성방법에 대하여 설명하면 다음과 같다.
도 2a 내지 2f는 본 발명 반도체 소자의 콘택배선 형성방법을 나타낸 공정단면도이다.
본 발명 반도체 소자의 콘택배선 형성방법은 도 2a에 도시한 바와 같이 불순물영역(22)이 형성된 반도체 기판(21)에 산화막이나 질화막으로 구성된 절연막(23)을 증착한다. 그리고 사진 식각공정으로 상기 절연막(23)을 불순물영역(22)이 드러나도록 식각하여 콘택홀을 형성한다. 그리고 콘택홀을 포함한 전면에 콘택저항을 낮추기 위하여 제 1 티타늄막(24)을 400Å두께를 갖도록 스퍼터 증착한다.
도 2b에 도시한 바와 같이 제 1 티타늄막(24)과 알루미늄과 반도체 기판(21)과의 확산을 방지하기 위한 베리어막으로 티타늄나이트라이드막(25)를 제 1 티타늄막(24)상에 800Å정도의 두께를 갖도록 적층한다.
도 2c에 도시한 바와 같이 차후공정으로 알루미늄층을 고온에서 플로우 시킬 때 고정시키기 위한 웨팅(wetting)층으로 제 2 티타늄막(26)을 500Å정도의 두께를 갖도록 스퍼터 증착한다.
도 2d에 도시한 바와 같이 제 2 티타늄막(26)상에 알루미늄-실리콘-구리(Al-Si-Cu)막(27)을 상온에서 8000Å정도의 두께를 갖도록 적층한다. 이때 콘택홀에는 보이드(void)가 발생한다.
도 2e에 도시한 바와 같이 반도체 기판(21)을 진공분위기에서 급속열처리 하기위한 챔버에 넣어서 질소(N2)나 아르곤(Ar)가스상태에서 반도체 기판(21)에 놓인 서셉터를 헬륨 가스를 주입하여 냉각하면서 반도체 기판(21) 상부에 적외선을 조사하여 반도체 기판(21) 표면을 500℃이상으로 순간적으로 가열시켜서 절연막(23) 표면의 알루미늄-실리콘-구리막(27)을 용해시켜서 플로윙 시킨다. 이때 콘택홀의 제 2 티타늄막(26)에 적층된 알루미늄-실리콘-구리막(27)은 반도체 기판(21)이 냉각되었으므로 용해되지 않고 고체 상태를 유지하게 되고 절연막(23) 표면의 알루미늄-실리콘-구리막(27)은 도 2f에 도시한 바와 같이 유체가 되어 콘택홀 내로 흘러들어가서 콘택홀에 발생된 보이드를 없애고 콘택홀을 채워서 알루미늄 배선층(28)을 형성하게 된다. 이때 콘택홀 내로 알루미늄-실리콘-구리막(27)의 알루미늄이 들어가는 것은 알루미늄막의 표면에너지를 낮추려는 열역학적인 구동력에 의한 것이다.
상기와 같은 본 발명 반도체 소자의 콘택배선 형성방법은 다음과 같은 효과가 있다.
첫째, 알루미늄-실리콘-구리막의 단일막을 형성하여 배선층을 형성하므로 공정을 단순화 시켜서 제품의 생산단가가 상승하는 것을 막으므로써 시장경쟁력을 향상시킬 수 있다.
둘째, 반도체 기판을 가열하여 압력을 다르게 하므로써 알루미늄을 콘택홀에 채우는 방법을 사용하였으므로 알루미늄 배선층의 전체적인 구리량이 부족하게 되어 일렉트로마이크레이션 특성이 저하되는 것을 방지할 수 있다.
셋째, 반도체 기판의 프론트 사이드(front-side)는 가열하고 동시에 백사이드(back-side)는 냉각 시키므로써 네가티브 필링현상이 나타나서 콘택이 오픈 되므로써 소자의 신뢰성이 떨어지는 것을 방지할 수 있다.
Claims (8)
- 반도체 기판에 콘택홀을 갖는 절연막을 형성하는 공정과,상기 콘택홀을 포함한 상기 절연막상에 콘택저항을 낮추기 위한 제 1 도전층을 증착하는 공정과,상기 제 1 도전층상에 확산방지막으로 제 2 도전층을 형성하는 공정과,상기 제 2 도전층상에 웨팅(wetting)층으로 제 3 도전층을 형성하는 공정과,상기 제 3 도전층상에 알루미늄 합금층을 증착하는 공정과,진공상태의 챔버에서 상기 반도체 기판의 프론트사이드는 가열하고 백사이드는 냉각시켜서 알루미늄 배선층을 형성함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제 1 항에 있어서, 상기 제 1 도전층과 제 3 도전층은 티타늄으로 형성함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제 1 항에 있어서, 상기 제 2 도전층은 티타늄 나이트라이드로 형성함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제 1 항에 있어서, 상기 알루미늄 합금층은 알루미늄과 실리콘과 구리로 형성되었음을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제 1 항에 있어서, 상기 반도체 기판의 가열은 온도가 500℃이상에서 진행함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제 1 항에 있어서, 상기 반도체 기판을 가열할 때 적외선을 주사하여 급속열처리하는 것을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제 1 항에 있어서, 상기 반도체 기판의 냉각은 서셉터에 헬륨가스를 주입하여 진행함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제 1 항에 있어서 진공상태의 챔버는 N2가스와 아르곤(Ar) 가스분위기임을특징으로 하는 반도체 소자의 콘택배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970062405A KR100252896B1 (ko) | 1997-11-24 | 1997-11-24 | 반도체 소자의 콘택배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970062405A KR100252896B1 (ko) | 1997-11-24 | 1997-11-24 | 반도체 소자의 콘택배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100252896B1 true KR100252896B1 (ko) | 2000-04-15 |
Family
ID=19525467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970062405A KR100252896B1 (ko) | 1997-11-24 | 1997-11-24 | 반도체 소자의 콘택배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252896B1 (ko) |
-
1997
- 1997-11-24 KR KR1019970062405A patent/KR100252896B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747360A (en) | Method of metalizing a semiconductor wafer | |
| US6426289B1 (en) | Method of fabricating a barrier layer associated with a conductor layer in damascene structures | |
| EP0421735B1 (en) | Method of Manufacturing a Semiconductor Device | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| US6797642B1 (en) | Method to improve barrier layer adhesion | |
| JP2001230256A (ja) | 半導体素子接着層構造および構造形成プロセス | |
| US6391778B1 (en) | Contact/via force fill techniques and resulting structures | |
| US6579786B2 (en) | Method for depositing a two-layer diffusion barrier | |
| US7224065B2 (en) | Contact/via force fill techniques and resulting structures | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100559028B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100252896B1 (ko) | 반도체 소자의 콘택배선 형성방법 | |
| KR100268950B1 (ko) | 반도체소자의콘택배선형성방법 | |
| KR100268788B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR19990006109A (ko) | 베리어 금속 증착 방법 | |
| KR950000108B1 (ko) | 다층 금속 배선방법 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| KR0185299B1 (ko) | 반도체 소자의 비아홀 매립 금속배선 형성방법 | |
| KR100215830B1 (ko) | 배선형성방법 | |
| KR100223332B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR950011559B1 (ko) | 반도체 소자의 다층 금속배선 제조방법 | |
| KR19980084723A (ko) | 반도체 소자의 다층 금속배선 및 그 형성방법 | |
| KR100353534B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20020055179A (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |