JPH10189604A - 銅表面のカプセル化法 - Google Patents
銅表面のカプセル化法Info
- Publication number
- JPH10189604A JPH10189604A JP9330557A JP33055797A JPH10189604A JP H10189604 A JPH10189604 A JP H10189604A JP 9330557 A JP9330557 A JP 9330557A JP 33055797 A JP33055797 A JP 33055797A JP H10189604 A JPH10189604 A JP H10189604A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- metal layer
- technology
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)
Abstract
(57)【要約】
【課題】 選択的化学的な低温２段階法による革新的な
銅カプセル化法を提供する。 【解決手段】 低温２段階法で形成した窒化ケイ素超薄
膜による銅カプセル化革新的方法。この方法では銅の堆
積、パターン化又は化学的機械的研磨（ＣＭＰ）のあと
の構造体は銅露出表面と誘電体表面を含む。この構造体
を次いで３００℃以下の温度でシラン（又はその他のＳ
ｉ源）中で焼鈍する。この工程ではＳｉ（及び界面での
銅とケイ素との反応で生成するケイ化銅）の薄膜が銅表
面上に優先的に堆積する。次いで、この表面層をＮＨ3
プラズマ（又はその他の活性Ｎ雰囲気、例えばＮ2 プラ
ズマ）を用いて窒化してＳｉＮx 層を形成する。
銅カプセル化法を提供する。 【解決手段】 低温２段階法で形成した窒化ケイ素超薄
膜による銅カプセル化革新的方法。この方法では銅の堆
積、パターン化又は化学的機械的研磨（ＣＭＰ）のあと
の構造体は銅露出表面と誘電体表面を含む。この構造体
を次いで３００℃以下の温度でシラン（又はその他のＳ
ｉ源）中で焼鈍する。この工程ではＳｉ（及び界面での
銅とケイ素との反応で生成するケイ化銅）の薄膜が銅表
面上に優先的に堆積する。次いで、この表面層をＮＨ3
プラズマ（又はその他の活性Ｎ雰囲気、例えばＮ2 プラ
ズマ）を用いて窒化してＳｉＮx 層を形成する。
Description
【０００１】
【発明の属する技術分野】本発明はメタライゼーション
のパッシベーション（passivation,表面保護膜）化を行
うための集積回路製法に関する。
のパッシベーション（passivation,表面保護膜）化を行
うための集積回路製法に関する。
【０００２】
【従来の技術】銅は集積回路配線用の極めて優れた候補
材料である。最新の銅メタライゼーション技術では、銅
材料は容易に腐食し、拡散するので銅露出表面のカプセ
ル化が重要となる。銅が誘電体膜中を拡散するとき、漏
れ電流が設計基準を超過することがあり、デバイス欠陥
を引き起す。窒化ケイ素は優れたパッシベーション層と
なることが知られており、湿分と酸素拡散に対する優れ
た障壁でもある。窒化ケイ素は銅の誘電体中への拡散を
防止する良好な障壁でもあることが実証されている。
材料である。最新の銅メタライゼーション技術では、銅
材料は容易に腐食し、拡散するので銅露出表面のカプセ
ル化が重要となる。銅が誘電体膜中を拡散するとき、漏
れ電流が設計基準を超過することがあり、デバイス欠陥
を引き起す。窒化ケイ素は優れたパッシベーション層と
なることが知られており、湿分と酸素拡散に対する優れ
た障壁でもある。窒化ケイ素は銅の誘電体中への拡散を
防止する良好な障壁でもあることが実証されている。
【０００３】しかし、窒化ケイ素は誘電率の高い絶縁材
料でもある。窒化ケイ素を銅キャップとして使用するに
は、この層厚を極めて薄くして（約１０ｎｍ以下）過剰
寄生キャパシタンスを回避する必要がある。既知方法で
は窒化ケイ素膜を堆積するために、低圧化学蒸着（ＬＰ
ＣＶＤ）又はプラズマ強化化学蒸着（ＰＥＣＶＤ）を用
いてきた。ＬＰＣＶＤは堆積に高温（例えば８５０℃よ
りも高い温度）を必要とし、これはＬＰＣＶＤのマルチ
レベルのインターコネクト技術での用途を限定し、一
方、ＰＥＣＶＤは、再現性超薄膜の形成に使用するのが
難しい。
料でもある。窒化ケイ素を銅キャップとして使用するに
は、この層厚を極めて薄くして（約１０ｎｍ以下）過剰
寄生キャパシタンスを回避する必要がある。既知方法で
は窒化ケイ素膜を堆積するために、低圧化学蒸着（ＬＰ
ＣＶＤ）又はプラズマ強化化学蒸着（ＰＥＣＶＤ）を用
いてきた。ＬＰＣＶＤは堆積に高温（例えば８５０℃よ
りも高い温度）を必要とし、これはＬＰＣＶＤのマルチ
レベルのインターコネクト技術での用途を限定し、一
方、ＰＥＣＶＤは、再現性超薄膜の形成に使用するのが
難しい。
【０００４】特に、在来のＰＥＣＶＤ法で堆積した窒化
ケイ素膜は銅表面への接着性が劣る。更に、ＰＥＣＶＤ
法は非選択的に銅表面上と誘電体表面上の両方へＳｉＮ
x 膜を堆積させる。膜厚がかなり厚いＳｉＮx 膜を誘電
体表面上へ堆積させる場合、このようなＳｉＮx 膜は誘
電率と製作デバイスの性能に悪影響する。他の提案方法
ではＳｉとＮの同一堆積単一工程を用いるが、均一超薄
膜の形成は制御性がよくなかった。
ケイ素膜は銅表面への接着性が劣る。更に、ＰＥＣＶＤ
法は非選択的に銅表面上と誘電体表面上の両方へＳｉＮ
x 膜を堆積させる。膜厚がかなり厚いＳｉＮx 膜を誘電
体表面上へ堆積させる場合、このようなＳｉＮx 膜は誘
電率と製作デバイスの性能に悪影響する。他の提案方法
ではＳｉとＮの同一堆積単一工程を用いるが、均一超薄
膜の形成は制御性がよくなかった。
【０００５】
【発明が解決しようとする課題】本発明の目的は、選択
的化学的な低温２段階法による革新的な銅カプセル化法
を提供することにある。
的化学的な低温２段階法による革新的な銅カプセル化法
を提供することにある。
【０００６】
【課題を解決するための手段】上記目的は下記方法で達
成される。銅の堆積、及びパターン化又は化学的機械的
研磨（ＣＭＰ）の後の構造体は銅露出表面と誘電体表面
の両方を有するものとなる。この構造体を次いで３００
℃以下の温度でシラン（又は他のＳｉ源）中で焼鈍す
る。この工程ではＳｉ（及び界面での銅とケイ素との反
応で生成するケイ化銅）の薄層が銅表面上に優先的に堆
積する。次いで、この表面層をＮＨ3 プラズマ（又は他
の活性なＮ雰囲気、例えばＮ2 プラズマ）を用いて窒化
してＳｉＮ x 層を形成する。
成される。銅の堆積、及びパターン化又は化学的機械的
研磨（ＣＭＰ）の後の構造体は銅露出表面と誘電体表面
の両方を有するものとなる。この構造体を次いで３００
℃以下の温度でシラン（又は他のＳｉ源）中で焼鈍す
る。この工程ではＳｉ（及び界面での銅とケイ素との反
応で生成するケイ化銅）の薄層が銅表面上に優先的に堆
積する。次いで、この表面層をＮＨ3 プラズマ（又は他
の活性なＮ雰囲気、例えばＮ2 プラズマ）を用いて窒化
してＳｉＮ x 層を形成する。
【０００７】２工程の表面化学処理に基づく本発明の革
新的方法と構造体は超薄膜の形成に最適である。シラン
焼鈍工程は窒化ケイ素膜の銅への接着性も向上させる。
更に、本革新的方法はＳｉ前駆物質とＮ前駆物質との気
相反応が排除され、粒子生成の可能性が減少する。本方
法と構造体の長所は、次の通りである。 ・化学蒸着法は、ＣＭＰと、構造体のエッチングとパタ
ーン化との両方に使用できる。 ・従来方法に比べて膜厚制御が良好で接着性が改善され
る。 ・ＬＰＣＶＤよりも堆積温度が低い。 ・Ｋ値の低い有機誘電体材料含有構造体に低い反応温度
が使用できる。 ・ＳｉＮx は誘電体よりも銅に選択的に堆積するので誘
電率への悪影響は最小となる。 ・使用する化学薬品は全て現在、半導体製法で使用され
ている。 ・諸工程は市販のＣＶＤ反応器で実施でき、実施も容易
である。
新的方法と構造体は超薄膜の形成に最適である。シラン
焼鈍工程は窒化ケイ素膜の銅への接着性も向上させる。
更に、本革新的方法はＳｉ前駆物質とＮ前駆物質との気
相反応が排除され、粒子生成の可能性が減少する。本方
法と構造体の長所は、次の通りである。 ・化学蒸着法は、ＣＭＰと、構造体のエッチングとパタ
ーン化との両方に使用できる。 ・従来方法に比べて膜厚制御が良好で接着性が改善され
る。 ・ＬＰＣＶＤよりも堆積温度が低い。 ・Ｋ値の低い有機誘電体材料含有構造体に低い反応温度
が使用できる。 ・ＳｉＮx は誘電体よりも銅に選択的に堆積するので誘
電率への悪影響は最小となる。 ・使用する化学薬品は全て現在、半導体製法で使用され
ている。 ・諸工程は市販のＣＶＤ反応器で実施でき、実施も容易
である。
【０００８】
【発明の実施の形態】本発明を添付図に基づき説明す
る。添付図は本発明の重要な実施態様を示すもので、こ
れを言及することで本明細書に組み入れる。本発明の数
多くの革新的な特徴を特に現在の好ましい態様に基づい
て説明するが、ここに示すこれらの実施態様は革新的な
特徴のもつ多くの有用な用途のうちの幾つかを示す実施
例に過ぎない。一般に、本明細書の開示は、請求項に記
載の各種の発明のいずれの範囲を必ずしも限定するもの
ではない。更に、幾つかの開示は本発明の幾つかの特徴
についてだけのものである。
る。添付図は本発明の重要な実施態様を示すもので、こ
れを言及することで本明細書に組み入れる。本発明の数
多くの革新的な特徴を特に現在の好ましい態様に基づい
て説明するが、ここに示すこれらの実施態様は革新的な
特徴のもつ多くの有用な用途のうちの幾つかを示す実施
例に過ぎない。一般に、本明細書の開示は、請求項に記
載の各種の発明のいずれの範囲を必ずしも限定するもの
ではない。更に、幾つかの開示は本発明の幾つかの特徴
についてだけのものである。
【０００９】図１Ａから判るように、銅の堆積とＣＭＰ
の後では、誘電体１１０中の凹所に設けられた銅線路１
２０含有構造体は３００℃以下の温度でシラン（又は他
のＳｉ源）中で焼鈍する（工程１００）。この工程は銅
１２０の頂上だけにＳｉに富む薄層１３０を形成する。
（典型的には、この工程では銅１２０の露出面上にケイ
素薄層を形成されるが、銅基材との反応で若干のＣｕＳ
ｉx も銅表面上に形成される）、このケイ素に富む層１
３０の層厚は典型的には約１〜５ｎｍである。シラン焼
鈍工程は望ましくない誘電体表面上よりも必要とされる
銅表面上により多くのケイ素が堆積する。次いで、この
表面層は、ＮＨ3 プラズマ又はその他の活性Ｎ雰囲気、
例えばＮ2 ／Ａｒプラズマ、Ｎ2 ／Ｈ2 プラズマ又はＮ
Ｈ3 ／Ａｒプラズマを用いて窒化して層厚が１〜５ｎｍ
の範囲の窒化物（ＳｉＮx ）薄層１４０が形成される
（工程１５０）。
の後では、誘電体１１０中の凹所に設けられた銅線路１
２０含有構造体は３００℃以下の温度でシラン（又は他
のＳｉ源）中で焼鈍する（工程１００）。この工程は銅
１２０の頂上だけにＳｉに富む薄層１３０を形成する。
（典型的には、この工程では銅１２０の露出面上にケイ
素薄層を形成されるが、銅基材との反応で若干のＣｕＳ
ｉx も銅表面上に形成される）、このケイ素に富む層１
３０の層厚は典型的には約１〜５ｎｍである。シラン焼
鈍工程は望ましくない誘電体表面上よりも必要とされる
銅表面上により多くのケイ素が堆積する。次いで、この
表面層は、ＮＨ3 プラズマ又はその他の活性Ｎ雰囲気、
例えばＮ2 ／Ａｒプラズマ、Ｎ2 ／Ｈ2 プラズマ又はＮ
Ｈ3 ／Ａｒプラズマを用いて窒化して層厚が１〜５ｎｍ
の範囲の窒化物（ＳｉＮx ）薄層１４０が形成される
（工程１５０）。
【００１０】図１Ｂは別の実施態様を示し、銅は堆積後
パターン化して銅線路１２０′を形成する。これらの線
路は誘電体又は他の基板１１０′上に設けてもよい。次
いで、層１３０と層１４０を上記のような工程で形成す
る。
パターン化して銅線路１２０′を形成する。これらの線
路は誘電体又は他の基板１１０′上に設けてもよい。次
いで、層１３０と層１４０を上記のような工程で形成す
る。
【００１１】この窒化工程の後、この表面を酸化条件に
曝して銅表面の最小限の酸化を行うことができる。Ｓｉ
Ｎx は銅層が周囲層及びこの後堆積される層への拡散を
防止する。この処理後の銅表面は若干変色して、金属的
光沢が若干失われる。処理面上に形成した窒化ケイ素は
Ｘ線光電子分光分析データから確認できた。図２は銅の
処理表面から採取した試料のＸＰＳ特性試験結果を示
し、この図から光電子信号の多くは約１０２ｅＶの結合
エネルギーの周囲に集中しており、表面上に形成した窒
化ケイ素と一致している。
曝して銅表面の最小限の酸化を行うことができる。Ｓｉ
Ｎx は銅層が周囲層及びこの後堆積される層への拡散を
防止する。この処理後の銅表面は若干変色して、金属的
光沢が若干失われる。処理面上に形成した窒化ケイ素は
Ｘ線光電子分光分析データから確認できた。図２は銅の
処理表面から採取した試料のＸＰＳ特性試験結果を示
し、この図から光電子信号の多くは約１０２ｅＶの結合
エネルギーの周囲に集中しており、表面上に形成した窒
化ケイ素と一致している。
【００１２】実施例１ 表１に本発明の革新的方法の実施態様に基づく実際の試
験結果を示す。
験結果を示す。
【００１３】
【表１】
【００１４】本発明の革新的パッシベーション化方法の
効果を空気中での銅膜の酸化で示す。試料として２種用
いた。１つはパッシベーション化していない裸の銅膜で
あり、他はＳｉＨ4 で２００℃３０秒、次いでＮＨ3 ／
Ｎ2 プラズマ中で６０秒処理したＣｕ膜を用いた。裸の
Ｃｕ試料は加熱試験後広範囲に酸化することが判った
（シート抵抗は高くて４点試験法では測定できなかっ
た）。一方、パッシベーション化Ｃｕ膜はシート抵抗変
化は検知できなかった。酸化試験の結果を下記の表に示
す。
効果を空気中での銅膜の酸化で示す。試料として２種用
いた。１つはパッシベーション化していない裸の銅膜で
あり、他はＳｉＨ4 で２００℃３０秒、次いでＮＨ3 ／
Ｎ2 プラズマ中で６０秒処理したＣｕ膜を用いた。裸の
Ｃｕ試料は加熱試験後広範囲に酸化することが判った
（シート抵抗は高くて４点試験法では測定できなかっ
た）。一方、パッシベーション化Ｃｕ膜はシート抵抗変
化は検知できなかった。酸化試験の結果を下記の表に示
す。
【００１５】
【表２】
【００１６】実施例２（Ｓｉ2 Ｈ6 ） 実施例１においてＳｉＨ4 の代りにＳｉ2 Ｈ6 を用いて
同様の結果を得ることができる。ケイ素に富む表面が同
様にして形成され、次いで窒化して絶縁性窒化物に転換
できる。
同様の結果を得ることができる。ケイ素に富む表面が同
様にして形成され、次いで窒化して絶縁性窒化物に転換
できる。
【００１７】実施例３（Ｂ2 Ｈ6 ） 実施例１において、ＳｉＨ4 の代りにＢ2 Ｈ6 を用いて
ホウ素に富む表面層を形成する。次いで、窒化雰囲気で
の反応により絶縁性ＢＮx 超薄層が形成される。ホウ素
はケイ素と同様にパッシベーション化窒化物前駆物質元
素である。
ホウ素に富む表面層を形成する。次いで、窒化雰囲気で
の反応により絶縁性ＢＮx 超薄層が形成される。ホウ素
はケイ素と同様にパッシベーション化窒化物前駆物質元
素である。
【００１８】実施例４（メタライゼーション法） 本発明の革新的方法はメタライゼーションの用途、特に
銅（Ｃｕ）メタライゼーションに利用できる。例えば、
その用途の１つは、図３Ａに示すように、下部中間レベ
ルの誘電体３１５で包囲された導電体層３１０（典型的
にはアルミニウム合金）の下方にあるトランジスター
（図示せず）を有する半製品構造体を準備する。このあ
と、上部中間レベルの誘電体３２０を堆積し、従来法
（例えば、化学的機械的研磨又はＣＭＰ）で平坦化す
る。
銅（Ｃｕ）メタライゼーションに利用できる。例えば、
その用途の１つは、図３Ａに示すように、下部中間レベ
ルの誘電体３１５で包囲された導電体層３１０（典型的
にはアルミニウム合金）の下方にあるトランジスター
（図示せず）を有する半製品構造体を準備する。このあ
と、上部中間レベルの誘電体３２０を堆積し、従来法
（例えば、化学的機械的研磨又はＣＭＰ）で平坦化す
る。
【００１９】次いで〔ダマセーン（damascene ）法と呼
ばれる型式の方法で〕中間レベルの誘電体３２０をパタ
ーン化とエッチングして目的とするメタライゼーション
線路用のスロットを形成し、同じく目的とするバイアス
用（即ち、目的とする下層導電体への電気的接触用）の
より深い孔３４０を形成する。次いで、拡散障壁層３３
０を堆積し、次いで高導電性金属（例えば、銅）３５０
を在来法で全体に堆積する。次いで、この金属はエッチ
ングと（例えばＣＭＰで）研磨して金属３５０の表面を
図３Ｂに示すようにスロットの存在する所だけを露出さ
せる。金属３５０のこれらの露出部には次いで本発明の
好ましい実施態様により、例えばＳｉＮ x 層３６０のキ
ャップをかぶせて金属層がこのあと堆積させる誘電層中
に拡散するのを防止し、銅表面の酸化を最小限にする。
ばれる型式の方法で〕中間レベルの誘電体３２０をパタ
ーン化とエッチングして目的とするメタライゼーション
線路用のスロットを形成し、同じく目的とするバイアス
用（即ち、目的とする下層導電体への電気的接触用）の
より深い孔３４０を形成する。次いで、拡散障壁層３３
０を堆積し、次いで高導電性金属（例えば、銅）３５０
を在来法で全体に堆積する。次いで、この金属はエッチ
ングと（例えばＣＭＰで）研磨して金属３５０の表面を
図３Ｂに示すようにスロットの存在する所だけを露出さ
せる。金属３５０のこれらの露出部には次いで本発明の
好ましい実施態様により、例えばＳｉＮ x 層３６０のキ
ャップをかぶせて金属層がこのあと堆積させる誘電層中
に拡散するのを防止し、銅表面の酸化を最小限にする。
【００２０】本発明の革新的な実施態様の１つは、(a)
構造体であって、その表面上に金属層の露出部がある構
造体を準備する工程と、(b) この構造体を焼鈍してこの
金属層上に絶縁性窒化物前駆元素の薄層を堆積させる工
程と、(c) 活性窒素源を用いてこの構造体を窒化する工
程とから成り、これにより金属層の酸化を最小限にし、
金属層の周囲層への拡散を防止する製法を提供する。
構造体であって、その表面上に金属層の露出部がある構
造体を準備する工程と、(b) この構造体を焼鈍してこの
金属層上に絶縁性窒化物前駆元素の薄層を堆積させる工
程と、(c) 活性窒素源を用いてこの構造体を窒化する工
程とから成り、これにより金属層の酸化を最小限にし、
金属層の周囲層への拡散を防止する製法を提供する。
【００２１】本発明の革新的な実施態様のもう１つは、
(a) 構造体であって、その表面上に主として銅より成る
金属層の露出部がある構造体を準備する工程、(b) ケイ
素源を用いてこの構造体を焼鈍してこの金属層の表面上
にケイ素薄層を堆積させる工程、(c) プラズマ条件下で
活性窒素源を用いてこの構造体を窒化する工程、及び
(d) この金属層上に誘電体層を形成する工程を含み、こ
れにより金属層の酸化を最小限にし、金属層の誘電体層
への拡散を防止する集積回路構造体での銅表面にキャッ
プを付する方法を提供する。
(a) 構造体であって、その表面上に主として銅より成る
金属層の露出部がある構造体を準備する工程、(b) ケイ
素源を用いてこの構造体を焼鈍してこの金属層の表面上
にケイ素薄層を堆積させる工程、(c) プラズマ条件下で
活性窒素源を用いてこの構造体を窒化する工程、及び
(d) この金属層上に誘電体層を形成する工程を含み、こ
れにより金属層の酸化を最小限にし、金属層の誘電体層
への拡散を防止する集積回路構造体での銅表面にキャッ
プを付する方法を提供する。
【００２２】本発明の革新的な実施態様のもう１つは、
(a) 半導体材料の少なくとも１つの実質的にモノリシッ
クな物体を含む基板がある半製品集積回路構造体を準備
する工程、(b) この基板上に誘電体層を形成する工程、
(c) この誘電体層をエッチングしてこれに開口を形成す
る工程、(d) この誘電体上とこれら開口内に主として銅
を含む金属層を堆積させる工程、(e) この金属層が誘電
体層から除去して金属層の露出部を形成させる工程、
(f) ケイ素源を用いて金属層の露出部を焼鈍して金属層
上にケイ素薄膜を堆積させる工程、及び(g) 活性窒素源
を用いて金属層を窒化させる工程を含み、これにより金
属層の酸化を最小限にし、金属層の周囲層中への拡散を
防止するメタライゼーション法を提供する。
(a) 半導体材料の少なくとも１つの実質的にモノリシッ
クな物体を含む基板がある半製品集積回路構造体を準備
する工程、(b) この基板上に誘電体層を形成する工程、
(c) この誘電体層をエッチングしてこれに開口を形成す
る工程、(d) この誘電体上とこれら開口内に主として銅
を含む金属層を堆積させる工程、(e) この金属層が誘電
体層から除去して金属層の露出部を形成させる工程、
(f) ケイ素源を用いて金属層の露出部を焼鈍して金属層
上にケイ素薄膜を堆積させる工程、及び(g) 活性窒素源
を用いて金属層を窒化させる工程を含み、これにより金
属層の酸化を最小限にし、金属層の周囲層中への拡散を
防止するメタライゼーション法を提供する。
【００２３】改変と変更 当業者が認識するように、本明細書に記載の革新的概念
は広範囲の用途にわたり改変と変更が可能であり、従っ
て、本発明の主題の範囲は本明細書の特定の実施例の教
示に限定されない。例えば、本発明は本明細書に記載の
代表的なメタライゼーション法に限定されない。むし
ろ、本発明は集積回路構造体の製造での銅の使用に関連
して用いられる。更に、本発明は銅の使用に限定され
ず、他の金属の使用（例えば銀、白金系列の使用を含
み、これに限定されない）においても容易に利用でき
る。
は広範囲の用途にわたり改変と変更が可能であり、従っ
て、本発明の主題の範囲は本明細書の特定の実施例の教
示に限定されない。例えば、本発明は本明細書に記載の
代表的なメタライゼーション法に限定されない。むし
ろ、本発明は集積回路構造体の製造での銅の使用に関連
して用いられる。更に、本発明は銅の使用に限定され
ず、他の金属の使用（例えば銀、白金系列の使用を含
み、これに限定されない）においても容易に利用でき
る。
【００２４】別の例としては、絶縁性窒化物層形成用の
窒素源の源泉は厳密にはウェーハと接触するプラズマに
よって発生させる必要はなく、替りに残光放電を用いて
活性化準安定窒素源成分流を生成させることもできる。
更に、銅層の形成には、例えば電気メッキ、化学蒸着、
及びエッチングを供う堆積法を含む任意方法が用いられ
る。本発明は上記の諸表に記載の特定の反応パラメータ
に限定されない。これらのパラメータは単なる例示であ
って、包括的なものではない。
窒素源の源泉は厳密にはウェーハと接触するプラズマに
よって発生させる必要はなく、替りに残光放電を用いて
活性化準安定窒素源成分流を生成させることもできる。
更に、銅層の形成には、例えば電気メッキ、化学蒸着、
及びエッチングを供う堆積法を含む任意方法が用いられ
る。本発明は上記の諸表に記載の特定の反応パラメータ
に限定されない。これらのパラメータは単なる例示であ
って、包括的なものではない。
【００２５】方法の改変と実施について当業者の知識水
準を示す若干の追加背景が下記の書籍に記載されてお
り、これらは全て言及することにより本明細書に組み入
れる。アンナー（Anner)：平面加工初歩(PLANAR PROCES
SING PRIMER)（１９９０）；ＢｉＣＭＯＳ技術と応用(T
ECHNOLOGY AND APPLICATIONS) （１９８９，アルバレス
（Alvarez)編）；ブロディ、マレー(Brodie and Mura
y)：マイクロファブリケーシンの物理(PHYSICS OF MICR
OFABLICATION) （１９８２）；カステラーノ(Castellan
o)：半導体デバイス加工(SEMICONDUCTOR DEVICE PROCES
SING) ；ＶＬＳＩ時代の技術傾向(TECHNOLOGY TRENDS I
N THE VLSI) （１９９１）：チェン(Chen)：ＶＬＳＩ用
ＣＭＯＳデバイスと技術(CMOS DEVICES AND TECHNOLOGY
FOR VLSI ；クーパー、ワイスベッカー（Cooper and W
eisbecker)：固体状態デバイスと集積回路(SOLID STATE
DEVICES AND INTEGRATED CIRCUITS) （１９８２）；デ
ィリンジャ(Dillinger) ：ＶＬＳＩ工学(VLSI ENGINEER
ING)（１９８８）；ＶＬＳＩ用乾燥エッチング(DRY ETC
HING FOR VLSI)（１９９１、ファン・ルーズマーレン
（van Roosmalen)、等編）；アインスプルーク(Einspru
ch) 等：ＶＬＳＩ用リトグラフィ(LITHOGRAPHY FOR VLS
I)（１９８７）；エル・カレー(El-Kareh)等：ＶＬＳＩ
ケイ素デバイス入門(INTRODUCTION TO VLSI SILICON DE
VICES)（１９８６）；エリオット(Elliott) ：集積回路
マスク技術(INTEGRATED CIRCUIT MASK TECHNOLOGY)（１
９８５）；エリオット：集積回路製造技術(INTEGRATED
CIRCUIT FABLICATION TECHNOLOGY) （１９８３年頃、第
２版は１９８９年）；半導体技術百科辞典(ENCYCLOPEDI
A OF SEMICONDUCTOR TECHNOLOGY)（１９８４、グレイソ
ン(Grayson) ）、フェリ(Ferry) 等：超大型集積マイク
ロエレクトロニックス(ULTRA LARGE SCALE INTEGRATED
MICROELECTRONICS) （１９８８）；ガイズ、ブランチャ
ード(Gise and Blanchard)：現代半導体製造技術(MODER
N SEMICONDUCTOR FABLICATION TECHNOLOGY) （１９８
６）；半導体技術ハンドブック(HANDBOOK OF SEMICONDU
CTOR TECHNOLOGY)（１９９０、オメイラ(O'Mara)等
編）、薄膜法技術ハンドブック(HANDBOOK OF THIN FILM
PROCESS TECHNOLOGY)（物理学研究所(Instituteof Phy
sics)；年刊行版）；ＶＬＳＩマイクロリトグラフィ・
ハンドブック(HANDBOOK OF VLSI MICROLITHOGRAPHY) ；
原理と技術と応用(PRINCIPLES,TECHNOLOGY,and APPLICA
TIONS)（１９９１、グレンディニング、ヘルバート(Gle
ndinning and Helbert) 編）、ナイツ(Knights) ：ＶＬ
ＳＩの物理(PHYSICS OF VLSI) （１９８４）、コーイ(K
ooi)：ＬＯＣＯＳの発明(INVENTION OF LOCOS)（１９９
１）；ＬＰＣＶＤ窒化ケイ素とオキシ窒化物膜（LPCVD
SILICON NITRIDE AND OXYNITRIDE FILMS) （ハブレイケ
ン(Habraken)編）；マリー(Maly)：集積回路技術地図帳
(ATLAS OF INTEGRATED CIRCUIT TECHNOLOGIES)（１９８
５年頃）；マイクロエレクトロニックス加工(MICROELEC
TRONICS PROCESSING) （ジェンセン(Jensen)編）；ミル
ネス（Milnes) ：半導体デバイスと集積エレクトロニッ
クス(SEMICONDUCTOR DEVICE AND INTEGRATED ELECTRONI
CS) （１９８９）；ミュラー・アンド・カミンズ(Muler
& Kamins)：集積回路用デバイス・エレクトロニックス
(DEVICEELECTRONICS FOR INTEGRATED CIRCUITS)（１９
７７；第２版１９８６年）；ナシェルスキィ、ボイルス
タッド(Nashelsky and Boylestad) ：分離及び集積デバ
イス(DEVICES,DISCRETE AND INTEGRATED) （１９８
９）；ニコリアン、ブリューズ(Nicollian and Brews)
：ＭＯＳ物理と技術(MOS PHYSICS AND TECHNOLOGY)
（１９８３年頃）；マイクロ構造体とマイクロデバイス
の物理と製造(PHYSICS AND FABLICATION OF MICROSTRUC
TURES AND MICRODEVICES) （１９８６、ケリー(Kelly)
等編）；ピエレット(Pierret) ：フィールド・エフェク
ト・デバイス(FIELD EFFECT DEVICES)（１９８３、第２
版１９９０）；ピンブリィ（Pimbley)等：最新ＣＭＯＳ
プロセス技術(ADVANCED CMOS PROCESS TECHNOLOGY)（１
９８９）；プラズマエッチング(PLASMA ETCHING)（１９
８９、メーノス、フラム(Manos and Flamm) 編）；プラ
ズマ加工(PLASMA PROCESSING) （１９８２、ディーレマ
ン（Dieleman) 等編）、パワー集積回路(POWER INTEGRA
TED CIRCUITS) ；物理、設計と応用(PHYSICS,DESIGN,AN
D APPLICATIONS) （１９８６、アントネチ（Antognett
i)編）；プリンス(Prince)：半導体メモリーズ(SEMICON
DUCTOR MEMORIES)：設計、製造(DESIGN,MANUFACTURE)
（１９９１年第２版）；Ｓｉ集積回路技術のための応急
的参考マニュアル（QUICK REFERENCE MANUAL FOR SI IN
TEGRATED CIRCUIT TECH)（ビードル、ツァイ、プランマ
ー(Beadle,Tsai,and Plummer) ）；半導体技術ハンドブ
ック（SEMICONDUCTOR TECHNOLOGY HANDBOOK)（トラップ
(Trapp) 等編、第１版〜第６版）；ラオ(Rao) ：マルチ
レベル、インターコネクト技術(MULTILEVEL INTERCONNE
CT TECHNOLOGY)（１９９３年頃）；ラニアン、ビーン.
(Runyan and Bean) ：半導体集積回路加工技術(SEMICO
NDUCTOR INTEGRATED CIRCUITS) （１９９０）；シード
ラ、スミス(Sedra and Smith) ：マイクロ電子回路(MIC
ROELECTRONIC CIRCUITS)（第３版、１９９１）、シュミ
ッツ(Schmitz) ：ＶＬＳＩ／ＵＬＳＩ応用へのタングス
テンとケイ化タングステンのＣＶＤ(CVD OF TUNGSTENAN
D TUNGSTEN SILICIDES FOR VLSI/ULSI APPLICATIONS)
（１９９２）；半導体加工(SEMICONDUCTOR PROCESSING)
（１９８４、グプタ(Gupta) 編）；スターン(Stern) ：
集積回路の基礎(FUNDAMENTALS OF INTEGRATED CIRCUIT
S) ；ストリートマン(Streetman) ：固体状態電子デバ
イス(SOLID STATE ELECTRONIC DEVICES)（第２版１９８
０、第３版１９９０）；シェ(Sze) ：半導体デバイスの
物理(PHYSICS OF SEMICONDUCTOR DEVICES)（１９６９、
第２版１９８１）；シェ：半導体デバイス：物理と技術
(SEMICONDUCTOR DEVICES:PHYSICS AND TECHNOLOGY)（１
９８５）；ＶＬＳＩでの表面・界面効果(SURFACE AND I
NTERFACE EFFECTS IN VLSI)（アインシュプルック、バ
ウアー（Einspruch and Bauer)編）；タリー(Talley)：
半導体デバイス技術入門(INTRODUCTION TO SEMICONDUCT
OR DEVICE TECHNOLOGY) （第２版１９８４）；薄膜法(T
HIN FILM PROCESSES) Ｉ、II（フォッセン、ケルン(Vos
sen and Kern) 編）；トラウトマン(Troutman)：ＣＭＯ
Ｓ技術でのラッチアップ(LATCHUP IN CMOS TECHNOLOGY)
（１９８６）；ＶＬＳＩ応用へのタングステン及びその
他の耐火性金属(TUNGSTEN AND OTHER REFRACTORY METAL
S FOR VLSI APPLICATIONS)（ウェルズ(Wells) 編１９８
８）；超高速ケイ素バイポーラ技術(ULTRA-FAST SILICO
N BIPOLAR TECHNOLOGY) （トレイティンガー(Treitinge
r)等編１９８８）；超ＬＳＩ（VERY LARGE SCALE INTEG
RATION)(バーブ(Barbe) 編１９８０、第２版１９８
２）；ＶＬＳＩ製造原理(VLSI FABLICATION PRINCIPLE
S) （１９８３）；ＶＬＳＩハンドブック(VLSI HANDBOO
K) （アインシュプルッフ１９８５）；ＶＬＳＩメタラ
イゼーション(VLSI METALLIZATION)（アインシュプルッ
フ、コーエン(Cohen）、ギルデンブラット（Gildenbla
t) 編）；８０年代以降のＶＬＳＩ技術(VLSI TECHNOLOG
IES THROUGH THE 80s AND BEYOND)（マックグレイビ、
ピッカー(McGreivy and Pickar) 編１９８２）；ＶＬＳ
Ｉ技術と設計(VLSI TECHNOLOGY AND DESIGN)（マッカニ
イ、ホワイト(McCanny and White) 編）；ＶＬＳＩ技術
(VLSI TECHNOLOGY) （シェ編：１９８３、第２版１９８
８）；ＶＬＳＩ：技術と設計(TECHNOLOGY AND DESIGN)
（フォルバース、グローブマン(Folberth and Grobman
n) 編）：ワン(Wang)：ソリッドステートエレクトロニ
ックス入門(INTRODUCTION TO SOLID STATE ELECTRONIC
S) ；ウォルフ(Wolf)：ＶＬＳＩ時代のケイ素加工(SILI
CON PROCESSING FOR THE VLSI ERA) 、第１巻〜第３巻
（１９８５〜１９９５）；ザムビュト(Zambuto) ：半導
体デバイス(SEMICONDUCTOR DEVICES) （１９８９）；ツ
ォリッヒ（Zorich) ：高品位集積回路製造ハンドブック
(HANDBOOK OF QUALITY INTEGRATED CIRCUIT MANUFACTUR
ING)；並びに１９８６年以降のＩＥＤＭとＶＬＳＩ技術
シンポジウムの年次議事録（the annual proceedings o
f the IEDM and VLSI Technology symposia for the ye
ars from 1980 to date)。これら全ては言及することに
より本明細書に組み入れる。
準を示す若干の追加背景が下記の書籍に記載されてお
り、これらは全て言及することにより本明細書に組み入
れる。アンナー（Anner)：平面加工初歩(PLANAR PROCES
SING PRIMER)（１９９０）；ＢｉＣＭＯＳ技術と応用(T
ECHNOLOGY AND APPLICATIONS) （１９８９，アルバレス
（Alvarez)編）；ブロディ、マレー(Brodie and Mura
y)：マイクロファブリケーシンの物理(PHYSICS OF MICR
OFABLICATION) （１９８２）；カステラーノ(Castellan
o)：半導体デバイス加工(SEMICONDUCTOR DEVICE PROCES
SING) ；ＶＬＳＩ時代の技術傾向(TECHNOLOGY TRENDS I
N THE VLSI) （１９９１）：チェン(Chen)：ＶＬＳＩ用
ＣＭＯＳデバイスと技術(CMOS DEVICES AND TECHNOLOGY
FOR VLSI ；クーパー、ワイスベッカー（Cooper and W
eisbecker)：固体状態デバイスと集積回路(SOLID STATE
DEVICES AND INTEGRATED CIRCUITS) （１９８２）；デ
ィリンジャ(Dillinger) ：ＶＬＳＩ工学(VLSI ENGINEER
ING)（１９８８）；ＶＬＳＩ用乾燥エッチング(DRY ETC
HING FOR VLSI)（１９９１、ファン・ルーズマーレン
（van Roosmalen)、等編）；アインスプルーク(Einspru
ch) 等：ＶＬＳＩ用リトグラフィ(LITHOGRAPHY FOR VLS
I)（１９８７）；エル・カレー(El-Kareh)等：ＶＬＳＩ
ケイ素デバイス入門(INTRODUCTION TO VLSI SILICON DE
VICES)（１９８６）；エリオット(Elliott) ：集積回路
マスク技術(INTEGRATED CIRCUIT MASK TECHNOLOGY)（１
９８５）；エリオット：集積回路製造技術(INTEGRATED
CIRCUIT FABLICATION TECHNOLOGY) （１９８３年頃、第
２版は１９８９年）；半導体技術百科辞典(ENCYCLOPEDI
A OF SEMICONDUCTOR TECHNOLOGY)（１９８４、グレイソ
ン(Grayson) ）、フェリ(Ferry) 等：超大型集積マイク
ロエレクトロニックス(ULTRA LARGE SCALE INTEGRATED
MICROELECTRONICS) （１９８８）；ガイズ、ブランチャ
ード(Gise and Blanchard)：現代半導体製造技術(MODER
N SEMICONDUCTOR FABLICATION TECHNOLOGY) （１９８
６）；半導体技術ハンドブック(HANDBOOK OF SEMICONDU
CTOR TECHNOLOGY)（１９９０、オメイラ(O'Mara)等
編）、薄膜法技術ハンドブック(HANDBOOK OF THIN FILM
PROCESS TECHNOLOGY)（物理学研究所(Instituteof Phy
sics)；年刊行版）；ＶＬＳＩマイクロリトグラフィ・
ハンドブック(HANDBOOK OF VLSI MICROLITHOGRAPHY) ；
原理と技術と応用(PRINCIPLES,TECHNOLOGY,and APPLICA
TIONS)（１９９１、グレンディニング、ヘルバート(Gle
ndinning and Helbert) 編）、ナイツ(Knights) ：ＶＬ
ＳＩの物理(PHYSICS OF VLSI) （１９８４）、コーイ(K
ooi)：ＬＯＣＯＳの発明(INVENTION OF LOCOS)（１９９
１）；ＬＰＣＶＤ窒化ケイ素とオキシ窒化物膜（LPCVD
SILICON NITRIDE AND OXYNITRIDE FILMS) （ハブレイケ
ン(Habraken)編）；マリー(Maly)：集積回路技術地図帳
(ATLAS OF INTEGRATED CIRCUIT TECHNOLOGIES)（１９８
５年頃）；マイクロエレクトロニックス加工(MICROELEC
TRONICS PROCESSING) （ジェンセン(Jensen)編）；ミル
ネス（Milnes) ：半導体デバイスと集積エレクトロニッ
クス(SEMICONDUCTOR DEVICE AND INTEGRATED ELECTRONI
CS) （１９８９）；ミュラー・アンド・カミンズ(Muler
& Kamins)：集積回路用デバイス・エレクトロニックス
(DEVICEELECTRONICS FOR INTEGRATED CIRCUITS)（１９
７７；第２版１９８６年）；ナシェルスキィ、ボイルス
タッド(Nashelsky and Boylestad) ：分離及び集積デバ
イス(DEVICES,DISCRETE AND INTEGRATED) （１９８
９）；ニコリアン、ブリューズ(Nicollian and Brews)
：ＭＯＳ物理と技術(MOS PHYSICS AND TECHNOLOGY)
（１９８３年頃）；マイクロ構造体とマイクロデバイス
の物理と製造(PHYSICS AND FABLICATION OF MICROSTRUC
TURES AND MICRODEVICES) （１９８６、ケリー(Kelly)
等編）；ピエレット(Pierret) ：フィールド・エフェク
ト・デバイス(FIELD EFFECT DEVICES)（１９８３、第２
版１９９０）；ピンブリィ（Pimbley)等：最新ＣＭＯＳ
プロセス技術(ADVANCED CMOS PROCESS TECHNOLOGY)（１
９８９）；プラズマエッチング(PLASMA ETCHING)（１９
８９、メーノス、フラム(Manos and Flamm) 編）；プラ
ズマ加工(PLASMA PROCESSING) （１９８２、ディーレマ
ン（Dieleman) 等編）、パワー集積回路(POWER INTEGRA
TED CIRCUITS) ；物理、設計と応用(PHYSICS,DESIGN,AN
D APPLICATIONS) （１９８６、アントネチ（Antognett
i)編）；プリンス(Prince)：半導体メモリーズ(SEMICON
DUCTOR MEMORIES)：設計、製造(DESIGN,MANUFACTURE)
（１９９１年第２版）；Ｓｉ集積回路技術のための応急
的参考マニュアル（QUICK REFERENCE MANUAL FOR SI IN
TEGRATED CIRCUIT TECH)（ビードル、ツァイ、プランマ
ー(Beadle,Tsai,and Plummer) ）；半導体技術ハンドブ
ック（SEMICONDUCTOR TECHNOLOGY HANDBOOK)（トラップ
(Trapp) 等編、第１版〜第６版）；ラオ(Rao) ：マルチ
レベル、インターコネクト技術(MULTILEVEL INTERCONNE
CT TECHNOLOGY)（１９９３年頃）；ラニアン、ビーン.
(Runyan and Bean) ：半導体集積回路加工技術(SEMICO
NDUCTOR INTEGRATED CIRCUITS) （１９９０）；シード
ラ、スミス(Sedra and Smith) ：マイクロ電子回路(MIC
ROELECTRONIC CIRCUITS)（第３版、１９９１）、シュミ
ッツ(Schmitz) ：ＶＬＳＩ／ＵＬＳＩ応用へのタングス
テンとケイ化タングステンのＣＶＤ(CVD OF TUNGSTENAN
D TUNGSTEN SILICIDES FOR VLSI/ULSI APPLICATIONS)
（１９９２）；半導体加工(SEMICONDUCTOR PROCESSING)
（１９８４、グプタ(Gupta) 編）；スターン(Stern) ：
集積回路の基礎(FUNDAMENTALS OF INTEGRATED CIRCUIT
S) ；ストリートマン(Streetman) ：固体状態電子デバ
イス(SOLID STATE ELECTRONIC DEVICES)（第２版１９８
０、第３版１９９０）；シェ(Sze) ：半導体デバイスの
物理(PHYSICS OF SEMICONDUCTOR DEVICES)（１９６９、
第２版１９８１）；シェ：半導体デバイス：物理と技術
(SEMICONDUCTOR DEVICES:PHYSICS AND TECHNOLOGY)（１
９８５）；ＶＬＳＩでの表面・界面効果(SURFACE AND I
NTERFACE EFFECTS IN VLSI)（アインシュプルック、バ
ウアー（Einspruch and Bauer)編）；タリー(Talley)：
半導体デバイス技術入門(INTRODUCTION TO SEMICONDUCT
OR DEVICE TECHNOLOGY) （第２版１９８４）；薄膜法(T
HIN FILM PROCESSES) Ｉ、II（フォッセン、ケルン(Vos
sen and Kern) 編）；トラウトマン(Troutman)：ＣＭＯ
Ｓ技術でのラッチアップ(LATCHUP IN CMOS TECHNOLOGY)
（１９８６）；ＶＬＳＩ応用へのタングステン及びその
他の耐火性金属(TUNGSTEN AND OTHER REFRACTORY METAL
S FOR VLSI APPLICATIONS)（ウェルズ(Wells) 編１９８
８）；超高速ケイ素バイポーラ技術(ULTRA-FAST SILICO
N BIPOLAR TECHNOLOGY) （トレイティンガー(Treitinge
r)等編１９８８）；超ＬＳＩ（VERY LARGE SCALE INTEG
RATION)(バーブ(Barbe) 編１９８０、第２版１９８
２）；ＶＬＳＩ製造原理(VLSI FABLICATION PRINCIPLE
S) （１９８３）；ＶＬＳＩハンドブック(VLSI HANDBOO
K) （アインシュプルッフ１９８５）；ＶＬＳＩメタラ
イゼーション(VLSI METALLIZATION)（アインシュプルッ
フ、コーエン(Cohen）、ギルデンブラット（Gildenbla
t) 編）；８０年代以降のＶＬＳＩ技術(VLSI TECHNOLOG
IES THROUGH THE 80s AND BEYOND)（マックグレイビ、
ピッカー(McGreivy and Pickar) 編１９８２）；ＶＬＳ
Ｉ技術と設計(VLSI TECHNOLOGY AND DESIGN)（マッカニ
イ、ホワイト(McCanny and White) 編）；ＶＬＳＩ技術
(VLSI TECHNOLOGY) （シェ編：１９８３、第２版１９８
８）；ＶＬＳＩ：技術と設計(TECHNOLOGY AND DESIGN)
（フォルバース、グローブマン(Folberth and Grobman
n) 編）：ワン(Wang)：ソリッドステートエレクトロニ
ックス入門(INTRODUCTION TO SOLID STATE ELECTRONIC
S) ；ウォルフ(Wolf)：ＶＬＳＩ時代のケイ素加工(SILI
CON PROCESSING FOR THE VLSI ERA) 、第１巻〜第３巻
（１９８５〜１９９５）；ザムビュト(Zambuto) ：半導
体デバイス(SEMICONDUCTOR DEVICES) （１９８９）；ツ
ォリッヒ（Zorich) ：高品位集積回路製造ハンドブック
(HANDBOOK OF QUALITY INTEGRATED CIRCUIT MANUFACTUR
ING)；並びに１９８６年以降のＩＥＤＭとＶＬＳＩ技術
シンポジウムの年次議事録（the annual proceedings o
f the IEDM and VLSI Technology symposia for the ye
ars from 1980 to date)。これら全ては言及することに
より本明細書に組み入れる。
【００２６】以上の説明に関して更に以下の項を開示す
る。 (1) (a) 部分的に形成した集積回路構造体であって、
その表面上に金属層の露出部がある構造体を準備する工
程、(b) この構造体を焼結してこの金属層上に絶縁性窒
化物前駆物質元素の薄層を付着させる工程、及び(c) 活
性窒素源を用いてこの構造体を窒化する工程とから成
り、これにより金属層の酸化を最小限にし、金属の周囲
層への拡散を防止する製法。 (2) 窒素源がプラズマ活性化ＮＨ3 又はＮ2 である、
第１項記載の製法。 (3) パッシベーション化窒化物前駆元素がケイ素又は
硼素から成る、第１項記載の製法。 (4) 焼鈍工程を３００°未満又は３００℃で実施す
る、第１項記載の製法。 (5) (a) 部分的に形成した集積回路構造体であって、
その表面上に主として銅より成る金属層の露出部がある
構造体を準備する工程、(b) ケイ素源を用いてこの構造
体を焼鈍してこの金属層の表面上にケイ素薄膜を堆積さ
せる工程、(c) プラズマ条件下で活性窒素源を用いてこ
の構造体を窒化する工程、及び(d) この金属層上に誘電
体層を形成する工程を含み、これにより金属層の酸化を
最小限にし、金属層の誘電体層への拡散を防止する、集
積回路構造体の銅表面にキャップを付する方法。 (6) 窒素源がプラズマ活性化ＮＨ3 又はＮ2 である、
第５項記載の方法。 (7) 焼鈍工程を３００℃未満又は３００℃で実施す
る、第５項記載の方法。 (8) ケイ素源がシラン又はジシランから成る、第５項
記載の方法。 (9) (a) 半導体材料の少なくとも１つの実質的にモノ
リシックな物体を含む基板がある半製品集積回路構造体
を準備する工程、(b) この基板上に誘電体層を形成する
工程、(c) この誘電体層をエッチングしてこれに開口を
形成する工程、(d) この誘電体上とこれら開口内に主と
して銅から成る金属層を堆積させる工程、(e) この金属
層を誘電体層から除去して金属層の露出部を形成させる
工程、(f) ケイ素源を用いて金属層の露出部を焼鈍して
金属層上にケイ素膜を堆積させる工程、及び(g) 窒素源
を用いてこの金属層を窒化させる工程を含み、これによ
り金属層の酸化を最小限にし、金属層の周囲層中への拡
散を防止するメタライゼーション法。 (10) 窒素源がプラズマ活性化ＮＨ3 又はＮ2 である、
第９項記載のメタライゼーション法。 (11) ケイ素源がシラン又はジシランから成る、第９項
記載のメタライゼーション法。 (12) 焼鈍工程を３００℃未満又は３００℃で実施す
る、第９項記載のメタライゼーション法。 (13) 低温２段階法で形成した窒化ケイ素超薄膜による
銅カプセル化革新的方法。この方法では銅の堆積、パタ
ーン化又は化学的機械的研磨（ＣＭＰ）の後の構造体は
銅露出表面と誘電体表面を含む。この構造体を次いで３
００℃以下の温度でシラン（又は他のＳｉ源）中で焼鈍
する。この工程ではＳｉ（及び界面での銅とケイ素との
反応で生成するケイ化銅）の薄膜が銅表面上に優先的に
堆積する。次いで、この表面層をＮＨ3 プラズマ（又は
他の活性Ｎ雰囲気、例えばＮ2 プラズマ）を用いて窒化
してＳｉＮx 層を形成する。
る。 (1) (a) 部分的に形成した集積回路構造体であって、
その表面上に金属層の露出部がある構造体を準備する工
程、(b) この構造体を焼結してこの金属層上に絶縁性窒
化物前駆物質元素の薄層を付着させる工程、及び(c) 活
性窒素源を用いてこの構造体を窒化する工程とから成
り、これにより金属層の酸化を最小限にし、金属の周囲
層への拡散を防止する製法。 (2) 窒素源がプラズマ活性化ＮＨ3 又はＮ2 である、
第１項記載の製法。 (3) パッシベーション化窒化物前駆元素がケイ素又は
硼素から成る、第１項記載の製法。 (4) 焼鈍工程を３００°未満又は３００℃で実施す
る、第１項記載の製法。 (5) (a) 部分的に形成した集積回路構造体であって、
その表面上に主として銅より成る金属層の露出部がある
構造体を準備する工程、(b) ケイ素源を用いてこの構造
体を焼鈍してこの金属層の表面上にケイ素薄膜を堆積さ
せる工程、(c) プラズマ条件下で活性窒素源を用いてこ
の構造体を窒化する工程、及び(d) この金属層上に誘電
体層を形成する工程を含み、これにより金属層の酸化を
最小限にし、金属層の誘電体層への拡散を防止する、集
積回路構造体の銅表面にキャップを付する方法。 (6) 窒素源がプラズマ活性化ＮＨ3 又はＮ2 である、
第５項記載の方法。 (7) 焼鈍工程を３００℃未満又は３００℃で実施す
る、第５項記載の方法。 (8) ケイ素源がシラン又はジシランから成る、第５項
記載の方法。 (9) (a) 半導体材料の少なくとも１つの実質的にモノ
リシックな物体を含む基板がある半製品集積回路構造体
を準備する工程、(b) この基板上に誘電体層を形成する
工程、(c) この誘電体層をエッチングしてこれに開口を
形成する工程、(d) この誘電体上とこれら開口内に主と
して銅から成る金属層を堆積させる工程、(e) この金属
層を誘電体層から除去して金属層の露出部を形成させる
工程、(f) ケイ素源を用いて金属層の露出部を焼鈍して
金属層上にケイ素膜を堆積させる工程、及び(g) 窒素源
を用いてこの金属層を窒化させる工程を含み、これによ
り金属層の酸化を最小限にし、金属層の周囲層中への拡
散を防止するメタライゼーション法。 (10) 窒素源がプラズマ活性化ＮＨ3 又はＮ2 である、
第９項記載のメタライゼーション法。 (11) ケイ素源がシラン又はジシランから成る、第９項
記載のメタライゼーション法。 (12) 焼鈍工程を３００℃未満又は３００℃で実施す
る、第９項記載のメタライゼーション法。 (13) 低温２段階法で形成した窒化ケイ素超薄膜による
銅カプセル化革新的方法。この方法では銅の堆積、パタ
ーン化又は化学的機械的研磨（ＣＭＰ）の後の構造体は
銅露出表面と誘電体表面を含む。この構造体を次いで３
００℃以下の温度でシラン（又は他のＳｉ源）中で焼鈍
する。この工程ではＳｉ（及び界面での銅とケイ素との
反応で生成するケイ化銅）の薄膜が銅表面上に優先的に
堆積する。次いで、この表面層をＮＨ3 プラズマ（又は
他の活性Ｎ雰囲気、例えばＮ2 プラズマ）を用いて窒化
してＳｉＮx 層を形成する。
【図１】Ａ及びＢは、本発明の、低温の選択的化学的２
段階方法を用いるカプセル化法と構造体をそれぞれ示す
説明図である。
段階方法を用いるカプセル化法と構造体をそれぞれ示す
説明図である。
【図２】銅の処理表面から採取した試料のＸＰＳ特性試
験結果を示すグラフである。
験結果を示すグラフである。
【図３】Ａ及びＢは、本発明の革新的カプセル化法を用
いるメタライゼーションの応用例をそれぞれ示す説明図
である。
いるメタライゼーションの応用例をそれぞれ示す説明図
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キィ − ツォン ホン アメリカ合衆国テキサス州ダラス，フォレ スト レーン 9601，ナンバー 521 (72)発明者 ウェイ − ユン スー アメリカ合衆国テキサス州ダラス，フォレ スト レーン 9669，ナンバー 1308
Claims (1)
- 【請求項１】 (a) 部分的に形成した集積回路構造体で
あって、その表面上にパターン化済み金属層の露出部が
ある構造体を準備する工程、 (b) この構造体を焼結してこの金属層上にパッシベーシ
ョン性窒化物前駆物質元素の薄層を堆積させる工程、及
び (c) 活性窒素源を用いてこの構造体を窒化する工程を含
み、これにより金属層の酸化を最小限にし、金属の周囲
層への拡散を防止する製法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3152796P | 1996-11-29 | 1996-11-29 | |
| US031527 | 1996-11-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189604A true JPH10189604A (ja) | 1998-07-21 |
Family
ID=21859956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9330557A Pending JPH10189604A (ja) | 1996-11-29 | 1997-12-01 | 銅表面のカプセル化法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH10189604A (ja) |
| KR (1) | KR19980042910A (ja) |
| TW (1) | TW379387B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341482B1 (ko) * | 1999-12-23 | 2002-06-21 | 윤종용 | 구리 배선층의 형성방법 |
| KR100358055B1 (ko) * | 1999-12-27 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR20040051304A (ko) * | 2002-12-12 | 2004-06-18 | 주식회사 하이닉스반도체 | 반도체 소자의 베리어 절연막 형성방법 및 금속 배선형성방법 |
| US7745937B2 (en) | 2005-02-24 | 2010-06-29 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US8927416B2 (en) | 2009-06-22 | 2015-01-06 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
1997
- 1997-11-28 TW TW086117879A patent/TW379387B/zh not_active IP Right Cessation
- 1997-11-28 KR KR1019970064025A patent/KR19980042910A/ko not_active Application Discontinuation
- 1997-12-01 JP JP9330557A patent/JPH10189604A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341482B1 (ko) * | 1999-12-23 | 2002-06-21 | 윤종용 | 구리 배선층의 형성방법 |
| KR100358055B1 (ko) * | 1999-12-27 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR20040051304A (ko) * | 2002-12-12 | 2004-06-18 | 주식회사 하이닉스반도체 | 반도체 소자의 베리어 절연막 형성방법 및 금속 배선형성방법 |
| US7745937B2 (en) | 2005-02-24 | 2010-06-29 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US8927416B2 (en) | 2009-06-22 | 2015-01-06 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980042910A (ko) | 1998-08-17 |
| TW379387B (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078815B2 (en) | Semiconductor integrated circuit device | |
| US5733816A (en) | Method for depositing a tungsten layer on silicon | |
| JP3379087B2 (ja) | 銅部材を含む半導体装置およびその製造方法 | |
| KR100359968B1 (ko) | 반도체 장치의 제조 방법 | |
| US5712193A (en) | Method of treating metal nitride films to reduce silicon migration therein | |
| US5736455A (en) | Method for passivating the sidewalls of a tungsten word line | |
| JP2003142579A5 (ja) | ||
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| CN100539116C (zh) | 半导体装置及其制造方法 | |
| US20030042606A1 (en) | Method of forming a conductive contact | |
| US5869394A (en) | Teos-ozone planarization process | |
| US6569756B1 (en) | Method for manufacturing a semiconductor device | |
| TW200409341A (en) | Semiconductor device and its manufacturing method | |
| JPH10189604A (ja) | 銅表面のカプセル化法 | |
| US20050009339A1 (en) | Method of forming copper wiring in semiconductor device | |
| EP0840363A1 (en) | Method for fabricating a conductive diffusion barrier layer by PECVD | |
| KR20090074510A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| US6780764B2 (en) | Method of forming a patterned tungsten damascene interconnect | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| US20060040490A1 (en) | Method of fabricating silicon carbide-capped copper damascene interconnect | |
| US6855630B1 (en) | Method for making contact with a doping region of a semiconductor component | |
| JP3164152B2 (ja) | 半導体装置の製造方法 | |
| JPH08191070A (ja) | 半導体装置の接続構造の形成方法 | |
| JPH0620997A (ja) | 半導体装置およびその製造方法 | |
| US20040155348A1 (en) | Barrier structure for copper metallization and method for the manufacture thereof |