TW379387B - A process for encapsulation of copper surfaces - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 A7 ____ B7____ 五、發明說明（,） 發明之背景及概述 本發明係關於供鈍化金屬化之積體電路製造方法。 銅為供積體電路配線之非常具吸引力之候選材料。對於先 進之銅金屬化技術’封裝露出之銅表面由於銅材料之容易 腐蝕及擴散而具有關鍵性。銅擴散通過介質薄膜時，漏電 流可能超過設計準則’並可能導致裝置失效。氮化妙已知 為一種優越之鈍化層，並為對水分及氧擴散之優良障壁。 氮化矽也已證明為一種防止銅擴散至介質中之良好障壁。 然而，氮化矽為一種具有高介質常數之絕緣材料。要使 用氮化矽作為銅帽蓋，該層之厚度必須非常小（約為1〇毫 微米或更小）’以避免過度之寄生電容。已知方法曾使用 低壓化學氣相沈積（low pressure chemical vapor deposition ’簡稱LPCVD)或電漿增強化學氣相沈積 (Plasma-enhanced chemical vapor deposition ，簡稱 PECVD)，供敷著氮化矽薄膜。LPCVD需要高沈積溫度（例如 大於850 C) ’其限制其在多層次互相連接技術之應用，而 PECVD難以使用供製造可重覆生產之超薄薄膜。 特別是，使用習知PECVD方法所沈積之氮化矽薄膜對銅 表面具有不良之附著粘性（adhesion)。另外，PECVD方法 在銅表面及介質表面均無選擇性沈積SiNx，薄膜。在介質 表面敷著一有顯著厚度之SiNx薄膜時，對於所產生之裝置 之介電常數及性能具有不利影響。 其他建議之方法曾使用Si及N之一種單一步驟共沈積 (Co-deposition)，但這無法可控制性產生均勻之超薄薄 膜。 ____"3~ _86512b 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） — — — — — — —--- - - 衣.1111111-^-11.丨 I--- --- (請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部智慧財產局員工消費合作社印制农 B7 五、發明說明（2 ) 創新結構及方法 本案揭示_種通過低溫，二步驟選擇性 之創新方法。在此種處理’在銅沈積及作成丄化= 2式拋光（chemical mechanical p〇Ushing，簡稱⑽ 二·，所產生之結構包含露出之銅表面及介電質 =iectric)表面。此結難後予以在”炫（或其他石夕 源）在溫度不大於3〇(rc退火。在此步驟，—薄層之 二介面之反應所產生之魏鋼）予以優先沈積在 鋼表面。表面層然後使用NH3電焚（或其他作用 諸如吣電漿）予以氮化，以產生—層&队。 、 依據二表面化學步驟之本發明之此創新方法及結構，完 製備超薄_ 1甲糾火”切增餘化石夕薄 膜對銅之附著性。另外，此創新方法消除^—先質 )與N-先質間之氣相反應，減低粒子形成之或 然率。所揭示方法及結構之優點包括： CMP及蝕刻作成圖案之結構均可使用化學蒸汽處理； 較之先前方法之較佳厚度控制及改進之附著'性1 ， 低於LPCVD之沈積溫度； 可供具有低一k有機介質材料之結構使用之低處理溫 度。 相對於介質，SiM憂先沈積在銅，使得對介數之不 利影響最小； ' 所有化學品目前均使用於半導體製造方法；以及 該等方法可在商用⑽反應器進行，並容易實施。 J1寸圖之簡要說明 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（21q x 297公釐 •衣--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 所揭示之發明將參照附圖予以說明，其示本發明之重要 樣本實施例，並且其就其詳細說明予以併入本案供作參 考，在附圖中： 圖1A及1B示一種使用本發明之低溫，二步驟選擇性化 學處理方法之封裝方法及結構；以及 圖2示自精製銅之表面娜之χ射線光電子光譜議（χ_ ray photoelectron Spectrocopy) xps 特性分析的結果。 圖3A及3B示使用所揭示之創新封裝方法之金屬化應用 實例。 較佳實施例之詳也說明 本案之很多創新旨意將制參照目前為較佳之實施例 以說明H 4予瞭解，此類實施例僅提供本案創新 意之很多有利❹之少數實例。通常，在本案詳細說明 作之陳述H限定本發”請專鄉圍之任何一項 而且’有些陳述可能適用於有些創新特色，但不適用於 他特色。 加在圖iA巾可看出，在銅沈積及CMp後包人凹入 電質UG之銅線路12G之結構，予以切甲烧（或其他 源）在溫度少於3(HrC退火（步驟_。此步驟在銅12〇 上，但不在別處形成-薄富含Si層⑽。（_般為 驟在露出之銅12G之表面形成—薄㈣，並藉與銅表面 之銅基片反應形成—些_此富含矽層13〇之厚产一 約為卜5毫微米。㈣辟火步驟在需要歡銅表 之在不宜树之介電質表面沈積更多石夕。此表面層 (請先閱讀背面之注意事項再填寫本頁) 衣·-------訂---------- 本紙張尺度適用中國國家標準(CNS)A4規格(^1〇 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4 ) 用NH3電漿或其他主動的N-環境，諸如仏/Ar電漿，吣/H2) 電漿，或NHa/Ar電漿予以氮化（步驟15〇)，以產生一薄氮 化物層（SiNx)140，其有一厚度在1-5毫微米之範圍。 圖1B示一替代性實施例，其中銅在沈積後予以作成圖 案，以形成銅線路120'。此等線路可在一介電質或其他 基片110’上面延伸。然後藉如方才所說明之步驟形成層 130 及 140。 在此氮化作用步驟後，然後可使表面暴露至具有銅表面 最少氧化作用之氧化狀況。另外’ SiNx防止銅層擴散至周 圍及隨後所沈積之諸層。 在處理後’銅表面略微改變顏色，而呈現略微較少之金 屬性質及光⑦度。在處理之表面形成氮切業經χ_射線光 電子光譜（XPS)資料所證實。® 2示XPS自精製銅表面所 取加在’大多數光電子信號 係集中在約102 eV之鍵合能量左右’與在表面形成氣化 石夕一致。 樣本實施例 下表列示使用在本㈣說明之_方法之樣本實施例， 實際測試運作之結果。 ' 反應器 承受器溫度

~6-

表纸張尺度適用中因國家標準（CNS)A.l規格（210 X ^^1 ^^1 ^^1 n «^^1 ^^1 ^^1 HI n 1^1 ^^1 ^^1 9 ^^1 ϋ tit m m ϋ ^^1 ,f s flu ^^1 iff 1^1 1^1 I #¢17¾ (請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（5 )

SiH4流速： 450 seem 總壓力： 9. 5 Torr 時間： 30秒 氮化作用步驟 承受器溫度： 200。。 總壓力 2 Torr N2流速： 300 seem NH3流速： 300 seem 時間： 60秒 電漿功率： 200 W 創新鈍化方法之有效性業經通過CU薄膜在空氣之氧化 作用測試所證明。曾使用二樣本一為無鈍化之裸露CU薄 膜，另一為以SiH4在200°C，隨後在一種NH3/N2電漿處理 60秒之Cu薄膜。為測試氧化阻力，樣本然後予以在空氣 中在190°C加熱5分鐘。裸露Cu樣本經發現在加熱測試後 廣泛氧化（薄片電阻經四點探針測量為高），不過鈍化Cu 薄膜在薄片電阻可能未記錄可檢測之變化。在下表概述氧 化作用測試結果： 自氧化作用測試之薄片電阻 樣本 加熱前 加熱後 裸露Cu 63毫歐/平方 太高而無法測量 有鈍化之Cu 51毫歐/平方 51毫歐/平方 本紙張尺度適用中因S家標準（CNS)A-l規格（210 X 297公釐） ------------ ，衣.---I---訂—-----a--- (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明說明（6 ) 替色j生實％^丨：Si晶 可代之為使用石夕乙炫ShHe代替SiH4，以產生相似結 果。再次藉一種自動對準方法形成一富含矽表面層，並且 此表面層然後藉氮化作用予以轉換為絕緣氮化物。#紐 麵例:硼乙烷B2H6 可代之為使用硼乙烷Β2Ηδ代替SiH4，以形成一富含硼表 面層。在氮化大氣之反應然後導致形成絕緣超薄ΒΝχ層。 因此硼和石夕一樣，為一種純化氮化物先質元素。 (請先閱讀背面之注意事項再填寫本頁) 灰----

在金屬化應用，特別是供銅（Cu)金屬化，可利用本案所 揭示之創新方法。例如，在一種應用，如圖3A中所示， 提供一部份製成之結構，其包括在下面被一較低層次間介 電質315所包圍之導體層310(—般為一種鋁合金）下面之 電晶體（未示）。其後，沈積一上層次間介電質32〇，並藉 習知方法（例如化學機械式拋光’或"CMP”）予以平面化。 其後（在一種型式稱為"波紋（damascene)11之處理）層文 間介電質320予以作成圖案及蝕刻，以在希望有金屬化線 路之處形成切口，並且也在希望有通路之處（亦即希望電 接觸至下面導體層之處）’形成較深之孔340。其後，數著 一擴散障壁層（diffusion barrier) lag 330，後隨藉習知 方法沈積總體之高導電金屬350(例如銅）。此金屬然後予 以向後蝕刻及拋光（例如使用CMP) ’以便使金屬350之李 訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中园g家標準（CNS)A1規格⑵〇 χ 297公楚）

經濟部智慧財產局員工消費合作社印製 中所示，僅在存在有切口之位置露出。根據本 較佳實施例，金屬咖之此等露出部份隨後予以加 =(例如藉—層就)36G，以防止金屬層擴散至隨後所 '、之介質層，並使銅表面之氧化作用最小。 根據-種所揭示類別之創新實施例，提供：―種製造方 法，包含下列步驟（a·)提供—結構，在其表 屬層之部份。00使該結構退火，以在金屬層上面沈積^ ^屬之絕緣氮化物先質元素；以及（e.)使用_作用氮源使 該結構氮化；從而使金屬層之氧化仙最小，並防止該金 屬層擴散至周圍層。 根據另-所揭示_之_實_，提供：_種在積體 電路結構將銅表面加帽蓋之方法，包含下列步驟：（a )提 供結構，在其表面有主要包含銅之露出金屬層之部 份；（b:)使用—碎源使該結構退火，以在金屬層之表面沈 積:时層；（c·)使用-在電綠況下之作贱源使該結 構亂化；以及（d.)在金屬層上面形成—介質層，從而使金 屬層之氧化作用最小，並防止金屬層擴散至周圍層。 根據另一所揭示類別之創新實施例，提供：一種金屬化 方法’包含下列步驟：（a.)提供一部份製成之積體電路結 構，有一基片包括至少一半導體材料之實際單石體 (monolithic)，（b.)在該基片上形成一介電質層；（c.)將 心電質層作成圖案及钱刻，以在其上形成開口；（丄）在 該"貝層上面及在該等開口内沈積一主要包含銅之金屬 層，（6.)自忒介電質層之表面除去金屬層，以形成金屬屛 ______ -9- 本紙張尺度適用Tiii標準（cns)A4規格

A7 A7 經濟部智慧財產局員工消費合作社印製 ___________B7_____ 五、發明說明（8 ) 之露出部份；（f·)使用一石夕源使金屬層之露出部份退火， 以在金屬層上面沈積-薄㈣：以及（g.)使用—作用氮源 使金屬層氮化；從而使金屬層之氧化作用最小，並防:金' 屬層擴散至周圍層。 ” 修改及轡化 如精於此項技藝者將會認知，在本案中所說明之創新概 念可在很大應用範圍予以修改及變化，並且因之請求專利 之範圍不受既定之任何特定例證性旨意所限制。 利 例如’本發明不限於本案所說明之樣本金屬化處理。而 是，可使用本發明配合在製造積體電路結構之任何銅之使 用。另外，本發明不限於使用銅，而可容易用於其他金屬 應用’包括（但不限於）銀及鉑系列應用。 另例如，供形成絕錢化物層之氮源，其來源不嚴格必 須由電聚與晶圓接觸所產生，餘輝放電⑽咖⑽ dlsch啡）可代之為用以提供活化暫時穩定氮源組份之流 動。 再者’供形成銅層之任何方法均適合，包括電鍵，化學 蒸汽沈積，及附钱刻之沈積。 本發明不限於在上表巾所提供之特定方法參數。此等參 數僅為例證性，而不具排他性。 示精於此項技藝者所知，關於方法修改及實施之有些另 外背景’可見於下列諸書，其均經併人本案供作參考： ___ -10- 本纸張尺度ϋ中國國家標準（CNS)A4 ϋ~^72·97公料1---- .衣--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（9 )

Anncr, Planar Processing Primer (1990);

BiCMOS Technology and Applications (ed. Alvarez 1989)； Brodie 及 Muray, Physics of Mktrofabrication (1982); Castellano, Semiconductor Device Procbssing； TiiCHNOLUGY I'rbnds in thh VLSI Era (1991); Chen, CMOS Devices and Technology for VLSI; Cooper 及 Weisbecker, Solid State Devices and Integrated Circuits (1982); Dillinger, VLSI Engineering (1988); Dry etching FOR VLSI (ed. van Roosmalen 等人 1991); Einsprudi 等人 Lithography for VLSI (1987); El-Kareh 等人.，Introduction το VLSI Silicon Devices (1986); Elliott, Integrated Circuit Mask Technology (1985); Elliott, [ntegrated Circuit Fabrication Technology (ca. 1983,及 2.ed. 1989); Encyclopedia of

Semiconductor Technology (ed· Grayson 1984); Ferry 等人·，Ultra Large Scale Integrated Microelectronics (1988)； Gise 及 Blanchard. Modern Semiconductor Fabrication Technology (1986); Handbook of Semiconductor Technology (ed. O’Mara 等人·. 1990); Handbook of Thin Film Process Technology (Institute of Physics; annual editions); Handbook of VLSI Microlithography： Principles, Technology, and Applications (ed. Glendinning 及 Helbert 1991); Knights, Physics of VLSI (1984); Kooi, Invention of LOCOS (1991); LPCVD Silicon Nitride and Oxynitride Films (ed.Habraken)； Maly, Atlas of Integrated Circuit Technologies (ca. 1985); Microelectronics Processing (ed. Jensen)； Milnes, Semiconductor Devices and Integrated Electronics (1980); Muller & Kamins. Device Electronics for Integrated Circuits (1977, 2.ed. 1986); Nashelsky 及 Boylestad, Devices, Discrete and Integrated (1981); Nicollian 及 Brews, MOS Physics and -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) ------;1----I 农·--I--II 訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 __B7_____ 丄〇 ~ 五、發明說明（）

Technology (ca‘1983); Physics and Fabrication of Microstruc-TURES AND Microduvichs (ed. Kelly I9H6); Picnci. I:n-；U) lii I Ud Devices (1983 及 2.e<! 1990): Pimbley 等人Advanced CMOS Process Technology (1989); Plasma Etching (ed. Manos Flamni 1989) ; Plasma Processing (ed. Dieleman 等人 < 1982): Power Integrated Circuits； Physics, Design, and Applications (ed. Antognetti 1986)； Prince, Semiconductor Memories： Design, Manufacture (2.ed. 1991); Quick Reference Manual for Si Integrated Circuit Tech (Beadle, Tsai,及 Piummer); Semiconductor Technology Handbook (ed. Trapp 等人。1st tlirough 6tli editions)： Rao. Multilevel Interconnect Technology (ca.1993): Runyan 及 Bean, Semiconductor Integrated Circuit Processing Technology (1990); Sedra 及 Smith, Microelectronic Circuits (3rd ed. 1991); Schmitz. CVD of Tungsten and Tungsten Silicides for VLSI/ULSI Applications (1992)； Semiconductor Processing (ed.Gupta 1984); Stem, Fundamentals of Integrated Circuits； Streetmun, Solid State Electronic Devices (2.ed. 1980,及 3.ed. 1990) : Sze, Physics of Semiconductor Devices (1969.及 2,ed 1981) : Sze. Semiconductor Devices： Physics and Technology (1985)： Surface and Interface Effects in VLSI (ed. Einspruch 及 Bauer): Talley, Introduction to Semiconductor Device Technology (2.ed. 1984); Thin Film Processes I & II (ed. Vossen 及 Kem): Troutman, Latchup in CMOS Technology (1986); Tungsten and Other Refractory Metals for VLSI Applications (ed. Wells 1988)； Ultra-Fast Silicon Bipolar Technology (ed. Treitinger 1988): VtRY Large Scale Integration (ed. Barbe: 1980 及 2.ed 1982) ； VLSI Fabrication Principles (1983); VLSI Handbook (Ein.spmch 1985); VLSI Metallization (ed. Einspruch. Cohen.及 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） n n· n n I n n n n t* n^eJ· n I n K u n n I (請先閱讀背面之注意事項再填寫本頁) A7 B7_________ 11 五、發明說明（)

Gildenblat)： VLSI TECHNOLOGIES THROUGH THE 80s AND BEYOND (ed. McGreivy 及 Pickar 1982); VLSI TECHNOLOGY AND DESIGN (ed. McCanny 及 White); VLSI TECHNOLOGY (ed.Sze; 1983 及 2.eci. 1988): VLSI: TnCHN〇L(JGY and Di-sign (cd. Folhcrdi mul Gixibnuum); Wang. Introduction to Solid State Electronics； Wolf, Silicon Processing for the VLSI Era, vols. 1-3 (1985-1995); Zambuto, Semiconductor Devices (1989); Zorich, Handbook of QuALrry _._ Integrated Circuit Manufacturing;以及 1980年至今數年之 I EDM 及VLSI技術討論會年度會刊；其均經併入本索供作參考。 ____________ 衣--------訂---------線. (請先閱讀背面之注意事項再填寫本頁) _ 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準（CNS)A‘丨規格（210 X 297公釐）

Claims (1)

1. .a〇7申請專利範圍 A8 B8 C8 D8

   专厂6月m a iCXl 7 tted on June , 1999) 專利申請案第86117879號 ROC Patent Appln. No. 86117879 修正之申請4利策圍中文本一附件二 Amended Claims in Chinese - Enel.II — (Submit 1. 一種銅表面封裝之方法，包含下列步驟： (a.)提供一部份製成之積體電路結構，在其表面有一 作成圖案之金屬層之露出部份， (b.)使該結構退火，以僅在金屬層選擇性沈積一薄層 之鈍化氮化物先質元素；以及 (c.)使用作用氮源使該結構氮化； 從而使金屬層之氧化作用最小，並防止該金屬層擴散 至周圍層。 2. 根據申請專利範圍第1項之方法，其中該氮源為電漿 活化NH3或N2。 3. 根據申請專利範圍第1項之方法，其中該鈍化氮化物 先質元素包含矽或硼。 4. 根據申請專利範圍第1項之方法，其中該退火步驟係 在溫度少於或相等於300°C進行。 5. —種在積體電路結構將銅表面加帽蓋之方法，包含下 列步驟： (a.)提供一部份製成之積體電路結構，在其表面有主 要包含銅之露出金屬層之部份； (b.)使用一矽源使該結構退火，以在金屬層之表面沈 積一薄；5夕層； -14.- 865 12c (9TI) 本紙伕尺度適用t國國家榇準（CNS ) A4規格（210X 297公釐） ^1» ^^^1 ^^^1 —^n -- -- - « In ml - - - nil— I— ^ J. J3--a (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 .a〇7申請專利範圍 A8 B8 C8 D8

   专厂6月m a iCXl 7 tted on June , 1999) 專利申請案第86117879號 ROC Patent Appln. No. 86117879 修正之申請4利策圍中文本一附件二 Amended Claims in Chinese - Enel.II — (Submit 1. 一種銅表面封裝之方法，包含下列步驟： (a.)提供一部份製成之積體電路結構，在其表面有一 作成圖案之金屬層之露出部份， (b.)使該結構退火，以僅在金屬層選擇性沈積一薄層 之鈍化氮化物先質元素；以及 (c.)使用作用氮源使該結構氮化； 從而使金屬層之氧化作用最小，並防止該金屬層擴散 至周圍層。 2. 根據申請專利範圍第1項之方法，其中該氮源為電漿 活化NH3或N2。 3. 根據申請專利範圍第1項之方法，其中該鈍化氮化物 先質元素包含矽或硼。 4. 根據申請專利範圍第1項之方法，其中該退火步驟係 在溫度少於或相等於300°C進行。 5. —種在積體電路結構將銅表面加帽蓋之方法，包含下 列步驟： (a.)提供一部份製成之積體電路結構，在其表面有主 要包含銅之露出金屬層之部份； (b.)使用一矽源使該結構退火，以在金屬層之表面沈 積一薄；5夕層； -14.- 865 12c (9TI) 本紙伕尺度適用t國國家榇準（CNS ) A4規格（210X 297公釐） ^1» ^^^1 ^^^1 —^n -- -- - « In ml - - - nil— I— ^ J. J3--a (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 申請專利範圍 (C·)使用-被電漿狀況所活化之氮源使該結構氮化； 及 (d.)在金屬層上面形成一介質層； 從而使金屬層之氧化作用最小，並防止該金屬層播散 至周圍層。 一 6.根據申請專利範圍第5項之方法，其中該氮 活化題3或沁。 7·根據巾料利第5項之方法，其巾魏火步驟係 在温度少於或相等於3〇〇°c進行。 8.根據申料㈣圍第5項之方法，其巾财源包合石夕 甲烷或矽乙烷。 9. —種金屬化方法，包含下列步驟： (a.)提供一部份製成之積體電路結構，有一基片包括 至少一半導體材料之實際單石體； (b.)在該基片上形成一介電質層； (c.)將該介電質層作成圖案及_，以在其上形成開 口； 經 濟 部 智 慧 財 產 局 昌 X 消 費 合 社 印 製 (d.)在該介電質層上面及在該等開口内沈積—主要包 含銅之金屬層； (e.)自該介電質層之表面除去金屬層，⑽成金屬層 之露出部份； α)使用一矽源使金屬層之露出部份退火，以在金屬 層上面沈積一薄矽層；以及 (g.)使用一氮源使金屬層氤化； -15. 7 8 7 ABCD 經濟部智慧財產局員工消費合作社印製 申請專利範圍 從而使金屬層之氧化作用最小，並防止該 至周圍層。 两a彍政 Π).根據申請專利範圍帛9項之方法，其中該 活化題3或N2。 ％聚 11.根射請專利範圍帛9項之方法，其中該發源包含石夕 甲烧或石夕乙烧。 12·根射請專利第9項之方法，其切退火 在溫度少於或相等於3〇〇t：進行。 10' 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）