KR100277854B1 - 콘택배선형성방법 - Google Patents
콘택배선형성방법 Download PDFInfo
- Publication number
- KR100277854B1 KR100277854B1 KR1019980043214A KR19980043214A KR100277854B1 KR 100277854 B1 KR100277854 B1 KR 100277854B1 KR 1019980043214 A KR1019980043214 A KR 1019980043214A KR 19980043214 A KR19980043214 A KR 19980043214A KR 100277854 B1 KR100277854 B1 KR 100277854B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten silicide
- layer
- tungsten
- polysilicon layer
- contact
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
워드라인과 비트라인간 콘택부분에 저항이 발생하는 것을 방지하기에 알맞은 콘택배선형성방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 콘택배선형성방법은 기판상의 일영역에 제 1 폴리실리콘층과 텅스텐을 과잉 함유한 제 1 텅스텐실리사이드층을 적층되도록 형성하는 단계, 상기 제 1 텅스텐실리사이드층의 소정영역이 드러나도록 콘택홀을 갖는 층간절연막을 형성하는 단계, 상기 콘택홀 및 그와 인접한 상기 층간절연막상에 300Å이하의 두께를 갖도록 제 2 폴리실리콘층을 증착하는 단계, 상기 제 2 폴리실리콘층상에 텅스텐이 과잉함유된 제 2 텅스텐실리사이드층을 차례로 증착하는 단계, 열공정에 의해서 상기 제 1, 제 2 텅스텐실리사이드층 모두와 콘택된 상기 제 2 폴리실리콘층을 모두 텅스텐실리사이드화하고, 상기 제 2 텅스텐실리사이드층과만 접하는 제 2 폴리실리콘층은 소정두께 남도록 텅스텐실리사이드화하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체소자의 배선형성방법에 대한 것으로, 특히 워드라인과 비트라인간 콘택부분에 저항이 발생하는 것을 방지하기에 알맞은 콘택배선형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 콘택배선형성방법에 대하여 설명하면 다음과 같다.
도 1a와 도 1b는 종래 콘택배선형성방법을 나타낸 공정단면도이다.
종래 콘택배선형성방법은 도 1a에 도시한 바와 같이 실리콘기판(1)상에 제 1 폴리실리콘층(2)과 제 1 텅스텐실리사이드층(3)을 적층하여 형성한다. 이후에 제 1 폴리실리콘층(2)과 제 1 텅스텐실리사이드층(3)을 소정영역 패터닝한다. 여기서 패터닝된 제 1 폴리실리콘층(2)과 제 1 텅스텐실리사이드층(3)은 워드라인을 구성한다.
그리고 상기 패터닝된 제 1 폴리실리콘층(2)과 제 1 텅스텐실리사이드층(3)을 포함한 실리콘기판(1)상에 층간절연막(4)을 형성한다. 그리고 상기 제 1 텅스텐실리사이드층(2)의 소정상부가 노출되도록 층간절연막(4)에 콘택홀을 형성한다. 이후에 상기 콘택홀 및 층간절연막(4)상에 제 2 폴리실리콘층(5)과 제 2 텅스텐실리사이드층(6)을 적층하여 형성한다. 이때 제 2 폴리실리콘층(5)은 통상적으로 500Å정도의 두께로 증착한다.
여기서 상기 제 2 폴리실리콘층(5)과 제 2 텅스텐실리사이드층(6)은 비트라인을 구성한다.
다음에 도 1b에 도시한 바와 같이 후속 열처리공정에 의해서 제 2 폴리실리콘층(5)의 인(P:Phosphorous)이 제 1, 제 2 텅스텐실리사이드층(3,6)으로 오토도핑되어서 제 1, 제 2 텅스텐실리사이드층(3,6)과 접하는 2 폴리실리콘층(5)은 농도가 급격히 감소한다.
그리고 도면에는 도시되지 않았지만 제 1 텅스텐실리사이드층(3)과만 접하는 제 1 폴리실리콘층(2)의 농도도 다소 감소하고, 각 제 1, 제 2 텅스텐실리사이트층과 접한 제 1, 제 2 폴리실리콘층에도 텅스텐실리사이드층이 형성되지만 그 두께가 매우얇다.
상기와 같이 종래 콘택배선형성방법은 다음과 같은 문제가 있다.
제 1 폴리실리콘층/제 1 텅스텐실리사이드층과 제 2 폴리실리콘층/제 2 텅스텐실리사이드층으로 구성된 비트라인-워드라인 콘택부분의 제 2 폴리실리콘층의 인(P)이 제 1, 제 2 텅스텐실리사이드층으로 오토도핑되어 제 2 폴리실리콘층의 농도가 감소되어 디플리션(Depletion)되는 현상이 발생하므로 콘택저항이 높아진다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 워드라인과 비트라인간 콘택부분에 저항이 발생하는 것을 방지하기에 알맞은 콘택배선형성방법을 제공하는 데 그 목적이 있다.
도 1a와 도 1b는 종래 콘택배선형성방법을 나타낸 공정단면도
도 2a와 도 2b는 본 발명 콘택배선형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
11: 실리콘기판 12: 제 1 폴리실리콘층
13: 제 1 텅스텐실리사이드층 14: 층간절연막
15: 제 2 폴리실리콘층 16: 제 2 텅스텐실리사이드층
상기와 같은 목적을 달성하기 위한 본 발명 콘택배선형성방법은 기판상의 일영역에 제 1 폴리실리콘층과 텅스텐을 과잉 함유한 제 1 텅스텐실리사이드층을 적층되도록 형성하는 단계, 상기 제 1 텅스텐실리사이드층의 소정영역이 드러나도록 콘택홀을 갖는 층간절연막을 형성하는 단계, 상기 콘택홀 및 그와 인접한 상기 층간절연막상에 300Å이하의 두께를 갖도록 제 2 폴리실리콘층을 증착하는 단계, 상기 제 2 폴리실리콘층상에 텅스텐이 과잉함유된 제 2 텅스텐실리사이드층을 차례로 증착하는 단계, 열공정에 의해서 상기 제 1, 제 2 텅스텐실리사이드층 모두와 콘택된 상기 제 2 폴리실리콘층을 모두 텅스텐실리사이드화하고, 상기 제 2 텅스텐실리사이드층과만 접하는 제 2 폴리실리콘층은 소정두께 남도록 텅스텐실리사이드화하는 단계를 포함하여 형성함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 콘택배선형성방법에 대하여 설명하면 다음과 같다.
도 2a와 도 2b는 본 발명 콘택배선형성방법을 나타낸 공정단면도이다.
본 발명 콘택배선형성방법은 도 2a에 도시한 바와 같이 실리콘기판(11)상에 제 1 폴리실리콘층(12)과 제 1 텅스텐실리사이드층(13)을 적층하여 형성한다. 이후에 제 1 폴리실리콘층(12)과 제 1 텅스텐실리사이드층(13)을 소정영역 패터닝한다. 여기서 패터닝된 제 1 폴리실리콘층(12)과 제 1 텅스텐실리사이드층(13)은 워드라인을 구성한다.
그리고 상기 패터닝된 제 1 폴리실리콘층(12)과 제 1 텅스텐실리사이드층(13)을 포함한 실리콘기판(11)상에 층간절연막(14)을 형성한다. 그리고 상기 제 1텅스텐실리사이드층(12)의 소정상부가 노출되도록 층간절연막(14)에 콘택홀을 형성한다. 이후에 상기 콘택홀 및 층간절연막(14)상에 제 2 폴리실리콘층(15)과 제 2 텅스텐실리사이드층(16)을 적층하여 형성한다.
여기서 상기 제 2 폴리실리콘층(15)과 제 2 텅스텐실리사이드층(16)은 비트라인을 구성한다.
여기서 상기 제 2 폴리실리콘층(15)은 콘택 바텀 스텝커버리지 특성이 나쁜(약 60%) 매엽식 장비에서 50Torr이상의 압력으로 200∼300Å이하로 얇게 증착한다.
그리고 제 1, 제 2 텅스텐실리사이드층(16)은 메탈 리취(Metal rich)한 조성을 갖는다. 즉, 텅스텐이 과잉함유되도록 W:Si=1:(1.5∼2.5) 형성한다.
일반적으로 텅스텐이 과잉함유되지 않은 텅스텐실리사이드(WSix)에서 W:Si의 조성비는 1:2∼3을 사용한다.
따라서 본발명의 텅스텐을 과잉 함유한 텅스텐실리사이드(WSix)는 X값이 1.5∼2.5 범위를 갖도록 한다.
이때 폴리실리콘층의 두께는 텅스텐실리사이드층의 텅스텐과 실리콘의 조성비 및 후속열처리공정의 정도에 따라 변화된다. 예를 들어서 W:Si의 조성비가 1:2.5정도이면 폴리실리콘층의 100∼150Å정도가 텅스텐실리사이드화 된다. 따라서 제 1, 제 2 텅스텐실리사이드층(13,16)과 접하고 있는 제 2 폴리실리콘층(15)의 두께는 300Å이하가 되어야 한다.
다음에 도 2b에 도시한 바와 같이 700℃이상의 온도로 열공정하면 텅스텐실리사이드층의 초과 텅스텐(excess W)이 폴리실리콘층의 계면으로 확산되어 폴리실리콘층이 텅스텐실리사이드화 되는 현상에 따라서 제 1, 제 2 텅스텐실리사이드층(13,16) 모두와 접하고 있는 제 2 폴리실리콘층(15)은 모두 텅스텐실리사이드로 변화되고, 제 2 텅스텐실리사이드층(16)과 층간절연막(14)사이에 형성된 제 2 폴리실리콘층(15)은 100∼150Å 정도의 두께만 텅스텐실리사이드화 되므로 층간절연막(14)막과 접하는 부분에는 100∼200Å정도의 두께의 제 2 폴리실리콘층(15)이 남는다.
상기와 같은 본 발명 콘택배선형성방법은 다음과 같은 효과가 있다.
제 1 텅스텐실리사이드층/제 2 폴리실리콘층/제 2 텅스텐실리사이드층으로 적층된 제 2 폴리실리콘층을 텅스텐실리사이드층으로 구성하여 콘택부분을 단일 텅스텐실리사이드층으로 형성하므로써, 텅스텐실리사이드층과 폴리실리콘층의 계면에서의 폴리 디플리젼에 의한 콘택저항증가를 방지할 수 있다. 즉, 비트라인과 워드라인간의 콘택부분에서 저항이 발생하는 것을 방지할 수 있다.
Claims (3)
- 기판상의 일영역에 제 1 폴리실리콘층과 텅스텐을 과잉 함유한 제 1 텅스텐실리사이드층을 적층되도록 형성하는 단계,상기 제 1 텅스텐실리사이드층의 소정영역이 드러나도록 콘택홀을 갖는 층간절연막을 형성하는 단계,상기 콘택홀 및 그와 인접한 상기 층간절연막상에 300Å이하의 두께를 갖도록 제 2 폴리실리콘층을 증착하는 단계,상기 제 2 폴리실리콘층상에 텅스텐이 과잉함유된 제 2 텅스텐실리사이드층을 차례로 증착하는 단계,열공정에 의해서 상기 제 1, 제 2 텅스텐실리사이드층 모두와 콘택된 상기 제 2 폴리실리콘층을 모두 텅스텐실리사이드화하고, 상기 제 2 텅스텐실리사이드층과만 접하는 제 2 폴리실리콘층은 소정두께 남도록 텅스텐실리사이드화하는 단계를 포함하여 형성함을 특징으로 하는 콘택배선형성방법.
- 제 1 항에 있어서, 상기 제 1, 제 2 텅스텐실리사이드층은 W:Si의 조성비가 1:1.5∼2.5 정도가 되도록 형성함을 특징으로 하는 콘택배선형성방법.
- 제 1 항에 있어서, 상기 제 2 폴리실리콘층은 50Torr이상의 압력에서 증착함을 특징으로 하는 콘택배선형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980043214A KR100277854B1 (ko) | 1998-10-15 | 1998-10-15 | 콘택배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980043214A KR100277854B1 (ko) | 1998-10-15 | 1998-10-15 | 콘택배선형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000025916A KR20000025916A (ko) | 2000-05-06 |
| KR100277854B1 true KR100277854B1 (ko) | 2001-02-01 |
Family
ID=19554180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980043214A KR100277854B1 (ko) | 1998-10-15 | 1998-10-15 | 콘택배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100277854B1 (ko) |
-
1998
- 1998-10-15 KR KR1019980043214A patent/KR100277854B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000025916A (ko) | 2000-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390951B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| KR19990030078A (ko) | 게이트 구조 및 이 게이트 구조에서 도펀트 외부확산을 최소화하는 방법 | |
| EP0647969B1 (en) | Method of forming contacts in the memory region and the peripheral region of an IC | |
| US5192713A (en) | Method of manufacturing semiconductor devices having multi-layered structure | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| KR100277854B1 (ko) | 콘택배선형성방법 | |
| KR20000001625A (ko) | 2중층 스페이서를 갖는 모스 트랜지스터 형성방법 | |
| KR100322886B1 (ko) | 반도체장치의 금속 콘택 형성 방법 | |
| KR100290781B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100415094B1 (ko) | 반도체소자의제조방법 | |
| KR960035888A (ko) | 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법 | |
| KR20000043055A (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR19980057024A (ko) | 반도체 장치의 금속배선 형성 방법 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100548588B1 (ko) | 반도체소자의 배선 형성방법 | |
| JP3265593B2 (ja) | 半導体装置の製造方法 | |
| JPH0637108A (ja) | 半導体装置の製造方法 | |
| KR20040048336A (ko) | 저저항 ＷＮｘ 배리어 | |
| KR100276566B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100321738B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100219509B1 (ko) | 반도체장치의 금속층 형성방법 | |
| KR940010500B1 (ko) | 반도체 장치의 제조방법 | |
| KR20000042836A (ko) | 반도체장치의 배선 형성방법 | |
| KR100500935B1 (ko) | 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |