KR20040048336A - 저저항 ＷＮｘ 배리어 - Google Patents
저저항 ＷＮｘ 배리어 Download PDFInfo
- Publication number
- KR20040048336A KR20040048336A KR1020030085581A KR20030085581A KR20040048336A KR 20040048336 A KR20040048336 A KR 20040048336A KR 1020030085581 A KR1020030085581 A KR 1020030085581A KR 20030085581 A KR20030085581 A KR 20030085581A KR 20040048336 A KR20040048336 A KR 20040048336A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- barrier
- conductive material
- barrier layer
- tungsten
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 103
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 238000004377 microelectronic Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 229910052721 tungsten Inorganic materials 0.000 claims description 51
- 239000010937 tungsten Substances 0.000 claims description 44
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 23
- 150000001875 compounds Chemical class 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 239000002243 precursor Substances 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 199
- 229910052710 silicon Inorganic materials 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 239000000463 material Substances 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 7
- -1 Tungsten metals Chemical class 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 150000003657 tungsten Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 WNx로부터 형성된 배리어층을 갖는 마이크로일렉트로닉 구성요소 및 이러한 마이크로일렉트로닉 구성요소의 제작 방법에 관한 것이다. WNx로부터 형성된 배리어의 화학양론은 0.5 > x > 0.3이 참이 되도록 선택된다. 상기 배리어는 매우 높은 열적 안정성 및 또한 낮은 전기 저항을 가지며 따라서 게이트 스택(stack)에 사용하기에 특히 적합하다.
Description
본 발명은 WNx로부터 형성된 하나 이상의 배리어층을 갖는 마이크로일렉트로닉 구성요소 및 이러한 마이크로일렉트로닉 구성요소의 제작 방법에 관한 것이다.
컴퓨터 파워 및 마이크로칩의 저장 용량이 계속 증가함에 따라, 트랜지스터 또는 축전기와 같은 전자 구성요소의 집적 밀도는 계속 증가해 왔다. 따라서, 18개월 후에 집적 밀도가 두 배가 됨을 설명하는 무어(Moore)의 법칙이라는 것은 30년 이상 진실인 것으로 생각되어 왔다. 미래에도, 전자 구성요소를 더 소형화하기 위해서는, 예를 들어, 비디오칩과 같은 특수 구성요소에 대해 무어의 법칙에 근거하여 및 심지어 무어의 법칙 하에서 마이크로칩의 성능을 더욱 증가시키기 위해 노력할 것이다.
전자 구성요소의 크기를 더욱 줄임으로써, 본질적으로 보다 높은 집적도가 얻어진다. 이는 동시에 마이크로칩의 작동 속도를 증가시킨다. 따라서, 서브미크론 구조의 실현은 현재 마이크로일렉트로닉스의 추가 개발을 위한 가장 중요한 과제 중 하나이다. 이는, 마이크로일렉트로닉 구성요소를 제작하기 위한 전체 기술에 대한 엄격한 요건을 발생시킨다. 개별 기술 단계는 부분적으로 이의 기본 한계에 이르기까지 이용되어야 하며 신규 방법이 개발되어 산업적 제조에 도입되어야 한다.
메모리칩에서, 트랜지스터는 축전기를 구동시키는 데 사용되며, 상기 트랜지스터의 게이트 전극은 보통 폴리실리콘으로 이루어진 층으로 구성된다. 그러나, 이러한 물질을 사용하면, 전극 높이를 감소시키고 회로의 작동 속도를 증가시키는 데 한계가 좁아진다. 전극 높이의 감소는, 집적 회로의 평면성이 이 방법으로 개선될 수 있어 결과적으로, 사용되는 포토리소그래픽 공정의 질이 차례로 개선되기 때문에, 공정 기술상 이유로 바람직하다. 그러나, 전극 높이의 감소는 이의 단면적을 감소시키고, 차례로 전극의 저항을 증가시킨다.
그러나, 회로의 작동 속도도 게이트 전극 또는 게이트 트랙의 전도성에 따라 결정된다. 이를 증가시키기 위해서는, 저저항성을 갖는 물질을 사용하는 것이 바람직하다. 결과적으로, 게이트 전극이 패터닝되는 층의 저항성을 더 감소시킬 수 있는 대체 물질이 연구되어 왔다.
금속 실리사이드의 추가층을 적용하거나, 다음 개발 단계에서 전극층 위에 낮은 전기 저항을 갖는 금속을 적용함으로써, 전극의 전도성을 증가시킬 수 있었다. 이 때, 게이트 전극은 예를 들어, 그 위에 텅스텐 실리사이드로 이루어진 층 및 최종적으로 캡 질화물 층이 증착되는, 폴리실리콘으로 이루어진 층을 포함하여 이루어진다. 폴리실리콘과 텅스텐 실리사이드 간의 반응은, 일단 제조된 구조 또는 상기 구조의 전기적 특성을 비교적 긴 시간 동안 유지하기 위해, 폴리실리콘층과 텅스텐 실리사이드층 사이에 배리어층이 필요 없도록 조절된 정도로 진행된다. 그러나, 전극의 전기 저항을 더 감소시키기 위해 텅스텐 실리사이드층을 순수한 텅스텐으로 이루어진 층으로 대체할 경우, 폴리실리콘으로 이루어진 층과 텅스텐층 사이에 배리어층을 배치할 필요가 있는데, 이는 그렇지 않으면 두개의 층의 금속이 반응하여 순수한 텅스텐 금속에 비해 낮은 전기 전도성을 갖는 텅스텐 실리사이드를 형성하기 때문이다. 따라서, 텅스텐을 사용함으로써 얻어진 이점이 다시 상실된다. 다른 가능한 집적 방법에서는, 텅스텐층을 게이트 산화물 위에 직접 적용한다. 텅스텐 금속은 텅스텐 실리사이드보다 상당히 높은 전기 전도성을 가진다. 이 경우에도, 게이트 산화물과 텅스텐 전극 사이에 배리어층을 적용할 필요가 있는데, 이는 그렇지 않으면 경계면에서 텅스텐 금속이 텅스텐 산화물로 전환되기 때문이다. 배리어층이 필요한 또다른 배치는 예를 들어, 전기적으로 활성인 지역, 예를 들어, 전극을 한정하기 위한 실리콘 기판 내의 도핑된 지역과 인터커넥트에 대한 접촉 플러그 사이의 접촉 영역이다. 그와 동시에, 인터커넥트의 제작을 위해 유전체 속으로 도입되는 트렌치는 예를 들어 구리 또는 텅스텐과 같은 금속이 차후에 인터커넥트로부터 실리콘 기판 지역과 같은 하부층 또는 유전체로 확산되는 것을 방지하기 위해, 우선 배리어층과 함께 정렬되어야 한다.
배리어층은 마이크로칩에 사용될 수 있기 위해 다양한 요건을 충족시켜야 한다. 따라서, 배리어층은 증착되는 물질에 부착되어야 한다. 또한, 이는 이어서 배리어층에 증착될 물질에 대해 충분한 부착을 제공해야 한다. 배리어층은 마이크로칩을 제작하는 동안 일어나는 제조 공정에 대해 안정해야 하며 예를 들어, 마이크로칩을 제작하는 동안 사용된 온도에서, 예를 들어, 부착, 안정성 및 전기 접촉 저항과 같은 이의 기능성에 대해 열화되지 않아야 한다. 두 개의 전기 전도성 구성요소, 예를 들어 상기한 바와 같은 폴리실리콘층과 텅스텐층 사이의 배리어와 같은 배치의 경우, 배리어층은 원하는 높은 전기 전도성에 악영향을 미치지 않아야 한다. 따라서, 배리어층은 가능한한 낮은 전기 저항을 가져야 한다. 마지막으로, 배리어층은 어떠한 결함도 없이 제작될 수 있어야 하며 비교적 긴 시간 동안, 수년간 마이크로칩을 작동하는 동안 이의 배리어 기능을 유지해야 한다.
텅스텐 질화물(WNx)는 배리어층으로 사용하기에 적합한 것으로 보이는 특성을 가진다. 이는, 30 nm 이하의 작은 층두께의 경우에도 높은 안정성을 나타내는 박막에서 물리적 증기 증착(PVD)에 의해 또는 화학적 증기 증착(CVD)에 의해 증착될 수 있다. 텅스텐 질화물은, 공급된 질소 전구물질 화합물 및 텅스텐 전구물질 화합물에 따라 결정되는 비정질 또는 다결정질 층으로서 서로 다른 화학양론으로 증착될 수 있다. 전구물질 화합물은 제조될 화합물의 원소를 함유하고 또다른 전구물질 화합물과 함께 반응하여 원하는 화합물을 형성하는 화합물이다; 문헌[B.-S. Suh, H.-K. Cho, Y.-J. Lee, W.-J. Lee and C.-O. Park (J. Appl.-Phys., 89. 4128-4133 (2001))]에서는 비정질 WNx층의 결정화에 대해 보고한다. 상기 저자들은 Ar/N2대기 중에서 99.95% W 타깃을 스퍼터링하여 WNx층을 제조하였다. 이 층의 조성을 일정한 압력에서 질소 N2/Ar+N2비율을 5%, 10%, 15%, 20%, 25%, 30% 및 40%로 설정하여 변화시켰다. 각 경우에 층두께가 100 nm가 될 때까지 실리콘 웨이퍼에 WNx층을 증착시켰다. 각 경우에 오거 전자 분광학(Auger electron spectroscopy; AES)에 의해 WNx층의 조성을 조사하였다. 16%, 21%, 26% 및 32%의 질소 비율을 갖는 WNx층은 비정질 구조를 나타낸 반면, 40%, 42% 및 44%의 질소 함량을 갖는 WNx층은 다결정질 구조를 나타내었다. 10% H2/Ar을 포함하여 이루어지는 대기 중에서 1시간 동안 기판을 열처리하고 이어서 열처리된 층의 구조를 x-선 회절에 의해 다시 조사하였다. 다결정질 WNx층은 800℃의 온도까지 상 변화를 나타내지 않은 반면, 비정질 막은 450 내지 600℃의 온도에서 결정화하기 시작하였고 600 내지 700℃의 온도에서 W과 W2N의 2상(two-phase) 혼합물로 전환되었다. 800℃ 이상에서 모든 층이 질소를 유리시켜, 텅스텐으로 이루어진 층이 얻어졌다. 배리어 특성을 시험하기 위해, 각 경우 130 nm의 두께를 갖는 구리층을 WNx층에 증착시키고 이어서 상기와 같이 10% H2/Ar을 포함하여 이루어지는 대기 중에서 1시간 동안 기판을 열처리하였다. 비정질 WNx층은 800℃의 온도까지 이의 배리어 특성을 유지한 반면, 다결정질 WNx층에서는 800℃에서 국소적인 결함이 발생하였다. 상기 저자들은 이의 보다 밀집된 구조를 인용하여, 층이 결정화된 후에도 비정질 WNx층의 배리어 특성이 더 우수하다고 설명한다. 비정질 WNx층으로부터 얻어진 결정화된 층은 W2N으로 이루어진 큰 1차 결정을 함유하고, 결정 간의 경계면은 W과 W2N 미세결정의 혼합물로 충전된다. 따라서, 구리 원자가 WNx배리어층의 반대편에 배치된 실리콘층으로 들어갈 수 있는 확산 경로는 크게 억제될 수 있다.
US 6,340,629 B1은 반도체 구성요소용 게이트 전극의 제작 방법을 설명하고 있다. 그 때문에, 먼저 게이트 산화물 층을 실리콘 기판 위에 생성하고, 도핑된 실리콘으로 이루어진 층을 상기 게이트 산화물 층 위에 증착시킨다. 바람직하게 5-20 원자%의 질소 함량을 갖는, 텅스텐 질화물로 이루어진 확산 배리어를 실리콘 층 위에 증착시킨다. 열 처리하여, 텅스텐 질화물층을 텅스텐 실리콘 질화물층(WSiN)과 텅스텐층을 포함하여 이루어지는 이중층으로 전환시켰다. 실리콘층에 인접하여 형성된 텅스텐 실리콘층은 텅스텐층과 실리콘층 간의 반응을 방지하는 확산 배리어로 작용한다. 최상단부에 배치된 텅스텐층은 또다른 텅스텐층의 증착을 위한 시드층으로 작용한다. 이 텅스텐층은 열처리 후의 화학적 증기 증착에 의해 제조된다. 이 텅스텐층은 약 500-1000 Å의 두께를 가진다. 그 후에, 가장 먼저 예를 들어, 이로부터 전극 구조의 에칭을 위한 마스크가 제조되는 SiO2또는 Si3N4로 이루어진 절연층을 적용하여 통상의 방법으로 게이트 전극을 패터닝한다.
이미 상기에 추가로 설명한 바와 같이, 마이크로칩에 구현되는 구성요소가 더 소형화됨에 따라, 사용되는 물질 및 또한 이의 증착 및 패터닝 방법에 대한 요건이 증가한다. 특히, 심지어 90 nm 이하의 최소 배선폭(feature size)을 갖는 전자 구성요소의 경우에도 신뢰성 있는 기능이 보증되어야 한다.
따라서, 본 발명의 목적은, 심지어 예를 들어, 90 nm 이하의 매우 작은 최소 배선폭의 경우에도 신뢰성 있는 기능이 보증되는 마이크로일렉트로닉 구성요소를 제공하는 것이다.
도 1은 본 발명에 따른 마이크로일렉트로닉 구성요소의 서로 다른 실시형태의 단면도를 나타내고;
도 2는 W/WNx/폴리-Si를 포함하여 이루어지는 층 스택의 단면의 전자 현미경사진 기록을 나타내고;
도 3은 W/WNx/폴리-Si 층 스택의 전기 전도성을 x의 함수로 나타낸 도표를 나타낸다.
이러한 목적은, x가 0.3 내지 0.5가 되도록 선택되는 WNx로부터 형성된 하나 이상의 배리어층을 갖는 마이크로일렉트로닉 구성요소에 의해 달성된다.
WNx층의 특성을 조사하던 중, 0.3 < x < 0.5의 범위의 화학양론을 갖는 WNx배리어는 한편으로 매우 높은 열적 안정성을 가지며, 다른 한편으로는 WNx배리어의 전기 저항이 예를 들어, WN 또는 WN2으로 이루어진 층의 전기 저항보다 상당히 낮은 것으로 밝혀졌다. 상기 배리어의 열적 안정성은 1080℃의 온도까지 확인될 수 있었다. 상기 배리어는 이의 높은 열적 안정성 덕분에 마이크로칩의 제작에 통상 사용되는 공정 조건 하에서 이의 구조를 유지할 수 있어, 완성된 마이크로칩 내의 마이크로일렉트로닉 구성요소의 기능이 보증된다.
상기 배리어는 마이크로칩의 제작에 사용될 경우 물질에 대한 매우 우수한 부착성을 나타낸다. 그와 동시에, 이러한 형태의 물질은 또한 본 발명에 따른 WNx배리어층에 증착될 수 있으며, 배리어에 대한 층들의 우수한 부착이 달성된다. 따라서, WNx배리어층은 실리콘 디옥사이드와 같은 산화물층에 매우 잘 부착되며, 따라서, 구리 또는 텅스텐과 같은 금속이 인터커넥트 또는 접촉 구조로부터 하부 또는 주변 층으로 확산되는 것을 억제하기 위해, 인터커넥트 및 접촉 구조의 제작에서 예를 들어, 배리어층으로 사용될 수 있다.
본 발명에 따른 WNx배리어층의 유리한 특성은, 특히 상기 배리어의 낮은 전기 저항을 이용할 수 있는 경우에 명백히 나타난다. 따라서, WNx배리어층은, 전도성 물질로 이루어진 제 1층이 WNx으로부터 형성된 배리어층의 하나 이상의 면에 인접한 마이크로일렉트로닉 구성요소에서 특히 유리하게 사용될 수 있다. 반대쪽 면에는, 예로써, 게이트 유전체로 작용할 수 있는 WNx로부터 형성된 배리어층에 산화물층이 인접할 수 있다.
이 때, 산화물층으로부터 안으로 확산된(in-diffusing) 산소 원자에 의해 제 1층의 전도성 물질의 산화를 효과적으로 억제할 수 있다. WNx배리어의 높은 전기 전도성은 전극의 전기 저항에 악영향을 미치지 않는다. 따라서, 높은 전기 전도성을 갖는 물질을 사용하면, 예를 들어, 감소된 크기를 갖는 전극을 제조할 수 있어 추가 이점으로, 마이크로일렉트로닉 구성요소의 스위칭 시간을 더 짧아지게 할 수도 있다.
WNx으로부터 형성된 배리어층은 또한 전도성 물질로 이루어진 두 개의 층의 경계설정에 적합하다. 이 경우, 마이크로일렉트로닉 구성요소에서 전도성 물질로 이루어진 제 2층은, 전도성 물질로 이루어진 제 1층의 반대쪽에 있는 WNx으로부터 형성된 배리어층의 면에 인접해 있어, 결과적으로, 전도성 물질로 이루어진 두 개의 층 및 상기 층들 사이에 배치된 WNx으로부터 형성된 배리어층을 포함하여 이루어지는 층 스택이 얻어진다. 이 경우, 제 1층 및 제 2층의 전도성 물질은 동일하거나 바람직하게 서로 다를 수 있다. 이러한 형태의 층 스택은 예를 들어, 트랜지스터의 소스 또는 드레인 전극과 같이 전기적으로 활성인 영역을 인터커넥트에 연결할 경우에 발견된다. 구동될 요소(이 경우에는 구동될 트랜지스터의 전극)는 본 발명의 의미에서 예를 들어 제 1층을 형성하고, 인터커넥트에 대한 접촉의 물질은 제 2층을 형성한다. 그리고 나서 WNx로부터 형성된 배리어층을 두 개의 층 사이에 배치하여, 접촉과 전극 간의 금속 원자의 확산을 효과적으로 억제한다.
그러나, WNx로부터 형성된 배리어층은 또한 예를 들어, 전극의 구성 부분으로 마이크로일렉트로닉 구성요소의 구조적 요소 내에 배치될 수 있다.
따라서, WNx로부터 형성된 배리어층은 트랜지스터의 게이트 전극의 구성 부분이 될 수 있다. 이 경우, 게이트 전극은 서로 다른 전기 전도성 물질로 이루어진 다수의 층을 포함하여 이루어지며, 전극의 개별 층은 WNx로부터 형성된 배리어층에의해 분리된다. 이 경우, 본 발명에 따른 마이크로일렉트로닉 구성요소는, 적어도 전도성 물질로 이루어진 제 1층으로 구성된 층 스택, WNx로부터 형성된 배리어층, 및 전도성 물질로 이루어진 제 2층을 포함하여 이루어진다. 그리고 나서 층 스택은 예를 들어, 트랜지스터의 게이트 전극을 형성한다.
본 발명에 따른 마이크로일렉트로닉 구성요소에 제공된 WNx배리어층은 원자가 제 1층으로부터 또는 제 1층으로 확산되는 것을 효과적으로 억제할 수 있다. 따라서, 매우 높은 전기 전도성을 갖지만 인접층으로부터의 물질과 반응하는 물질을 사용할 수 있다. 이 경우, 텅스텐은 이의 높은 전기 전도성로 인해, 제 1층에 대한 물질로 특히 바람직하다.
WNx으로부터 형성된 배리어층 위 또는 아래에 있는 제 1층의 반대쪽에 배치된 제 2층은 임의의 원하는 물질을 본질적으로 포함하여 이루어질 수 있다. 이의 용이한 패턴성으로 인해 또는 우수한 접착성의 이유로, 폴리실리콘으로부터 제 2층을 제작하는 것이 특정 적용분야에서 적절할 수 있다. WNx로부터 형성된 배리어층은 실리콘과 예를 들어, 제 1층이 제작되는 텅스텐 간의 반응을 효과적으로 방지하여, 예로써, 높은 전기 전도성을 갖는 전극이 얻어질 수 있다.
배리어층의 특성은, 제작 조건에 의해 확립될 수 있는 WNx층의 화학양론에 의해 결정된다. 따라서, 본 발명은 또한 제 1층의 영역이 제공되고, WNx로부터 형성된 배리어층이 질소 전구물질 화합물 및 텅스텐 전구물질 화합물로부터 상기 영역에 증착되고, 텅스텐 전구물질 화합물의 증착량 및 질소 전구물질 화합물의 증착량이 x가 0.3 내지 0.5의 값으로 추정되도록 선택되고, 제 2층이 WNx로부터 형성된 배리어층에 증착되며, 이어서 마이크로일렉트로닉 구성요소가 통상의 방법으로 완성되는, 적어도 WNx로부터 형성된 하나 이상의 배리어층을 갖는 마이크로일렉트로닉 구성요소의 제작 방법에 관한 것이다.
본 발명에 따른 방법에 필수적인 것은 WNx로부터 형성된 배리어층의 조성을 정확히 조절하는 것이다. WNx로부터 형성된 배리어층의 조성은 예를 들어, 오거 전자 분광학 또는 러더퍼드 후방산란과 같은 통상의 방법으로 확인될 수 있다. 이 방법에서, 상기 배리어층의 원하는 높은 전기 전도성이 매우 정확하게 확립될 수 잇으며, 기능성 및 안정성은 1080℃까지 연이은 열 처리 동안에도 확실히 유지된다.
이미 상기에 더 기재한 바와 같이, WNx로부터 형성된 배리어층은 마이크로일렉트로닉 구성요소 내에서 다양한 적용분야에 사용될 수 있다. 대응하는 제 1층 또는 WNx로부터 형성된 배리어층이 증착될 영역은 의도하는 적용분야에 따라 선택된다. 예로써, 상기 영역은 산화물층, 특히 게이트 산화물층으로부터 제공될 수 있다. 그러나, 상기 영역은 또한 전기 전도 물질로 이루어진 층, 예를 들어 폴리실리콘으로 이루어진 층으로부터 제공될 수도 있다.
WNx로부터 형성된 배리어층은 본래 통상의 방법으로 제작될 수 있다. 따라서, WNx로부터 형성된 배리어층은 예를 들어, 화학적 증기 증착(CVD)에 의해 제조될수 있다. 이 경우, 텅스텐 및 질소에 대한 통상의 전구물질 화합물을 사용하여, 통상의 방법으로 화학적 증기 증착을 수행한다. 예를 들어, WF6를 텅스텐에 대한 전구물질 화합물로 사용할 수 있다. 예를 들어, NH3또는 N2는 질소에 대한 전구물질 화합물로 적합하다. 이 경우, 연이어 화학적 증기 증착을 수행할 수도 있다. 이 경우, ALD 방법(ALD = Atomic Layer Deposition; 원자층증착)에 의해 WNx로부터 형성된 배리어층을 제작한다.
또한 물리적 증기 증착(PVD)에 의해 WNx로부터 형성된 배리어층을 제조할 수도 있다. 이 경우, 텅스텐 타깃을 예를 들어, 텅스텐에 대한 전구물질 화합물로 사용할 수 있으며, 상기 텅스텐 타깃은 N2대기 중에서 스퍼터링된다. 따라서, 물리적 증기 증착을 위해, 당업자가 대응하는 선행 실험에 의해 직접 결정할 수 있는 통상의 조건이 선택될 수 있다.
이미 상기에 더 기재한 바와 같이, WNx로부터 형성된 배리어층은 특히 이의 높은 전기 전도성에 의해 구별된다. 따라서, 이는 전기적 접촉에 사용하기에 특히 적합하다. 따라서, 본 발명에 따른 방법에서, 전도성 물질로 이루어진 제 2층은 바람직하게 WNx로부터 형성된 배리어층 위에 증착된다.
마이크로칩에 사용되는 모든 통상적 물질은 본래 전도성 물질로 사용될 수 있다. 텅스텐은 이의 높은 전기 전도성으로 인해, 제 2층의 전도성 물질로 특히 바람직하게 사용된다.
WNx로부터 형성된 배리어층은 임의의 원하는 물질에 증착될 수 있다. 예로써, 게이트 유전체를 형성하는 데 사용되는 산화물층이 적합하다. 그러나, 이는 또한 전극의 제작을 위해 상기 영역이 전도성 물질로 이루어진 제 1층으로부터 제공될 경우에도 유리하다. 이 때 전극을 층 스택으로 형성할 수도 있다.
바람직한 실시형태에서, 제 1층의 전도성 물질은 전기 전도성을 증가시키기 위해 도핑을 가질 수도 있는 폴리실리콘이다.
도 1(a)는 이의 게이트 전극이 x가 0.3 내지 0.5가 되도록 선택된 WNx로부터 형성된 배리어층을 포함하여 이루어지는 전기장-효과 트랜지스터의 단면도를 나타낸다. 도핑된 영역은 실리콘 기판(1) 내에 소스(2) 및 드레인(3)으로 삽입된다. 실리콘 기판(1)은 산화물층(4)으로 피복되고, 또한 이는 게이트 유전체를 형성한다. 산화물층(4)은 예를 들어, 실리콘 디옥사이드로 구성된다. 예를 들어, 20-200 nm의 두께를 갖는 폴리실리콘으로 이루어진 층(5)이 산화물층(4) 위에 배치된다. 0.3 < x < 0.5가 참인 WNx으로 이루어진 얇은 배리어(6)는 상기 층(5) 위에 증착된다. WNx배리어층(6)은 예를 들어, 1 내지 50 nm의 두께를 가진다. WNx배리어(6)는 예를 들어, CVD 방법에 의해 각각 적합한 텅스텐 및 질소 전구물질 화합물로부터 제조될 수 있다. 텅스텐 금속으로 이루어진 층(7)은 WNx배리어(6) 위에 배치된다. 이 층의 두께는 예를 들어, 20-100 nm의 범위 내에서 선택될 수 있다. 통상의 방법으로 텅스텐층(7)을 적용할 수 있다. 예로써, 이 경우 예를 들어, WF6가 텅스텐에 대한 전구물질 화합물로 사용되고 상기 WF6가 H2대기 중에서 환원되는, 증기 상 증착이 적합하다. 상기 층(5 및 7) 및 또한 WNx배리어(6)로 구성된 층 스택은 트랜지스터의 게이트 전극을 형성한다. 상기 층 스택은 또한 피복층(8)으로 마무리될 수도 있다. 예로써, Si3N4또는 SiO2로 이루어진 층이 적합하다. 공지된 방법에 따라 개별 층을 제작하고 패터닝한다. 이 경우, 본래 임의의 바람직한 방법으로 트랜지스터를 구성할 수 있으며, 결과적으로, 예를 들어, 전극의 다른 구성(configuration)을 구현할 수도 있다.
또한 도 1(a)에 나타낸 폴리실리콘으로 이루어진 층(5)을 사용하지 않을 수도 있다. 이러한 형태의 배치는 도 1(b)에 나타나 있다. 전기적으로 활성인 영역을 다시 한번 실리콘 기판(1) 내의 소스(2) 및 드레인(3)으로 한번 더 정의한다. 소스(2)와 드레인(3) 사이에 배치된 실리콘 기판(1)의 도핑되지 않은 부분 위에서, 산화물층(4)을 WNx배리어(6)가 직접 배치된 게이트 산화물로 정의한다. 추가 구성은 도 1(a)에 대응한다. 텅스텐층(7)을 WNx배리어(6) 위에 배치하여, 게이트 전극을 얻는다. 예를 들어, 질화물층과 같은 피복층(8)에 의해 게이트 전극의 상부 마무리가 다시 한번 형성된다.
본 발명에 다른 마이크로일렉트로닉 구성요소에 포함된 WNx배리어층은 일반적으로 두 개의 전기 전도층 간의 배리어로 적합하다. 접촉의 예시적 배치는 도 1(c)에 나타나 있다. 인터커넥트(10)를 통해 전기적으로 구동되는 구조적 요소(9)를 실리콘 기판(1) 내에 배치한다. 절연의 목적으로, 유전체로 이루어진 층(11)을 실리콘 기판(1) 위에 적용하고, 접촉 개구(12)를 통상의 방법으로 상기 층 내로 도입한다. 접촉 개구(12) 및 또한 유전층(11)의 표면을 WNx배리어(6)로 피복한다. 접촉 개구(12)에서, 예를 들어 구리와 같은 전도성 물질로 이루어진 접촉 플러그(13)를 WNx배리어(6) 위에 적용한다. 접촉 플러그(13)는 예로써, 구리로 구성된 인터커넥트(10)에 이른다. 구조적 요소(9)와 접촉 플러그(13) 간의 우수한 전기적 접촉은 한편으로 WNx배리어(6)에 의해 보증된다. 다른 한편으로, 예를 들어 구리와 같은 전기 전도성 물질이 인터커넥트(10) 또는 접촉 플러그(13)로부터 유전층(11) 또는 상기 요소(9)의 주변 물질로 확산되는 것을 효과적으로 억제한다.
도 1을 참조하여 본 발명에 따른 마이크로일렉트로닉 구성요소의 다양한 실시형태에 도시된 바와 같은 층 스택은 도 2에 있는 전자 현미경사진 기록으로 나타나 있다. 이 경우, 먼저 폴리실리콘으로 이루어진 층(5) 위에 WNx배리어를 증착시키고, 다시 상기 배리어 위에 텅스텐층(7)을 증착시킨다. 증착 후 도시된 층 스택을 950℃에서 2분 동안 열처리하였다. 고온에도 불구하고, WNx배리어(6)의 구조가 보존되고 실리콘층(5) 및 텅스텐층(7)의 영역이 명확하게 분리됨을 알 수 있다.
실시예
WNx배리어의 낮은 전기 접촉 저항을 보여주기 위해, 각 경우 그 위에 순수한 텅스텐 금속으로 이루어진 층으로 교대로 피복된 WNx배리어가 그 위에 배치된, 폴리실리콘으로 이루어진 층을 포함하여 이루어지는 동일한 층 스택을 제조하였다. WNx배리어의 질소 비율을 체계적으로 변화시키고 각 경우에 상기 층 스택의 전기 접촉 저항을 확인하였다. 이 측정의 결과는 표 1 및 도 3에 나타나 있다. 도 3에서, x에 대한 값을 횡좌표에 표시하고 접촉의 전기 접촉 저항을 세로좌표에 로그로 표시한다. 또한 비교의 목적으로, 폴리실리콘 및 텅스텐 실리사이드를 포함하여 이루어지는 층 스택에 대한 접촉 저항을 명기한다.
| x (WN)x | 사슬 접촉 저항(Ω/접촉) |
| 0.4 | 1 x 106 |
| 0.58 | 2 x 107 |
| 0.66 | 2 x 107 |
| 1.0 | 1 x 108 |
| 1.2 | 5 x 109 |
| 폴리-Si/WSi | 9 x 109 |
조사된 층 스택은 x > 1의 값에 대해 높은 저항을 가지며, 저항은 x의 값이 감소함에 따라 크게 감소하고 0.5 > x > 0.3의 범위에서 최소값에 도달하는 것을 알 수 있다. x의 값이 더 감소하면, WNx배리어의 열적 안정성은 더 이상 보증되지 않는다. 마지막으로, 폴리실리콘 및 텅스텐 실리사이드를 포함하여 이루어지는 층 스택에 대한 값이 참조로서 명기된다.
따라서, 상기한 바와 같은 화학양론을 갖는 WNx배리어를 사용할 경우, 높은열적 안정성을 보증하면서 층 스택의 전기 접촉 저항을 최소화할 수 있다.
Claims (14)
- x가 0.3 내지 0.5가 되도록 선택되는 WNx로부터 형성된 하나 이상의 배리어층을 갖는 마이크로일렉트로닉 구성요소.
- 제 1항에 있어서,전도성 물질로 이루어진 제 1층이 WNx로부터 형성된 배리어층의 하나 이상의 면에 인접해 있는 것을 특징으로 하는 마이크로일렉트로닉 구성요소.
- 제 2항에 있어서,전도성 물질로 이루어진 제 2층이 전도성 물질로 이루어진 제 1층의 반대쪽에 있는 WNx로부터 형성된 배리어층의 면에 인접해 있으며, 제 1층 및 제 2층의 전도성 물질이 동일하거나 서로 다를 수 있는 것을 특징으로 하는 마이크로일렉트로닉 구성요소.
- 제 3항에 있어서,상기 층 스택이 적어도 전도성 물질로 이루어진 제 1층, WNx로부터 형성된 배리어층 및 마이크로일렉트로닉 구성요소의 구동되는 구조적 요소와 인터커넥트 사이에 접촉을 형성하는 전도성 물질로 이루어진 제 2층으로 구성되는 것을 특징으로 하는 마이크로일렉트로닉 구성요소.
- 제 3항에 있어서,상기 층 스택이 적어도 전도성 물질로 이루어진 제 1층, WNx로부터 형성된 배리어층 및 트랜지스터의 게이트 전극을 형성하는 전도성 물질로 이루어진 제 2층으로 구성되는 것을 특징으로 하는 마이크로일렉트로닉 구성요소.
- 제 1항 내지 제 5항 중 어느 한 항에 있어서,제 1층 및 제 2층 중 하나 이상이 텅스텐으로 구성되는 것을 특징으로 하는 마이크로일렉트로닉 구성요소.
- 제 1항 내지 제 6항 중 어느 한 항에 있어서,제 1층 및 제 2층 중 하나 이상이 폴리실리콘으로 구성되는 것을 특징으로 하는 마이크로일렉트로닉 구성요소.
- 마이크로일렉트로닉 구성요소의 구조적 요소의 제 1층으로부터 영역이 제공되고, WNx로부터 형성된 배리어층이 질소 전구물질 화합물 및 텅스텐 전구물질 화합물로부터 상기 영역 위에 증착되고, x가 0.3 내지 0.5의 값으로 추정되도록 텅스텐 전구물질 화합물의 증착량 및 질소 전구물질 화합물의 증착량이 선택되고, 제 2층이 WNx으로부터 형성된 배리어층에 위에 증착되고 마이크로일렉트로닉 구성요소가 통상의 방법으로 완성되는, WNx로부터 형성된 하나 이상의 배리어층을 갖는 마이크로일렉트로닉 구성요소의 제작 방법.
- 제 8항에 있어서,상기 WNx로부터 형성된 배리어층이 화학적 증기 증착에 의해 증착되는 것을 특징으로 하는 방법.
- 제 8항에 있어서,상기 WNx로부터 형성된 배리어층이 물리적 증기 증착에 의해 증착되는 것을 특징으로 하는 방법.
- 제 8항 내지 10항 중 어느 한 항에 있어서,상기 제 1층이 전도성 물질로 구성되는 것을 특징으로 하는 방법.
- 제 8항 내지 11항 중 어느 한 항에 있어서,상기 WNx으로부터 형성된 배리어층 위에 증착된 제 2층이 전기 전도성 물질로 구성되는 것을 특징으로 하는 방법.
- 제 8항 내지 제 12항 중 어느 한 항에 있어서,제 1 및/또는 제 2층의 전도성 물질이 텅스텐인 것을 특징으로 하는 방법.
- 제 8항 내지 제 13항 중 어느 한 항에 있어서,제 1 및/또는 제 2층의 전도성 물질이 적절한 경우, 도핑을 가질 수 있는 폴리실리콘인 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10255835.3 | 2002-11-29 | ||
| DE10255835A DE10255835A1 (de) | 2002-11-29 | 2002-11-29 | Niederohmige WNx-Barriere |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040048336A true KR20040048336A (ko) | 2004-06-09 |
Family
ID=32318814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030085581A KR20040048336A (ko) | 2002-11-29 | 2003-11-28 | 저저항 ＷＮｘ 배리어 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040150108A1 (ko) |
| KR (1) | KR20040048336A (ko) |
| DE (1) | DE10255835A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268430A (ja) * | 2004-03-17 | 2005-09-29 | Nissan Motor Co Ltd | オーミック電極構造体およびその製造方法 |
| JP2006156716A (ja) * | 2004-11-30 | 2006-06-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US9653352B2 (en) * | 2014-04-11 | 2017-05-16 | Applied Materials, Inc. | Methods for forming metal organic tungsten for middle of the line (MOL) applications |
| US11004736B2 (en) | 2019-07-19 | 2021-05-11 | International Business Machines Corporation | Integrated circuit having a single damascene wiring network |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5888588A (en) * | 1997-03-31 | 1999-03-30 | Motorola, Inc. | Process for forming a semiconductor device |
| US6271590B1 (en) * | 1998-08-21 | 2001-08-07 | Micron Technology, Inc. | Graded layer for use in semiconductor circuits and method for making same |
| KR100296126B1 (ko) * | 1998-12-22 | 2001-08-07 | 박종섭 | 고집적 메모리 소자의 게이트전극 형성방법 |
| JP2001210726A (ja) * | 2000-01-24 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2002
- 2002-11-29 DE DE10255835A patent/DE10255835A1/de not_active Ceased
-
2003
- 2003-11-28 KR KR1020030085581A patent/KR20040048336A/ko not_active Application Discontinuation
- 2003-12-01 US US10/724,136 patent/US20040150108A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE10255835A1 (de) | 2004-06-17 |
| US20040150108A1 (en) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413740B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100264429B1 (ko) | 반도체장치 | |
| US6913997B2 (en) | Method of using tantalum-aluminum-nitrogen material as diffusion barrier and adhesion layer in semiconductor devices | |
| US6451658B2 (en) | Graded layer for use in semiconductor circuits and method for making same | |
| KR100360396B1 (ko) | 반도체소자의 콘택 구조체 형성방법 | |
| US7875939B2 (en) | Semiconductor device including an ohmic layer | |
| KR19990030078A (ko) | 게이트 구조 및 이 게이트 구조에서 도펀트 외부확산을 최소화하는 방법 | |
| JP2001257327A (ja) | 半導体装置およびその製造方法 | |
| KR20020011903A (ko) | 전극구조체의 형성방법 및 반도체장치의 제조방법 | |
| JPH08116057A (ja) | 半導体装置のＴｉＮゲート電極の製造方法 | |
| KR20040048336A (ko) | 저저항 ＷＮｘ 배리어 | |
| KR100476939B1 (ko) | 반도체 저항 소자의 콘택 형성방법 | |
| KR20010039941A (ko) | 반도체 장치 및 반도체 장치를 제조하는 방법 | |
| KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| JPH1056017A (ja) | 半導体素子のビットライン及びその製造方法 | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| KR100414229B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| KR100377160B1 (ko) | 다층실리콘을이용한게이트전극형성방법 | |
| KR100238225B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| JP5195421B2 (ja) | 半導体装置 | |
| KR100744642B1 (ko) | 반도체 소자의 금속배선, 반도체 소자의 게이트 전극 및 그형성방법 | |
| JP2001250792A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 | |
| JPH05343639A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |