KR20000015077A - 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자 - Google Patents

반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자 Download PDF

Info

Publication number
KR20000015077A
KR20000015077A KR1019980034800A KR19980034800A KR20000015077A KR 20000015077 A KR20000015077 A KR 20000015077A KR 1019980034800 A KR1019980034800 A KR 1019980034800A KR 19980034800 A KR19980034800 A KR 19980034800A KR 20000015077 A KR20000015077 A KR 20000015077A
Authority
KR
South Korea
Prior art keywords
metal film
titanium
boundary
forming
boundary metal
Prior art date
Application number
KR1019980034800A
Other languages
English (en)
Inventor
이재욱
한성규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980034800A priority Critical patent/KR20000015077A/ko
Publication of KR20000015077A publication Critical patent/KR20000015077A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자에 관한 것이다.
본 발명의 금속막 형성방법은, 콘택홀을 포함하는 패턴이 기 형성된 반도체기판 상에 티타늄으로 이루어지는 제1경계금속막을 형성시킨 후, 상기 티타늄으로 이루어지는 제1경계금속막이 티타늄실리사이드로 이루어지도록 열처리시키는 단계; 상기 열처리가 이루어진 제1경계금속막 상에 텅스텐실리사이드로 이루어지는 제2경계금속막을 형성시키는 단계; 및 상기 텅스텐실리사이드로 이루어지는 제2경계금속막 상에 텅스텐으로 이루어지는 금속막을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
본 발명의 반도체소자는, 콘택홀을 포함하는 패턴이 기 형성된 반도체기판 상에 형성시킬 수 있는 경계금속막이 티타늄실리사이드 및 텅스텐실리사이드가 순차적으로 형성된 것을 특징으로 한다.
따라서, 텅스텐으로 이루어지는 금속막을 안정적으로 이용할 수 있는 경계금속막을 형성시켜 이에 따른 결함을 최소화시킴으로써 반도체소자의 제조에 따른 신뢰도가 향상되는 효과가 있다.

Description

반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자
본 발명은 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자에 관한 것으로서, 보다 상세하게는 텅스텐(W)으로 이루어지는 금속막을 안정적으로 이용할 수 있도록 개선시킨 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자에 관한 것이다.
일반적으로 반도체소자는 상기 반도체소자로 제조할 수 있는 실리콘웨이퍼(Si Wafer) 즉, 반도체기판 상에 소정의 막을 형성시킨 후, 상기 소정의 막을 상기 반도체소자의 특성에 따른 설정된 패턴(Pattern) 등으로 형성시킴으로써 제조된다.
그리고 최근의 반도체소자는 고집적화에 따른 디자인룰(Design Rule)의 미세화로 상기 반도체소자로 제조할 수 있는 반도체기판 상에 형성시키는 막(Film)들의 단차가 커져가고 있는 추세이다.
이에 따라 상기 막 즉, 절연막 등을 이용하여 패턴 등으로 형성시킬 수 있는 콘택홀(Contact Hole) 등과 같은 패턴의 선폭(CD : Critical Dimension) 또한 상대적으로 미세해지는 추세로 진행되고 있다.
따라서 상기 콘택홀을 포함하는 절연막 상에 형성시킬 수 있는 금속배선인 금속막 또한 알루미늄(Al)에서 텅스텐으로 대체되고 있다.
즉, 상기와 같이 선폭이 미세해지는 콘택홀 등에 매몰특성이 상기 알루미늄보다 텅스텐이 우수하기 때문이다.
그러나 상기 텅스텐으로 이루어지는 금속막의 대체에도 불구하고, 기존의 티타늄(Ti) 및 질화티타늄(TiN)으로 이루어지는 경계금속막을 그대로 이용하였다.
여기서 상기 경계금속막은 콘택저항 및 금속막 즉, 금속배선과 반도체기판 사이의 확산 등을 방지하기 위하여 형성시키는 것이다.
이러한 이점에도 불구하고, 상기의 경계금속막 상에 텅스텐으로 이루어지는 금속막을 형성시킬 경우, 상기 텅스텐의 형성시 초기 시드층의 형성 메카니즘(Mechanism)의 차이로 인하여 그 이용이 불가능한 상황이 빈번하게 발생하였다.
이에 따라 상기 경계금속막인 티타늄을 열처리하여 이용하기도 하였으나, 이 또한 전술한 결함을 근원적으로 해결하지는 못하였다.
따라서 종래에는 텅스텐으로 이루어지는 금속막의 형성시 그 하부에 형성시킨 티타늄 및 질화티타늄으로 이루어지는 경계금속막의 결함으로 인하여 반도체소자의 제조에 따른 신뢰도가 저하되는 문제점이 있었다.
본 발명의 목적은, 텅스텐으로 이루어지는 금속막을 안정적으로 이용할 수 있는 경계금속막을 형성시켜 이에 따른 결함을 최소화시킴으로써 반도체소자의 제조에 따른 신뢰도를 향상시키기 위한 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자를 제공하는 데 있다.
도1은 본 발명의 반도체소자의 금속막 형성방법의 일 실시예에 따라 제조되는 반도체소자를 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 12 : 절연막
14 : 제1경계금속막 16 : 제2경계금속막
18 : 금속막
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 금속막 형성방법은, 콘택홀을 포함하는 패턴이 기 형성된 반도체기판 상에 티타늄으로 이루어지는 제1경계금속막을 형성시킨 후, 상기 티타늄으로 이루어지는 제1경계금속막이 티타늄실리사이드로 이루어지도록 상기 제1경계금속막을 열처리시키는 단계; 상기 열처리가 이루어진 제1경계금속막 상에 텅스텐실리사이드로 이루어지는 제2경계금속막을 형성시키는 단계; 및 상기 텅스텐실리사이드로 이루어지는 제2경계금속막 상에 텅스텐으로 이루어지는 금속막을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
그리고 상기 티타늄으로 이루어지는 제1경계금속막을 열처리시킨 후, 상기 제1경계금속막의 표면을 질화시키는 단계를 더 구비함으로써, 이에 따라 기존의 질화티타늄으로 이루어지는 경계금속막을 대체할 수 있다.
여기서 상기 티타늄으로 이루어지는 제1경계금속막은 약 80Å 내지 900Å 정도의 두께로 형성시키는 것이 바람직하고, 이러한 두께로 형성시킨 제1경계금속막을 질소가스를 이용하여 300℃ 내지 900℃ 정도의 온도로 열처리시킴으로써 티타늄실리사이드로 형성시킬 수 있다.
그리고 상기 텅스텐실리사이드로 이루어지는 제2경계금속막은 화학기상증착(CVD)공정을 수행하여 형성시키는 것이 바람직하다.
본 발명에 따른 반도체소자는, 콘택홀을 포함하는 패턴이 기 형성된 반도체기판 상에 형성시킬 수 있는 경계금속막이 티타늄실리사이드 및 텅스텐실리사이드가 순차적으로 형성된 것을 특징으로 한다.
상기 경계금속막 상에 텅스텐으로 이루어지는 금속막이 더 형성된 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1은 본 발명의 반도체소자의 금속막 형성방법의 일 실시예에 따라 제조되는 반도체소자를 나타내는 단면도이다.
본 발명은 콘택홀 등의 패턴을 포함하는 반도체기판 상에 금속배선 즉, 금속막을 형성시키기 위한 것으로써, 도1을 참조하여 살펴보면 먼저, 콘택홀을 포함하는 패턴이 기 형성된 반도체기판(10) 상에 티타늄실리사이드(TiSi)로 이루어지는 제1경계금속막(14) 및 그 상부에 텅스텐실리사이드(WSi)로 이루어지는 제2경계금속막(16)이 형성되어 있다.
즉, 상기 제1경계금속막(14) 및 제2경계금속막(16)을 순차적으로 형성시킴으로써 하나의 경계금속막(14, 16)이 이루어지는 것이다.
그리고 상기와 같은 경계금속막(14, 16) 상에 텅스텐으로 이루어지는 금속배선인 금속막(18)이 형성되어 있다.
즉, 본 발명은 콘택홀을 포함하는 패턴이 기 형성된 반도체기판(10) 상에 금속배선으로써 티타늄실리사이드 및 텅스텐실리사이드로 이루어지는 경계금속막(14, 16) 및 그 상부에 텅스텐으로 이루어지는 금속막(18)을 형성시킬 수 있다.
이러한 구성으로 이루어지는 본 발명은 먼저, 반도체기판(10) 상에 절연막(12)을 형성시킨 후, 콘택홀 등을 포함하는 패턴으로 형성되도록 상기 절연막(12)을 제거시킨다.
이어서 상기 콘택홀을 포함하는 패턴 즉, 절연막(12) 상에 금속배선으로써 경계금속막(14, 16) 및 금속막(18)을 형성시킨다.
여기서 상기 경계금속막(14, 16)은 먼저, 상기 콘택홀을 포함하는 반도체기판(10)의 절연막(12)의 표면을 따라 티타늄으로 이루어지는 제1경계금속막(14)을 형성시킨다.
이렇게 티타늄으로 형성시킨 제1경계금속막(14)을 본 발명에서는 질소가스를 이용하여 300℃ 내지 900℃ 정도의 온도로 열처리를 수행하여 티타늄실리사이드로 형성시킨다.
즉, 본 발명에서는 상기 제1경계금속막(14)을 티타늄실라사이드로 형성시키기 위하여 티타늄을 형성시킨 후, 상기와 같이 열처리를 시키는 것이다.
또한 본 발명은 상기 열처리가 이루어지는 제1경계금속막(14)의 표면을 질화시키는 공정을 수행할 수도 있는데, 이는 종래의 질화티타늄을 대체하기 위한 것이다.
그리고 상기 열처리를 수행하여 티타늄실리사이드로 이루어지는 제1경계금속막(14) 상에 텅스텐실리사이드로 이루어지는 제2경계금속막(16)을 형성시킨다.
여기서 상기 텅스텐실리사이드로 이루어지는 제2경계금속막(16)은 화학기상증착(CVD)공정을 수행하여 형성시킨다.
이어서 상기와 같은 티타늄실리사이드 및 텅스텐실리사이드로 이루어지는 제1경계금속막(14) 및 제2경계금속막(16) 즉, 경계금속막(14, 16) 상에 텅스텐으로 이루어지는 금속막(18)을 형성시킨다.
이러한 구성으로 이루어지는 본 발명은 금속배선 즉, 텅스텐으로 이루어지는 금속막(18)을 안정적으로 이용할 수 있도록 그 경계금속막(14, 16)을 티타늄실리사이드 및 텅스텐실리사이드로 형성시키는 것이다.
이에 따라 상기 금속막(18)인 텅스텐의 형성시 초기 시드층의 형성 메카니즘의 차이로 인하여 이용이 불가능한 상황의 발생을 최소화시킬 수 있는 것이다.
따라서, 본 발명에 의하면 텅스텐으로 이루어지는 금속막을 안정적으로 이용할 수 있는 경계금속막을 형성시켜 이에 따른 결함을 최소화시킴으로써 반도체소자의 제조에 따른 신뢰도가 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (7)

  1. 콘택홀(Contact Hole)을 포함하는 패턴(Pattern)이 기 형성된 반도체기판 상에 티타늄(Ti)으로 이루어지는 제1경계금속막을 형성시킨 후, 상기 티타늄으로 이루어지는 제1경계금속막이 티타늄실리사이드(TiSi)로 이루어지도록 상기 제1경계금속막을 열처리시키는 단계;
    상기 열처리가 이루어진 제1경계금속막 상에 텅스텐실리사이드(WSi)로 이루어지는 제2경계금속막을 형성시키는 단계; 및
    상기 텅스텐실리사이드로 이루어지는 제2경계금속막 상에 텅스텐(W)으로 이루어지는 금속막을 형성시키는 단계;
    를 구비하여 이루어짐을 특징으로 하는 반도체소자의 금속막 형성방법.
  2. 제 1 항에 있어서,
    상기 티타늄으로 이루어지는 제1경계금속막을 열처리시킨 후, 상기 제1경계금속막의 표면을 질화시키는 단계를 더 구비하는 것을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
  3. 제 1 항에 있어서,
    상기 티타늄으로 이루어지는 제1경계금속막은 약 80Å 내지 900Å 정도의 두께로 형성시키는 것을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
  4. 제 1 항에 있어서,
    상기 티타늄으로 이루어지는 제1경계금속막은 질소가스를 이용하여 300℃ 내지 900℃ 정도의 온도로 열처리시키는 것을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
  5. 제 1 항에 있어서,
    상기 텅스텐실리사이드로 이루어지는 제2경계금속막은 화학기상증착(CVD)공정을 수행하여 형성시키는 것을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
  6. 콘택홀을 포함하는 패턴이 기 형성된 반도체기판 상에 형성시킬 수 있는 경계금속막이 티타늄실리사이드 및 텅스텐실리사이드가 순차적으로 형성된 것을 특징으로 하는 반도체소자.
  7. 제 6 항에 있어서,
    상기 경계금속막 상에 텅스텐으로 이루어지는 금속막이 더 형성된 것을 특징으로 하는 상기 반도체소자.
KR1019980034800A 1998-08-27 1998-08-27 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자 KR20000015077A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980034800A KR20000015077A (ko) 1998-08-27 1998-08-27 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980034800A KR20000015077A (ko) 1998-08-27 1998-08-27 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자

Publications (1)

Publication Number Publication Date
KR20000015077A true KR20000015077A (ko) 2000-03-15

Family

ID=19548444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034800A KR20000015077A (ko) 1998-08-27 1998-08-27 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자

Country Status (1)

Country Link
KR (1) KR20000015077A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
JPH04158516A (ja) * 1990-10-23 1992-06-01 Nec Corp 半導体装置の製造方法
KR930006720A (ko) * 1991-09-26 1993-04-21 성백은 Ldp(laser disk player)를 이용한 지하철 종합 정보시스템
JPH07153716A (ja) * 1993-12-01 1995-06-16 Nec Corp 半導体装置およびその製造方法
JPH1064846A (ja) * 1996-08-13 1998-03-06 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
JPH04158516A (ja) * 1990-10-23 1992-06-01 Nec Corp 半導体装置の製造方法
KR930006720A (ko) * 1991-09-26 1993-04-21 성백은 Ldp(laser disk player)를 이용한 지하철 종합 정보시스템
JPH07153716A (ja) * 1993-12-01 1995-06-16 Nec Corp 半導体装置およびその製造方法
JPH1064846A (ja) * 1996-08-13 1998-03-06 Fujitsu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3221381B2 (ja) 半導体装置の製造方法
US20040238876A1 (en) Semiconductor structure having low resistance and method of manufacturing same
KR100281887B1 (ko) 반도체장치의 제조방법
US20050158990A1 (en) Methods of forming metal wiring layers for semiconductor devices
KR100527673B1 (ko) 반도체 소자의 금속배선 형성방법
US20070161233A1 (en) Semiconductor Device and Method of Manufacturing the Same
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20000015077A (ko) 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자
JP2000106398A (ja) 集積回路中のコンタクト及びその製法
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100318686B1 (ko) 반도체 장치의 다층 게이트 전극 및 그 제조 방법
KR100469338B1 (ko) 모스페트의금속막형성방법
US20080070405A1 (en) Methods of forming metal wiring layers for semiconductor devices
KR20030044619A (ko) 반도체 소자의 배선 형성 방법
KR20000015076A (ko) 반도체소자의 금속배선 형성방법 및 이에 따라 제조되는 반도체소자
KR100705400B1 (ko) 반도체 장치의 배선 형성 방법
KR100511899B1 (ko) 반도체 소자의 게이트 형성방법
KR19990059072A (ko) 반도체 소자의 장벽 금속층 형성 방법
KR940010500B1 (ko) 반도체 장치의 제조방법
KR20050040552A (ko) 반도체 장치의 구리 배선 형성 방법.
KR100321720B1 (ko) 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법
KR100373351B1 (ko) 반도체 소자 제조방법
KR19980038456A (ko) 반도체 소자의 비트라인 형성방법
KR19990034762A (ko) 반도체 장치의 제조공정에 있어서 장벽층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application