KR100469338B1 - 모스페트의금속막형성방법 - Google Patents

모스페트의금속막형성방법 Download PDF

Info

Publication number
KR100469338B1
KR100469338B1 KR1019970079302A KR19970079302A KR100469338B1 KR 100469338 B1 KR100469338 B1 KR 100469338B1 KR 1019970079302 A KR1019970079302 A KR 1019970079302A KR 19970079302 A KR19970079302 A KR 19970079302A KR 100469338 B1 KR100469338 B1 KR 100469338B1
Authority
KR
South Korea
Prior art keywords
film
forming
metal film
vapor deposition
chemical vapor
Prior art date
Application number
KR1019970079302A
Other languages
English (en)
Other versions
KR19990059105A (ko
Inventor
진규안
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970079302A priority Critical patent/KR100469338B1/ko
Publication of KR19990059105A publication Critical patent/KR19990059105A/ko
Application granted granted Critical
Publication of KR100469338B1 publication Critical patent/KR100469338B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자에 관한 것으로서, 특히 전기적 특성 및 수율을 향상시킬 수 있는 금속 산화막 반도체 전계 효과 트랜지스터의 금속막 형성 방법에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
종래의 층간 절연막으로 사용된 BPSG막은 온도 불안정 및 가스 불안정 시에 결정 결함 발생의 문제가 있으며, 옴(ohm) 저항 감소를 위한 TiSi층 형성 및 확산 장벽막으로 사용되는 티타늄 질화막 등은 스퍼터링에 의해 진행될 경우, 스탭커버리지의 불량 가능성이 크다. 또한 어널링 공정으로 생산성에 악영향을 미치는 등의 문제가 발생되었다. 이와 같은 문제점을 해결하고자 한다.
3. 발명의 해결 방법의 요지
본 발명은 층간 절연막으로 SiOF막 형성 및 SiOF막의 표면에 질소가 도핑된 SiON막을 형성하여 콘택 저항 감소 및 열 손해에 강한 막을 형성한 후, 전도성이 우수한 금속막을 형성하므로서 전기적 특성 및 수율을 향상시키고자 한다.
4. 발명의 중요한 용도
금속막을 형성하고자 하는 모든 모스페트.

Description

모스페트의 금속막 형성 방법
본 발명은 반도체 소자에 관한 것으로서, 특히 전기적 특성 및 수율을 향상시킬 수 있는 금속 산화막 반도체 전계 효과 트랜지스터(이하 MOSFET라 함)의 금속막 형성 방법에 관한 것이다.
종래에는 층간 절연막으로 BPSG막을 사용하였으나, 이는 온도 불안정 및 가스 불안정 시에 결정 결함(crystal defect) 발생의 문제가 있다. 또한 옴(ohm) 저항 감소를 위한 TiSi층 형성 및 확산 장벽(Diffusion Barrier)막으로 사용되는 티타늄 질화막(Titanium Nitride)등은 스퍼터링(Sputterring)에 의해 진행될 경우, 스탭커버리지(stepcoverage)의 불량 가능성이 크다. 게다가 어널링(annealing) 공정으로 생산성에 악영향을 미치는 등의 문제가 있다. 특히 칩 사이즈(chip size)의 축소(shrink)에 따른 층(layer)의 감소는 필수적이며, 이에 따라 얇은 박막이 요구되게 된다.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 층간 절연막으로 C2F6 가스 주입에 의한 불소가 함유된 SiO4막을 형성하고, SiO4막의 표면에 질소가 플라즈마 도핑(plasma doping)된 SiO4막을 형성하므로서 강한 확산 장벽(Diffusion Barrier)막으로 이용하며, 전도성이 우수한 Cu막을 금속층으로 사용하여 전기적 특성을 높이고 수율을 향상시키는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 실리콘 기판 상에 프라즈마 증가 화학 기상 증착법에 의해 층간 절연막을 형성하는 단계와, 상기 층간 절연막의 선택된 일부분을 식각하여 기저부와의 접촉 통로인 콘택홀을 형성한 후, 상기 콘택홀의 기저부 및 측벽에 플라즈마 증가 화학 기상 증착법에 의한 SiON막을 형성하는 단계와, 상기 전체 구조상에 금속막을 스퍼터링에 의해 형성하는 단계와, 스텝커버리지를 높이기 위해 상기 금속막을 상압 화학 기상 증착법에 의해 리플루우시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 금속막의 형성 방법을 나타낸 단면도이다.
도 1(a)는 실리콘 기판(1) 상에 PECVD(Plasma Enhanced Chemical Vaper Deposition)에 의해 층간 절연막(2)을 형성한 상태를 나타낸 단면도이다. 이때, 상기 층간 절연막(2)은 고밀도의 불소(F)가 함유된 SiOF막이 사용되는데, PECVD에 의해 C2F6 가스 분위기, 8 내지 10m Torr의 챔버(CHAMBER) 압력 하에서 형성된다. 또한 상기 막의 두께는 4500 내지 5500Å으로, 종래의 BPSG막의 온도 불안정 및 가스량 불량에 의한 결정 결함의 발생을 방지한다.
도 1(b)는 상기 층간 절연막(2)의 선택된 일부분을 식각하여 기저부와의 접촉 통로인 콘택홀(contact hole)을 형성한 후, 상기 콘택홀의 기저부(bottom) 및 측벽(side wall)에 PECVD에 의한 SiON막(3)을 형성한 상태를 나타낸 단면도이다. 이때, SiON막(3)은 열 손상(thermal damage) 방지 및 콘택 저항 감소를 위한 것으로, PECVD에 의해 NH3 가스 분위기에서 450 내지 550Å 정도 형성된다. 상기 막으로 인해 금속막 형성 시에 고온의 리플루우(reflow) 공정을 가능하게 한다.
도 1(c)는 상기 전체 구조상에 금속막(4)을 스퍼터링(sputtering)에 의해 형성한 상태를 나타낸 단면도로서, 상기 금속막(4)은 Cu를 이용하며, 5000 내지 7000Å 정도의 두께로 증착한다.
도 1(d)는 스텝커버리지(stepcoverage)를 높이기 위해, 상기 금속막(4)을 APCVD(Atmospheric Pressure CVD)에 의해 리플루우(reflow)시킨 상태(5)를 나타낸 단면도이다. 이때, reflow를 시키기 위해, APCVD에 의해 질소(Nitrogen )및 수소(Hydrogen)가 혼합된 분위기에서 350 내지 400℃로 30 내지 40분 정도 처리한다.
상술한 바와 같이 본 발명에 의하면 종래의 BPSG막의 결정 결함의 발생 가능성을 제거하고 콘택 저항을 감소시키며 열 손실에 강한 금속막을 형성하여 전기적
특성을 향상시키므로서, 소자의 수율 및 생산성을 향상시키는데 탁월한 효과가 있다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 금속막의 형성 방법을 도시한 단면도.
〈도면의 주요 부분에 대한 부호 설명〉
1 : 실리콘 기판 2 : 층간 절연막
3 : SiON막 4 : 금속막
5 : 리플루우된 금속막

Claims (5)

  1. 실리콘 기판 상에 프라즈마 증가 화학 기상 증착법에 의해 고밀도의 불소가 함유된 SiOF막을 형성하여 층간 절연막을 형성하는 단계;
    상기 층간 절연막의 선택된 일부분을 식각하여 콘택홀을 형성한 후, 상기 콘택홀의 기저부 및 측벽에 플라즈마 증가 화학 기상 증착법에 의한 SiON막을 형성하는 단계;
    전체 구조 상부에 금속막을 스퍼터링에 의해 형성하는 단계;
    스텝커버리지를 높이기 위해 상기 금속막을 상압 화학 기상 증착법에 의해 리플루우시키는 단계를 포함하여 이루어진 것을 특징으로 하는 모스페트의 금속막 형성 방법.
  2. 제 1 항에 있어서, 상기 SiOF막은 프라즈마 증가 화학 기상 증착법에 의해 C2F6 가스 분위기, 8 내지 10m Torr의 챔버 압력 하에서 4500 내지 5500Å의 두께로 형성되는 것을 특징으로 하는 모스페트의 금속막 형성 방법.
  3. 제 1 항에 있어서, 상기 SiON막은 프라즈마 증가 화학 기상 증착법에 의해 NH3 가스 분위기에서 450 내지 550Å 두께로 형성되는 것을 특징으로 하는 모스페트의 금속막 형성 방법.
  4. 제 1 항에 있어서, 상기 금속막은 Cu를 이용하며, 5000 내지 7000Å 정도의 두께로 증착되는 것을 특징으로 하는 모스페트의 금속막 형성 방법.
  5. 제 1 항에 있어서, 상기 리플로우 공정은 상압 화학 증착 기상법에 의해 질소 및 수소가 혼합된 분위기에서 350 내지 400℃로 30 내지 40분 정도 처리하는 것을 특징으로 하는 모스페트의 금속막 형성 방법.
KR1019970079302A 1997-12-30 1997-12-30 모스페트의금속막형성방법 KR100469338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970079302A KR100469338B1 (ko) 1997-12-30 1997-12-30 모스페트의금속막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970079302A KR100469338B1 (ko) 1997-12-30 1997-12-30 모스페트의금속막형성방법

Publications (2)

Publication Number Publication Date
KR19990059105A KR19990059105A (ko) 1999-07-26
KR100469338B1 true KR100469338B1 (ko) 2005-05-17

Family

ID=37302503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970079302A KR100469338B1 (ko) 1997-12-30 1997-12-30 모스페트의금속막형성방법

Country Status (1)

Country Link
KR (1) KR100469338B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
JPH09306915A (ja) * 1996-05-17 1997-11-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR980005590A (ko) * 1996-06-28 1998-03-30 김광호 반도체장치의 금속배선 형성방법
KR19990003484A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR0169283B1 (ko) * 1993-10-29 1999-02-01 사토 후미오 반도체장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0169283B1 (ko) * 1993-10-29 1999-02-01 사토 후미오 반도체장치 및 그 제조방법
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
JPH09306915A (ja) * 1996-05-17 1997-11-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR980005590A (ko) * 1996-06-28 1998-03-30 김광호 반도체장치의 금속배선 형성방법
KR19990003484A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR19990059105A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
US7402512B2 (en) High aspect ratio contact structure with reduced silicon consumption
US20060246714A1 (en) Method of forming a conductive contact
US6350685B1 (en) Method for manufacturing semiconductor devices
US7022618B2 (en) Method of forming a conductive contact
US5977636A (en) Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US6124178A (en) Method of manufacturing MOSFET devices
KR100469338B1 (ko) 모스페트의금속막형성방법
KR100322886B1 (ko) 반도체장치의 금속 콘택 형성 방법
US6087259A (en) Method for forming bit lines of semiconductor devices
US6900118B2 (en) Method for preventing contact defects in interlayer dielectric layer
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100445411B1 (ko) 반도체소자의금속배선형성방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
JP2871943B2 (ja) 半導体装置の製造方法
KR100250730B1 (ko) 반도체 소자의 베리어 금속층 형성방법
KR100575874B1 (ko) 비트라인 형성방법
KR0172283B1 (ko) 반도체 소자의 금속배선 형성방법
KR100364804B1 (ko) 반도체 소자의 제조방법
KR100220947B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100241505B1 (ko) 반도체 소자의 확산 방지막 형성방법
KR100445412B1 (ko) 반도체소자의금속배선형성방법
KR0172777B1 (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee