KR0172777B1 - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR0172777B1
KR0172777B1 KR1019950012305A KR19950012305A KR0172777B1 KR 0172777 B1 KR0172777 B1 KR 0172777B1 KR 1019950012305 A KR1019950012305 A KR 1019950012305A KR 19950012305 A KR19950012305 A KR 19950012305A KR 0172777 B1 KR0172777 B1 KR 0172777B1
Authority
KR
South Korea
Prior art keywords
contact hole
forming
film
semiconductor device
insulating layer
Prior art date
Application number
KR1019950012305A
Other languages
English (en)
Other versions
KR960043016A (ko
Inventor
박상균
임찬
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950012305A priority Critical patent/KR0172777B1/ko
Publication of KR960043016A publication Critical patent/KR960043016A/ko
Application granted granted Critical
Publication of KR0172777B1 publication Critical patent/KR0172777B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 스페이서 산화막 증착 공정 방법 변경만으로 콘택 재플로우 현상을 완전히 방지하여 안정한 콘택홀을 형성하기 위한 반도체 소자 제조방법에 관한 것으로, 불순물 도핑된 절연층이 평탄화된 표면상에 콘택홀 형성 후 스페이서 절연막을 형성하는 공정에 있어서, 상기 스페이서 절연막을 증착하는 공정 전단계에 저온, 저압하에서 진공 펌핑하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 콘택홀 형성 방법
제1a도 내지 제1b도는 종래 방법에 따라 불순물이 도핑된 절연막 내에 콘택홀을 형성하는 방법을 설명하기 위한 공정 단면도.
제2a도 내지 제2c도는 본 발명의 일실시예에 따라 불순물이 도핑된 절연막 내에 콘택홀을 형성하는 방법을 설명하기 위한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 소자분리막
23 : 소오스 드레인 24 : 게이트 전극
25, 27 : 산화막 26 : BPSG막
28 : 불순물 결핍층
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 콘택홀 형성 후 콘택홀 측벽에 산화막 스페이서를 형성하기 위한 열공정시 불순물 도핑된 절연막의 재플로우(flow)로 인하여 콘택홀 측벽이 불량하게 형성되는 것을 방지할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 소자 표면의 요철은 더욱 심화되어 고단차의 토폴로지(topology)를 절연막으로 채우는 평탄화 기술은 반도체 소자 제조 공정에 있어 중요한 기술 중 하나로 대두되고 있다.
일반적으로 고단차의 토폴로지를 평탄화하기 위하여 고농도의 붕소(B) 및 인(P)을 첨가한 BPSG(Boro Phospho Silicate Glass)막을 형성한 후 850℃ 이상의 고온에서 열처리 공정을 실시한다. 일정 농도 이상의 불순물을 함유한 BPSG막은 상기와 같은 온도 조건에서 열처리에 의해 경화되었다 하더라도, 후속되는 공정이 600℃ 내지 800℃ 온도 조건에서 실시될 경우 점성 유동(viscosity reflow) 현상이 발생하는 특징을 가지고 있다. 특히, BPSG 막 내의 불순물 농도가 높을수록 점성 유동 현상은 더욱 심화되어, BPSG막 상에 형성된 산화막 또는 질화막에 굴곡 또는 균열이 발생된다.
한편, 고집적 소자에서 요구하는 작은 크기의 콘택홀을 형성하기 위하여 2단계 콘택홀 형성 방법을 많이 사용하고 있다. 이러한 방법은 요구되는 콘택홀 크기보다 크기가 제1콘택홀을 형성한 후, 층덮힘 특성이 우수하고 안정한 산화막을 증착하기 위하여 600℃ 내지 800℃ 온도에서 일정 두께로 산화막을 형성한 후, 전면건식식각(Blanket Dry Etch) 방법으로 산화막을 식각하여 제1콘택홀의 측벽에만 산화막이 스페이서 형태로 남도록 함으로써 제1콘택홀보다 크기가 작은 제2콘택홀을 형성하는 과정으로 이루어진다.
제1a도 내지 제1b도를 참조하여 종래 방법에 따른 콘택홀 형성 공정 방법을 설명한다.
먼저, 제1a도에 도시한 바와 같이 실리콘 기판(1) 상에 게이트 전극(4)을 형성하고, 층간절연 및 평탄화를 위하여 BPSG막(6)을 형성하고, 후속 공정에서 불순물이 게이트 전극(4)으로 확산되는 것을 방지하기 위하여 전체 구조 상에 제1산화막(5)을 형성한다. 이어서, 제1산화막(5)상에 BPSG막(6)을 증착하고, 850℃ 이상의 고온에서 평탄화를 위한 열처리 공정을 실시하고, BPSG막(6) 및 제1산화막(5)을 선택적으로 식각하여 실리콘 기판(1)을 노출시키는 콘택홀을 형성한다. 제1a도에서 미설명 도면부호2는 소자분리막, 3은 소오스·드레인 영역을 각각 나타낸다.
다음으로, 제1b도에 도시한 바와 같이, 콘택홀 측벽에 스페이서를 형성하기 위하여 전체 구조 상에 제2산화막(7)을 형성한다. 이때, 제2산화막(7)은 BPSG막(6) 평탄화를 위한 열처리 공정 온도 보다 낮은 온도인 600℃ 내지 800℃ 온도에서 형성되기 때문에 BPSG막(6)의 점성 유동 현상이 다시 발생한다. 즉, BPSG막(6)의 재플로우가 일어나 콘택홀 입구 부분이 넓어지고 측벽이 볼록해지는 현상이 발생하며, 제2산화막(6)이 균열된 경우에는 콘택홀 측벽에 BPSG막(6)이 노출되기도 한다.
이와 같이, BPSG막을 선택적으로 식각하여 콘택홀을 형성할 경우 BPSG막 표면이 콘택홀 측벽에 노출되며 BPSG막의 단차가 발생하고, 스페이서용 산화막을 형성하는 과정에서 BPSG막의 점송유동에 의한 BPSG막 재플로우가 일어나 콘택홀이 경사지거나 콘택홀 측벽 중앙부가 볼록하게 솟아나는 라운딩 현상이 발생하여 소자의 신뢰성이 저하되는 문제가 있다.
전술한 바와 같은 문제점을 해결하기 위한 종래 기술은 BPSG막을 선택적으로 식각하여 콘택홀을 형성한 후, 콘택홀 측벽에 스페이서 형성을 위한 산화막을 플라즈마 화학기상증착법으로 형성하여, BPSG막의 재플로우를 억제하는 방법이 제시되었다. 그러나, 이러한 방법은 콘택홀 입구 주변의 BPSG막 표면 상에만 산화막이 증착되고, 콘택홀 측벽은 BPSG막이 그대로 노출되어 있어 BPSG막의 재플로우를 완전히 억제할 수 없는 단점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 콘택홀 측벽에 스페이서를 형성하는 과정에서, 콘택홀 측벽에 드러난 불순물 도핑 절연막의 재플로우 현상을 완전하게 억제할 수 있는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 불순물이 도핑된 제1절연막을 형성하고, 상기 제1절연막을 선택적으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 제1단계; 진공이 유지된 퍼니스 내에서 상기 제1절연막의 플로우가 발생하지 않는 온도조건으로 열처리 공정을 실시하여 상기 제1절연막 표면에 불순물 결핍층을 형성하는 제2단계; 및 상기 제2단계가 완료된 전체 구조 상에 제2절연막을 형성하고, 상기 제2절연막을 전면식각하여 상기 콘택홀 측벽에 절연막 스페이서를 형성하는 제3단계를 포함하는 반도체 소자의 콘택홀 형성 방법을 제공한다.
이하, 첨부된 도면 제2a도 내지 제2ceh를 참조하여 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 설명한다.
먼저, 제2a도에 도시한 바와 같이 필드산화막(22), 게이트 전극(24) 및 소오스·드레인(23) 형성이 완료된 실리콘 기판(21) 상에, 이후의 불순물 도핑 절연막을 형성하는과정에서 불순물이 게이트 전극(24)으로 확산되는 것을 방지하기 위하여 전체 구조 상에 제1산화막(25)을 형성한 다음, 제1산화막(25) 상에 BPSG막(26)을 형성하고, BPSG막(26) 및 제1산화막(25)을 선택적으로 식각하여 실리콘 기판(21)을 노출시키는 콘택홀을 형성한다.
이어서, 진공펌핑되어 그 내부의 압력이 5mTorr 내지 10 Torr로 유지된 퍼니스(furnace) 내에서, BPSG막의 점성유동, 플로우가 발생하지 않는 온도인 400℃ 내지 650℃ 온도로 열처리를 실시한다. 이때, 퍼니스 내에 수소 및 질소 혼하기체를 유입하기도 한다.
이와 같은 열처리 온도 조건에서 BPSG막(26) 표면 근처의 불순물은 외부로 확산되어 방출되고, 5 mTorr 내지 10 Torr 압력 조건은 외부로 불순물의 확산, 방출을 가속화시켜 제2b도에 도시한 바와 같이 BPSG막(26) 표면 및 콘택 측벽에 불순물이 결핍된층(28)이 형성된다.
다음으로, 600℃ 이상의 온도에서 산화공정을 실시하여 불순물 결핍층(28) 상에 제2산화막(27)을 형성한다. 이때, 불순물 결핍층(28)이 BPSG막(26)의 점성유동을 효과적으로 억제하여 콘택홀이 불량하게 형성되는 것을 방지할 수 있다.
이어서, 상기 스페이서용 산화막(27)을 전면식각하여 상기 콘택홀 측벽에 산화막 스페이서를 형성한다.
전술한 바와 같이 이루어지는 본 발명은 콘택홀 측벽에 스페이서용 산화막을 형성하기 위한 과정에서 불순물이 도핑된 절연막의 재플로우가 발생하는 것을 방지하여, BPSG막 재플로우가 따라 콘택홀이 경사지거나, 콘택홀 측벽 중앙부가 볼록하게 솟아나는 라운딩 현상이 발생하는 것을 억제하여 콘택홀을 보다 양호하게 형성함으로써 소자의 신뢰성 저하를 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (4)

  1. 반도체 소자의 콘택홀 형성 방법에 있어서, 반도체 기판 상에 불순물이 도핑된 제1절연막을 형성하고, 상기 제1절연막을 선택적으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 제1단계; 진공이 유지된 퍼니스 내에서 상기 제1절연막의 플로우가 발생하지 않는 온도조건으로 열처리 공정을 실시하여 상기 제1절연막 표면에 불순물 결핍층을 형성하는 제2단계; 및 상기 제2단계가 완료된 전체 구조 상에 제2절연막을 형성하고, 상기 제2절연막을 전면식각하여 상기 콘택홀 측벽에 절연막 스페이서를 형성하는 제3단계를 포함하는 반도체 소자의 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 제2단계에서, 상기 열처리 공정을 400℃ 내지 650℃에서 실시하는 반도체 소자의 콘택홀 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2단계에서, 상기 퍼니스 내의 압력은 5mTorr 내지 10 Torr인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  4. 제3항에 있어서, 상기 제2단계에서, 상기 퍼니스 내에 수소 및 질소의 혼합 기체를 유입하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
KR1019950012305A 1995-05-17 1995-05-17 반도체 소자의 콘택홀 형성 방법 KR0172777B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012305A KR0172777B1 (ko) 1995-05-17 1995-05-17 반도체 소자의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012305A KR0172777B1 (ko) 1995-05-17 1995-05-17 반도체 소자의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR960043016A KR960043016A (ko) 1996-12-21
KR0172777B1 true KR0172777B1 (ko) 1999-03-30

Family

ID=19414737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012305A KR0172777B1 (ko) 1995-05-17 1995-05-17 반도체 소자의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR0172777B1 (ko)

Also Published As

Publication number Publication date
KR960043016A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
KR20000069813A (ko) 붕소의 외부 확산을 방지하고 응력을 감소시키는 ｎ２ｏ 질화산화물 트렌치 측벽
KR0172777B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100772275B1 (ko) 반도체 소자 및 그 제조 방법
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR20050003010A (ko) 유동성 절연막의 치밀도를 향상시킨 반도체 소자의 제조방법
KR100811258B1 (ko) 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법
KR20010058645A (ko) 반도체장치의 층간절연막 형성방법
KR0154766B1 (ko) 반도체장치의 접촉창 형성방법
US11094531B2 (en) Semiconductor structure and method for forming the same
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR0125782B1 (ko) 금속배선형성을 위한 평탄화방법
KR100504550B1 (ko) 반도체 소자의 제조방법
KR100814257B1 (ko) 반도체 소자 제조 방법
KR100452311B1 (ko) 반도체소자의층간절연막및그의제조방법
KR19990079183A (ko) 반도체 장치의 제조 방법
KR100416814B1 (ko) 반도체소자의층간절연막형성방법
KR100919676B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100469338B1 (ko) 모스페트의금속막형성방법
KR20050069074A (ko) 반도체 소자의 제조 방법
KR100575886B1 (ko) 반도체 소자의 제조방법
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법
KR20030049565A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee