KR20030049565A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20030049565A
KR20030049565A KR1020010079807A KR20010079807A KR20030049565A KR 20030049565 A KR20030049565 A KR 20030049565A KR 1020010079807 A KR1020010079807 A KR 1020010079807A KR 20010079807 A KR20010079807 A KR 20010079807A KR 20030049565 A KR20030049565 A KR 20030049565A
Authority
KR
South Korea
Prior art keywords
contact plug
contact
forming
semiconductor device
primary
Prior art date
Application number
KR1020010079807A
Other languages
English (en)
Inventor
신동석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010079807A priority Critical patent/KR20030049565A/ko
Publication of KR20030049565A publication Critical patent/KR20030049565A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 기판상에 절연막을 형성하는 단계; 상기 절연막내에 반도체 기판 일부분을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 절연막상에 저농도 불순물이 함유 또는 함유되지 않은 1차 접촉 플러그 물질층을 형성하는 단계; 및 상기 1차 접촉 플러그 물질층상에 고농도 불순물이 함유된 2차 접촉 플러그 물질층을 형성하는 단계를 포함하며, 2차 접촉 플러그로부터 1차 접촉 플러그로 불순물이 확산되어 접촉계면의 불순물 농도가 높게 유지되어 낮은 접촉저항을 갖게 되며, 불순물의 접합영역으로의 확산량이 적어 소자의 특성 열화를 효과적으로 억제할 수 있는 효과가 있는 것이다.

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 접촉저항을 감소시키고 이와 동시에 소자의 특성 열화를 억제할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화가 진행됨에 따라 소자 구현을 위한 회로 선폭이 점점 감소하고 있다. 이러한 경향에 따라 우수한 소자 특성 개발을 위해 다양한 공정이 개발 및 적용되고 있다. 특히 소자의 동작 효율을 높이기 위해서 접촉저항(contact resistance) 감소를 위한 접촉공정(contact process)에 대한 새로운 시도가 이루어지고 있다.
종래의 반도체 소자의 제조방법에 있어서는 불순물이 첨가된 다결정 실리콘(doped poly silicon)을 기본으로 실리콘 접촉 플러그(silicon contact plug)를 형성하였다. 이 경우 접촉 플러그에 포함되는 불순물의 농도에 따라 접촉저항이 영향을 받게된다.
이상적인 접촉계면(contact interface) 상태라면 다결정 실리콘과 실리콘 기판 사이의 접촉에 있어 동일한 물질간의 접촉이므로 일함수(work function) 차이에 의한 접촉저항은 존재하지 않는다. 즉, 실리콘과 실리콘 사이의 접촉저항은 각각의 불순물 농도가 유사하다면 매우 작은 값이어야 한다. 그러나, 다결정 실리콘과 실리콘 기판간의 계면에 형성된 자연산화막(native oxide) 및 탄소(carbon) 함유 잔유물 등의 존재로 인하여 다결정 실리콘과 실리콘 기판간의 접촉저항은 비교적 높은 값을 나타낸다. 예를 들어, 접촉면적이 0.10㎛2인 N-불순물 접촉 접합 셀(contact junction cell)에서 약 10 ㏀ 정도의 높은 접촉저항을 갖는다.
종래 기술에 있어서는 다결정 실리콘 접촉공정에서 용액세척(wet cleaning) 진행후 시간적 지연없이 바로 다결정 실리콘 증착을 진행함에도 불구하고 이러한 접촉저항의 증가를 감소시키는 것은 어느 정도 한계가 있었다.
따라서, 종래에는 상기한 바와 같은 접촉저항을 낮추기 위해서 접촉 플러그 형성시 접촉계면에 높은 불순물 농도를 유지하였다.
그러나, 종래 기술에 따른 반도체 소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
종래 기술에 있어서는, 후속 열처리 공정을 진행함에 따라 접촉 플러그의 고농도의 불순물이 소자의 불순물 접합 영역(source/drain region)으로 확산하게 된다. 이와 같이 확산된 불순물은 소자 특성의 열화를 유발하며 고집적 소자를 구현함에 있어서 공정 개발의 한계가 된다. 즉, 고농도의 불순물이 포함된 접촉 플러그 사용은 접촉저항이 감소되는 효과는 있으나 소자의 특성이 열화되는 문제점이 있는 것이다. 특히, 불순물 농도가 높은 경우 이와 같은 소자 특성 열화는 더욱 심해지게 된다. 이와 같은 불순물 확산에 의한 소자의 특성 열화는 층간절연막으로 사용되는 BPSG (boro phospho silicate glass)와 같은 산화막에 포함되어 있는 불순물의 확산에 의해서도 발생할 수 있다.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 저농도 불순물이 함유된 1차 접촉 플러그를 형성한 후에 고농도 불순물이 함유된 2차 접촉 플러그를 형성함으로써 접촉저항을 감소시키고 이와 동시에 소자 특성의 열화를 억제할 수 있는 반도체 소자의 제조방법을 제공함에 있다.
도 1 및 도 2는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
10: 반도체 기판20: 트렌치
30: 층간완충막40: 층간절연막
50: 콘택홀60: 1차 접촉 플러그
70: 2차 접촉 플러그
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판상에 절연막을 형성하는 단계; 상기 절연막내에 반도체 기판 일부분을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 절연막상에 저농도 불순물이 함유 또는 함유되지 않은 1차 접촉 플러그 물질층을 형성하는 단계; 및 상기 1차 접촉 플러그 물질층상에 고농도 불순물이 함유된 2차 접촉 플러그 물질층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 1 및 도 2는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.
본 발명에 따른 반도체 소자의 제조방법은, 도 1에 도시된 바와 같이, 먼저 실리콘과 같은 반도체로 구성된 기판(10)에 절연을 위한 트렌치(20)를 형성한 다음, 도면에는 도시하지 않았지만, 상기 반도체 기판(10)상에 게이트(미도시) 형성을 위한 증착공정 및 패터닝 공정을 진행한다.
그다음, 상기 트렌치(20) 사이의 소정 영역에 불순물 접합 영역(미도시)을 위한 불순물 주입 공정을 진행한 다음, 상기 반도체 기판(10)상에 층간절연막(40)을 형성한다. 한편, 상기 층간절연막(40) 하부에는 질화물(nitride) 등으로 층간완충막(30)이 형성된다.
그런다음, 상기 층간절연막(40)내에 접촉 플러그(contact plug)를 형성하기 위하여 증착 및 패터닝 공정으로 콘택홀(50)을 형성한 다음, 상기 콘택홀(50) 내표면에 계면처리 공정을 진행한다.
상기 계면처리 공정은 접촉저항(contact resistance)을 결정하는 공정으로서건식세척 공정, 용액세척 공정, 자연산화막 공정 및 열처리 공정을 포함하며, 각각의 공정은 다음과 같이 진행한다.
상기 건식세척 공정은 NF3, O2, He, 및 N2를 적절한 비율로 혼합한 가스로 활성화시킨 5kW 이하의 약한 플라즈마를 사용한다.
상기 용액세척 공정은 희석된 HF 또는 BOE(buffer oxide etchant) 용액을 독립적으로 사용하며, 상기 자연산화막 공정은 NF3또는 N2를 적절한 비율로 혼합하여 플라즈마를 형성한 다음 반도체 기판에 공급한다.
상기 열처리 공정은 수소 가스를 사용하여 10 Torr 이하의 저압에서 고온 열처리하며 증착공정에서 사용하던 동일한 장비에서 인시튜(in situ) 공정으로 진행하거나 서로 다른 장비에서 익시튜(ex situ) 공정으로 진행한다.
이어서, 도 2에 도시된 바와 같이, 상기 계면처리된 콘택홀(50)내에 먼저 상기 콘택홀(50)을 매립하지 않도록 얇은 두께의 저농도 불순물이 함유된 다결정 실리콘 또는 단결정 실리콘으로 1차 접촉 플러그(60:contact plug)를 형성한다. 이때, 상기 1차 접촉 플러그(60) 형성시 불순물 농도는 1.0 ×1015내지 5.0 ×1020원자수/cc 로 형성한다. 한편, 상기와 같은 저농도 1차 접촉 플러그 대신에 불순물을 포함하지 않은 접촉 플러그(undoped contact plug)를 얇게 형성할 수도 있다.
상기 1차 접촉 플러그(60)는 얇은 두께, 즉 상기한 바와 같이 상기 콘택홀(50)을 매립하지 두께이어야 하며, 이를 위하여 상기 1차 접촉 플러그(60)를 10 ~ 500Å 두께로 형성한다.
다음으로, 상기 1차 접촉 플러그(60)가 형성된 상기 콘택홀(50)을 충분히 매립하도록 불순물이 고농도로 함유된 2차 접촉 플러그(70)를 다결정 실리콘 또는 단결정 실리콘으로 형성한다. 이때, 자연산화막 형성을 방지하기 위해선 상기 2차 접촉 플러그(70)를 상기 1차 접촉 플러그(60) 형성 공정에 사용하던 동일한 장비에서 형성하는 것이 바람직하다.
한편, 상기한 바와 같이, 상기 콘택홀(70)을 충분히 매립할 수 있도록 상기 2차 접촉 플러그(70)를 500 내지 5,000Å 두께로 형성하는 것이 바람직하다. 또한, 상기 2차 접촉 플러그(70)의 불순물 농도는 상기 1차 접촉 플러그(60) 보다는 크게끔, 예를 들어, 약 1.0 ×1019내지 1.0 ×1021원자수/cc 가 되도록 형성한다.
상기 1차 접촉 플러그(60) 및 2차 접촉 플러그(70)의 구체적인 형성과정은 다음과 같다. 상기 1차 접촉 플러그(60) 및 2차 접촉 플러그(70)는 상압 혹은 저압 화학기상증착법으로 형성하며, 성장온도는 400 내지 700℃로 하고, 성장압렵은 760 지 0.1 Torr로 하며, 성장가스로는 MS(monosilane), PH3, 또는 N2를 사용한다.
이때, 상기 성장가스의 경우 MS는 그 유량이 500 내지 5,000 sccm 이고, 상기 PH3은 유입되는 위치에 따라 그 유량이 달리 사용되나 총유량이 50 내지 500 sccm 이다.
특히, 불순물이 함유되지 않은 1차 접촉 플러그(60)를 형성하는 경우에는 PH3은 사용하지 않는다.
상기와 같이 이중으로 형성된 1차 및 2차 접촉 플러그는 후속하는 열처리 공정으로 인하여 고농도 불순물이 함유된 2차 접촉 플러그로부터 저농도 불순물이 함유되거나 불순물이 함유되지 않은 1차 접촉 플러그로 불순물이 농도구배(concentration gradient)에 따라 확산하게 된다. 이와 같은 불순물의 이동으로 인하여 상기 콘택홀의 접촉계면에는 불순물 농도가 비교적 고농도로 유지될 수 있어 접촉저항은 낮은 값을 갖게 된다.
그러나, 상기와 같이 불순물 확산이 1차 접촉 플러그를 통해서 일어나게 되므로 소자의 불순물 접합(source/drain) 영역으로는 비교적 적은 양의 불순물이 확산하게 된다.
또한, 1차 접촉 플러그는 층간절연막 내에 포함되어 있는 불순물이 플러그를 통해 불순물 접합 영역으로 확산되는 것도 방지한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는, 2차 접촉 플러그로부터 1차 접촉 플러그로 불순물이 확산되어 접촉계면의 불순물 농도가 높게 유지되어 낮은 접촉저항을 갖게 되며, 불순물의 접합영역으로의 확산량이 적어 소자의 특성 열화를 효과적으로 억제할 수 있는 효과가 있다.
아울러, 2차 접촉 플러그를 1차 접촉 플러그 형성시 사용하던 장비에서 연속하여 진행하므로 공정단순화도 이룰 수가 있다.

Claims (6)

  1. 반도체 기판상에 절연막을 형성하는 단계;
    상기 절연막내에 반도체 기판 일부분을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 절연막상에 저농도 불순물이 함유된 1차 접촉 플러그 물질층을 형성하는 단계; 및
    상기 1차 접촉 플러그 물질층상에 고농도 불순물이 함유된 2차 접촉 플러그 물질층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 콘택홀을 형성한 후 계면처리 단계를 더 포함하되 상기 계면처리 단계는, NF3, O2, He, 및 N2를 혼합한 가스로 활성화시킨 5kW 이하의 플라즈마를 사용하는 건식세척 공정과; HF 또는 BOE(buffer oxide etchant) 용액을 사용하는 용액세척 공정과; NF3또는 N2를 혼합한 가스로 활성화시킨 플라즈마를 사용하는 자연산화막 제거공정과; 수소를 사용하여 10 Torr 이하의 압력에서 진행하는 열처리 공정을 포함하여 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서,
    상기 1차 및 2차 접촉 플러그는 다결정 실리콘 또는 단결정 실리콘으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 불순물이 함유된 1차 및 2차 접촉 플러그 형성단계는, 상압화학기상증착법 또는 저압화학기상증착법을 사용하며, 성장압력은 760 내지 0.1 Torr, 성장온도는 400 내지 700℃, 성장가스는 500 ~ 5,000 sccm 유량의 MS(monosilane), N2또는 50 ~ 500 sccm 유량의 PH3인 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 1차 접촉 플러그는 그 불순물 농도가 1.0 ×1015내지 5.0 ×1020원자수/cc 이고, 상기 2차 접촉 플러그는 그 불순물 농도가 1.0 ×1019내지 1.0 ×1021원자수/cc 인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 1차 및 2차 접촉 플러그 형성단계는 동일한 장비에서 연속하여 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020010079807A 2001-12-15 2001-12-15 반도체 소자의 제조방법 KR20030049565A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010079807A KR20030049565A (ko) 2001-12-15 2001-12-15 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010079807A KR20030049565A (ko) 2001-12-15 2001-12-15 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20030049565A true KR20030049565A (ko) 2003-06-25

Family

ID=29575362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079807A KR20030049565A (ko) 2001-12-15 2001-12-15 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20030049565A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460066B1 (ko) * 2002-07-19 2004-12-04 주식회사 하이닉스반도체 반도체소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460066B1 (ko) * 2002-07-19 2004-12-04 주식회사 하이닉스반도체 반도체소자의 제조방법

Similar Documents

Publication Publication Date Title
US7655967B2 (en) DRAM (dynamic random access memory) cells
KR100637689B1 (ko) 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법
KR20010063781A (ko) 반도체소자의 제조방법
KR100390919B1 (ko) 반도체소자의 제조방법
KR100460066B1 (ko) 반도체소자의 제조방법
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20010076906A (ko) 이중 에피층 콘택 플러그 구조를 구비하는 반도체 소자 및그 제조 방법
KR20050071156A (ko) 반도체 소자의 게이트 스페이서형성방법
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
JP2000058483A (ja) 半導体装置の製造方法
KR20050002246A (ko) 난드 플래시 메모리 소자의 제조 방법
KR20030049565A (ko) 반도체 소자의 제조방법
KR100475025B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100400253B1 (ko) 반도체소자의 박막 트랜지스터 제조방법
JP2007234740A (ja) 半導体装置の製造方法
KR101162258B1 (ko) 반도체소자의 콘택 형성 방법
KR100361864B1 (ko) 반도체소자의 제조방법
KR100499630B1 (ko) 반도체소자의 제조방법
KR100532770B1 (ko) 반도체 소자의 제조 방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR20060017173A (ko) 반도체 소자의 절연막 형성 방법
KR20040059805A (ko) 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR20030048210A (ko) 반도체 소자의 컨택 플러그 형성 방법
KR0172777B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR19990040759A (ko) 반도체 소자의 콘택 홀 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination