TWI678742B - 半導體封裝結構 - Google Patents
半導體封裝結構 Download PDFInfo
- Publication number
- TWI678742B TWI678742B TW107110368A TW107110368A TWI678742B TW I678742 B TWI678742 B TW I678742B TW 107110368 A TW107110368 A TW 107110368A TW 107110368 A TW107110368 A TW 107110368A TW I678742 B TWI678742 B TW I678742B
- Authority
- TW
- Taiwan
- Prior art keywords
- pad
- conductive
- pillar
- substrate
- conductive portion
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1605—Shape
- H01L2224/16057—Shape in side view
- H01L2224/16059—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
- H01L2224/16168—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
一種半導體封裝結構，包括半導體基板、第一絕緣層、第一接墊、第一導電柱、封裝膠體及線路基板。第一絕緣層配置於半導體基板上。第一接墊設置於第一絕緣層中且暴露於第一絕緣層外。第一導電柱配置於第一接墊上。第一導電柱包括相連接的第一導電部與第二導電部，且第一導電部連接第一接墊。第二導電部包括第一柱部及焊球部，且第一導電部與焊球部分別位於第一柱部的相對兩側。封裝膠體包覆第一絕緣層、第一接墊及第一導電柱。焊球部暴露於封裝膠體外。線路基板與半導體基板分別位於第一導電柱的相對兩側，且焊球部連接第一柱部與線路基板。
Description
本發明是有關於一種封裝結構，且特別是有關於一種半導體封裝結構。
為因應高密度、窄間距的半導體封裝需求，改採銅柱來接合半導體元件與線路基板，已逐漸成為當前半導體封裝的主流。一般來說，銅柱上仍需設有含錫焊料，以作為接合銅柱與線路基板的媒介，並提供電性上與機械性上的可靠連接。具體而言，在透過電鍍或塗佈等方式形成含錫焊料於銅柱上之後，通常會先對含錫焊料進行加熱的動作而形成含錫焊球。接著，使含錫焊球抵接線路基板，並進行回焊(reflow)，以完成覆晶接合的步驟。然而，在覆晶接合的過程中，受壓的銅柱容易產生斷裂的情況，並且，受熱熔融的含錫焊球容易塌陷而溢流，甚至是造成相鄰的線路或接點搭接短路。
本發明提供一種半導體封裝結構，其具有良好的可靠度。
本發明的半導體封裝結構包括半導體基板、第一絕緣層、第一接墊、第一導電柱、封裝膠體及線路基板。第一絕緣層配置於半導體基板上。第一接墊設置於第一絕緣層中且暴露於第一絕緣層外。第一導電柱配置於第一接墊上。第一導電柱包括相連接的第一導電部與第二導電部，且第一導電部連接第一接墊。第二導電部包括第一柱部及焊球部，且第一導電部與焊球部分別位於第一柱部的相對兩側。封裝膠體配置於半導體基板上，並包覆第一絕緣層、第一接墊及第一導電柱。焊球部暴露於封裝膠體外。線路基板與半導體基板分別位於第一導電柱的相對兩側，且焊球部連接第一柱部與線路基板。
在本發明的一實施例中，上述的線路基板包括基材與配置於基材上的線路接墊，且焊球部接合於線路接墊。
在本發明的一實施例中，上述的第一導電部的材質與線路接墊的材質分別包括銅，且第二導電部的材質至少包括錫。
在本發明的一實施例中，上述的第一導電柱在基材上的正投影面積大於線路接墊在基材上的正投影面積。
在本發明的一實施例中，上述的第一導電部具有第一高度，且第二導電部具有第二高度。第一導電部的第一高度大於等於第一導電柱的寬度的兩倍，且第二導電部的第二高度大於第一導電柱的寬度。
在本發明的一實施例中，上述的第一柱部的側表面的局部暴露於封裝膠體外。
在本發明的一實施例中，上述的半導體封裝結構更包括第二絕緣層、第二接墊以及第二導電柱。第二絕緣層配置於第一絕緣層上。第二絕緣層與半導體基板分別位於第一絕緣層的相對兩側，且第二絕緣層暴露出第一接墊。第二接墊配置於第二絕緣層上。第一絕緣層與第二接墊分別位於第二絕緣層的相對兩側，且第二接墊位於第一接墊的一側。第二導電柱配置於第二接墊上，且位於第二絕緣層與線路基板之間。第二導電柱包括相連接的第三導電部與第四導電部。第三導電部連接第二接墊，且第四導電部包括第二柱部及焊墊部。第三導電部與焊墊部分別位於第二柱部的相對兩側，其中焊墊部暴露於封裝膠體外，且焊墊部連接第二柱部與線路基板。
在本發明的一實施例中，上述的第二柱部的側表面的局部暴露於封裝膠體外。
在本發明的一實施例中，上述的第一導電柱的高度大於第二導電柱的高度。
在本發明的一實施例中，上述的線路基板包括基材與配置於基材上的線路接墊，且焊墊部接合於線路接墊。
在本發明的一實施例中，上述的第三導電部的材質包括銅，第四導電部的材質至少包括錫，且線路接墊至少包括鎳金層。
在本發明的一實施例中，上述的第二導電柱在基材上的正投影面積小於線路接墊在基材上的正投影面積。
基於上述，本發明的半導體封裝結構利用封裝膠體包覆第一導電柱，因此，在覆晶接合的過程中，封裝膠體可用以支撐與保護第一導電柱，避免第一導電柱受壓而斷裂。另一方面，在對第一導電柱的第二導電部進行回焊時，部分第二導電部會因內聚力形成焊球部，並與線路基板連接。由於受熱熔融的第二導電部不會塌陷而溢流，因此能避免造成相鄰的線路或接點搭接短路。因此，本發明的半導體封裝結構不僅具有良好的可靠度，也能符合高密度、窄間距的半導體封裝需求。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是本發明一實施例的半導體封裝結構的截面示意圖。圖1B是圖1A的半導體組件回焊前的截面示意圖。請參照圖1A與圖1B，在本實施例中，半導體封裝結構100包括半導體基板110、第一絕緣層120、第一接墊130、第一導電柱140、封裝膠體150以及線路基板160，其中半導體基板110與線路基板160相對設置，且第一絕緣層120、第一接墊130、第一導電柱140以及封裝膠體150分別位於半導體基板110與線路基板160之間。
半導體基板110具有朝向線路基板160之主動面111，其上設有圖案化線路(未繪示)，且第一接墊130電性連接圖案化線路(未繪示)。第一絕緣層120配置於半導體基板110的主動面111上，且具有開口121，用以容納第一接墊130。也就是說，第一接墊130設置於第一絕緣層120中，並經由開口121暴露出其朝向線路基板160的表面。第一導電柱140配置於第一接墊130上，並與第一接墊130電性連接，其中半導體基板110與第一導電柱140分別位於第一接墊130的相對兩側。其中，第一接墊130可為鋁墊或其他導電金屬墊，又或者是導電合金墊。
在本實施例中，半導體封裝結構100更包括第二絕緣層170、第二接墊180以及第二導電柱190，且第二絕緣層170、第二接墊180以及第二導電柱190分別位於半導體基板110與線路基板160之間。第二絕緣層170配置於第一絕緣層120上，且第二絕緣層170與半導體基板110分別位於第一絕緣層120的相對兩側。第二絕緣層170具有對位於開口121的開孔171，以使第二絕緣層170暴露出第一接墊130。其中，第一導電部141用以連接第一接墊130的一端穿過開孔171。
另一方面，第二接墊180配置於第二絕緣層170上，其中第一絕緣層120與第二接墊180分別位於第二絕緣層170的相對兩側，且第二接墊180位於第一接墊130的一側。舉例來說，第二接墊180可以是虛接墊(Dummy pad)，但不限於此。第二導電柱190配置於第二接墊180上，且第二導電柱190位於第二絕緣層170與線路基板160之間。
圖1B繪示出半導體組件101回焊前的態樣，其中半導體組件101包括半導體基板110、第一絕緣層120、第一接墊130、第一導電柱140、封裝膠體150、第二絕緣層170、第二接墊180以及第二導電柱190，其中封裝膠體150配置於半導體基板110的主動面111上，且包覆第一絕緣層120、第一接墊130、第一導電柱140、第二絕緣層170、第二接墊180以及第二導電柱190。
進一步而言，第一導電柱140包括第一導電部141與第二導電部142，其中第一導電部141的一端連接第一接墊130，且第一導電部141的另一端連接第二導電部142。也就是說，第一接墊130與第二導電部142分別位於第一導電部141的相對兩側。另一方面，第二導電柱190與第一導電柱140並列設置，且第二導電柱190包括第三導電部191與第四導電部192。第三導電部191的一端連接第二接墊180，且第三導電部191的另一端連接第四導電部192。也就是說，第二接墊180與第四導電部192分別位於第三導電部191的相對兩側。
第一導電部141可以是電鍍形成於第一接墊130上的銅柱，且其側表面完全被封裝膠體150包覆。第二導電部142可以是電鍍形成於第一導電部141上的導電柱體，其材質至少包含錫，例如是錫銀合金，但不限於此。另一方面，第二導電部142的側表面完全被封裝膠體150包覆，但第二導電部142中未與第一導電部141連接的端面1420暴露於封裝膠體150外。第三導電部191可以是電鍍形成於第二接墊180上的銅柱，且其側表面完全被封裝膠體150包覆。第四導電部192可以是電鍍形成於第三導電部191上的導電柱體，其材質至少包含錫，例如是錫銀合金，但不限於此。另一方面，第四導電部192的側表面完全被封裝膠體150包覆，但第四導電部192中未與第三導電部191連接的端面1920暴露於封裝膠體150外。
就製程上而言，製作第一導電柱、第二導電柱以及封裝膠體的先後順序例如是：先形成第一導電柱140與第二導電柱190於半導體基板110上，接著，形成封裝膠體150於半導體基板110上，並使封裝膠體150完全包覆第一導電柱140與第二導電柱190。之後，移除部分封裝膠體150，以使第二導電部142的端面1420以及第四導電部192的端面1920暴露於外，並使第二導電部142的端面1420、第四導電部192的端面1920以及封裝膠體150中相對於半導體基板110的表面151互為齊平。在其他實施例中，若模具的模穴大小控制得宜，可使成型後的封裝膠體暴露出於第二導電部的端面與第四導電部的端面，並使第二導電部的端面、第四導電部的端面以及封裝膠體中相對於半導體基板的一表面互為齊平，無須進行移除封裝膠體的步驟。
在其他實施例中，製作第一導電柱、第二導電柱以及封裝膠體的先後順序可作調整，例如是：先形成封裝膠體於半導體基板上，接著，移除部分封裝膠體以形成暴露出第一接墊與第二接墊的兩盲孔，最後，在對應於第一接墊的盲孔內電鍍形成第一導電柱，並在對應於第二接墊的盲孔內電鍍形成第二導電柱。
請參考圖1A與圖1B，在本實施例中，線路基板160包括基材161、第一線路接墊162、第二線路接墊163以及防焊層164，其中第一線路接墊162、第二線路接墊163以及防焊層164分別設置於基材161朝向半導體基板110的一表面，且防焊層164暴露出第一線路接墊162與第二線路接墊163。
就製程上而言，先使回焊前的半導體組件101中的第一導電柱140對準於第一線路接墊162，並使第二導電柱190對準於第二線路接墊163。接著，使第二導電部142的端面1420壓合於第一線路接墊162，並使第四導電部192的端面1920壓合於第一線路接墊162。在此壓合的過程中，封裝膠體150可用以支撐與保護第一導電柱140與第二導電柱190，避免第一導電柱140與第二導電柱190受壓而斷裂。之後，對第二導電部142與第四導電部192進行回焊。
在本實施例中，第一線路接墊162可以是銅接墊，經回焊的第二導電部142的部分會流出封裝膠體150外，並因內聚力而收縮形成與第一線路接墊162相接合的焊球部1422。至於第二導電部142仍留置於封裝膠體150內的另一部分則形成第一柱部1421，且第一導電部141與焊球部1422分別位於第一柱部1421的相對兩側。由於受熱熔融的第二導電部142不會塌陷而溢流，因此能避免造成相鄰的線路或接點搭接短路。因此，本發明的半導體封裝結構100不僅具有良好的可靠度，也能符合高密度、窄間距的半導體封裝需求。特別說明的是，因第二導電部142被封裝膠體150包覆，封裝膠體150可用以牽制受熱熔融的第二導電部142，避免產生過度溢流的情形。
另一方面，第二線路接墊163可至少包括鎳金層，且例如是設置於銅接墊上。進一步而言，銅接墊連接基材161，且金層與銅接墊分別位於鎳層的相對兩側。經回焊的第四導電部192的部分會流出封裝膠體150外，並因與親和性高的金層相接合而平攤形成焊墊部1922。至於第四導電部192仍留置於封裝膠體150內的另一部分則形成第二柱部1921，且第三導電部191與焊墊部1922分別位於第二柱部1921的相對兩側。特別說明的是，因第四導電部192被封裝膠體150包覆，封裝膠體150可用以牽制受熱熔融的第四導電部192，避免產生過度溢流的情形。
在本實施例中，第一導電柱140在基材161上的正投影面積大於第一線路接墊162在基材161上的正投影面積，且第二導電柱190在基材161上的正投影面積小於第二線路接墊163在基材161上的正投影面積。首先，因受熱熔融且流出封裝膠體150外的部分第二導電部142會因內聚力而收縮形成球部1422，故不會產生溢流的情形，使第一線路接墊162得以維持窄線寬。再者，雖受熱熔融且流出封裝膠體150外的部分第四導電部192會因與金層的親和性而平攤形成焊墊部1922，但第二線路接墊163具有足夠大的面積用以承載焊墊部1922，故不會產生過度溢流的情形。
另一方面，因封裝膠體150的支撐與保護，第一導電柱140與第二導電柱190的高度得以被增加，也不會因受壓而斷裂。進一步而言，第一導電部141具有第一高度H1，且第二導電部142具有第二高度H2。第一導電部141的第一高度H1大於等於第一導電柱140的寬度W的兩倍，且第二導電部142的第二高度H2大於第一導電柱140的寬度W。以也就是說，第一導電柱140的總高(即第一高度H1與第二高度H2的總和)至少大於第一導電柱140的寬度W的三倍，即第一導電柱140為瘦長型的導電結構。再者，因第二導電柱190配置於第二絕緣層170上，故第一導電柱140的總高(即第一高度H1與第二高度H2的總和)大於第二導電柱190的高度H3。
在本實施例中，第一接墊130與第一線路接墊162作為功能接墊，半導體基板110可透過第一接墊130、第一導電柱140以及第一線路接墊162電性連接至線路基板160，並進行電性或訊號的傳輸。另一方面，第二接墊180作為虛擬接墊，例如是未與半導體基板110電性連接，而接合於第二接墊180與第二線路接墊163之間的第二導電柱180可起支撐的效用，用以分散第一導電柱140受壓時的力量。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2A是本發明另一實施例的半導體封裝結構的截面示意圖。圖2B是圖2A的半導體組件回焊前的截面示意圖。請參照圖2A與圖2B，本實施例的半導體封裝結構100a(或半導體組件101a)與前一實施例的半導體封裝結構100(或半導體組件101)之間的主要差異在於：第一柱部1421a的側表面的局部暴露於封裝膠體外，且第二柱部1921a的側表面的局部暴露於封裝膠體150外。進一步而言，第二導電部142a的端面1420與第四導電部192a的端面1920分別與封裝膠體150中相對於半導體基板110的表面151之間具有落差。
綜上所述，本發明的半導體封裝結構利用封裝膠體包覆第一導電柱及第二導電柱，因此，在覆晶接合的過程中，封裝膠體可用以支撐與保護第一導電柱與第二導電柱，避免第一導電柱與第二導電柱受壓而斷裂，尤其是在第一導電柱與第二導電柱為細長型柱體時，更可藉由封裝膠體的支撐與保護來避免第一導電柱與第二導電柱受壓而斷裂。另一方面，在對第一導電柱的第二導電部進行回焊時，部分第二導電部會因內聚力形成焊球部，並與線路基板連接。由於受熱熔融的第二導電部不會塌陷而溢流，因此能避免造成相鄰的線路或接點搭接短路。另一方面，在對第二導電柱的第四導電部進行回焊時，部分第四導電部會因與金層的親和性而平攤形成焊墊部，並與線路基板連接。由於第二線路接墊具有足夠大的面積用以承載焊墊部，因此不會產生過度溢流的情形。因此，本發明的半導體封裝結構不僅具有良好的可靠度，也能符合高密度、窄間距的半導體封裝需求。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a：半導體封裝結構 101、101a：半導體組件 110：半導體基板 111：主動面 120：第一絕緣層 121：開口 130：第一接墊 140：第一導電柱 141：第一導電部 142、142a：第二導電部 1420：端面 1421、1421a：第一導電部 1422、1422a：焊球部 150：封裝膠體 151：表面 160：線路基板 161：基材 162：第一線路接墊 163：第二線路接墊 164：防焊層 170：第二絕緣層 171：開孔 180：第二接墊 190：第二導電柱 191：第三導電部 192、192a：第四導電部 1920：端面 1921、1921a：第二柱部 1922：焊墊部 170：第二絕緣層 H1、H2、H3：高度 W：寬度
圖1A是本發明一實施例的半導體封裝結構的截面圖。 圖1B是圖1A的半導體組件回焊前的截面示意圖。 圖2A是本發明另一實施例的半導體封裝結構的截面示意圖。 圖2B是圖2A的半導體組件回焊前的截面示意圖。
Claims (10)
- 一種半導體封裝結構，包括：一半導體基板；一第一絕緣層，配置於該半導體基板上；一第一接墊，設置於該第一絕緣層中，且暴露於該第一絕緣層外；一第一導電柱，配置於該第一接墊上，其中該第一導電柱包括相連接的一第一導電部與一第二導電部，且該第一導電部連接該第一接墊，該第二導電部包括一第一柱部及一焊球部，且該第一導電部與該焊球部分別位於該第一柱部的相對兩側；一封裝膠體，配置於該半導體基板上，並包覆該第一絕緣層、該第一接墊以及該第一導電柱，該焊球部暴露於該封裝膠體外；一線路基板，與該半導體基板分別位於該第一導電柱的相對兩側，其中該焊球部連接該第一柱部與該線路基板，其中該第一導電部具有一第一高度，且該第二導電部具有一第二高度，該第一導電部的該第一高度大於等於該第一導電柱的寬度的兩倍，且該第二導電部的該第二高度大於該第一導電柱的寬度；一第二絕緣層，配置於該第一絕緣層上，其中該第二絕緣層與該半導體基板分別位於該第一絕緣層的相對兩側，且該第二絕緣層暴露出該第一接墊；一第二接墊，配置於該第二絕緣層上，其中該第一絕緣層與該第二接墊分別位於該第二絕緣層的相對兩側，且該第二接墊位於該第一接墊的一側；以及一第二導電柱，配置於該第二接墊上，且位於該第二絕緣層與該線路基板之間，其中該第二導電柱包括相連接的一第三導電部與一第四導電部，該第三導電部連接該第二接墊，且該第四導電部包括一第二柱部及一焊墊部，該第三導電部與該焊墊部分別位於該第二柱部的相對兩側，其中該焊墊部暴露於該封裝膠體外，且該焊墊部連接該第二柱部與該線路基板。
- 如申請專利範圍第1項所述的半導體封裝結構，其中該線路基板包括一基材與配置於該基材上的一線路接墊，且該焊球部接合於該線路接墊。
- 如申請專利範圍第2項所述的半導體封裝結構，其中該第一導電部的材質與該線路接墊的材質分別包括銅，且該第二導電部的材質至少包括錫。
- 如申請專利範圍第2項所述的半導體封裝結構，其中該第一導電柱在該基材上的正投影面積大於該線路接墊在該基材上的正投影面積。
- 如申請專利範圍第1項所述的半導體封裝結構，其中該第一柱部的一側表面的局部暴露於該封裝膠體外。
- 如申請專利範圍第1項所述的半導體封裝結構，其中該第二柱部的一側表面的局部暴露於該封裝膠體外。
- 如專利範圍第1項所述的半導體封裝結構，其中該第一導電柱的高度大於該第二導電柱的高度。
- 如申請專利範圍第1項所述的半導體封裝結構，其中該線路基板包括一基材與配置於該基材上的一線路接墊，且該焊墊部接合於該線路接墊。
- 如申請專利範圍第8項所述的半導體封裝結構，其中該第三導電部的材質包括銅，該第四導電部的材質至少包括錫，且該線路接墊至少包括一鎳金層。
- 如申請專利範圍第8項所述的半導體封裝結構，其中該第二導電柱在該基材上的正投影面積小於該線路接墊在該基材上的正投影面積。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107110368A TWI678742B (zh) | 2018-03-26 | 2018-03-26 | 半導體封裝結構 |
| CN201810761244.XA CN110364494A (zh) | 2018-03-26 | 2018-07-12 | 半导体封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107110368A TWI678742B (zh) | 2018-03-26 | 2018-03-26 | 半導體封裝結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201941317A TW201941317A (zh) | 2019-10-16 |
| TWI678742B true TWI678742B (zh) | 2019-12-01 |
Family
ID=68213064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107110368A TWI678742B (zh) | 2018-03-26 | 2018-03-26 | 半導體封裝結構 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110364494A (zh) |
| TW (1) | TWI678742B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11610833B2 (en) * | 2020-10-22 | 2023-03-21 | Nanya Technology Corporation | Conductive feature with non-uniform critical dimension and method of manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201244035A (en) * | 2011-04-25 | 2012-11-01 | Samsung Electro Mech | Package substrate and fabricating method thereof |
| TW201306209A (zh) * | 2011-07-29 | 2013-02-01 | Taiwan Semiconductor Mfg | 半導體裝置及其封裝方法以及用於半導體裝置的封裝 |
| TW201306210A (zh) * | 2011-06-23 | 2013-02-01 | Stats Chippac Ltd | 形成在半導體晶粒的接觸墊上的晶種層上方的互連結構而在互連結構下方無底切的晶種層之方法和半導體裝置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4065264B2 (ja) * | 2004-01-29 | 2008-03-19 | 日本特殊陶業株式会社 | 中継基板付き基板及びその製造方法 |
| US7829380B2 (en) * | 2006-10-31 | 2010-11-09 | Qimonda Ag | Solder pillar bumping and a method of making the same |
| US7892962B2 (en) * | 2007-09-05 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nail-shaped pillar for wafer-level chip-scale packaging |
| KR20130110959A (ko) * | 2012-03-30 | 2013-10-10 | 삼성전자주식회사 | 반도체 패키지 |
| JP2016012650A (ja) * | 2014-06-27 | 2016-01-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2018
- 2018-03-26 TW TW107110368A patent/TWI678742B/zh active
- 2018-07-12 CN CN201810761244.XA patent/CN110364494A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201244035A (en) * | 2011-04-25 | 2012-11-01 | Samsung Electro Mech | Package substrate and fabricating method thereof |
| TW201306210A (zh) * | 2011-06-23 | 2013-02-01 | Stats Chippac Ltd | 形成在半導體晶粒的接觸墊上的晶種層上方的互連結構而在互連結構下方無底切的晶種層之方法和半導體裝置 |
| TW201306209A (zh) * | 2011-07-29 | 2013-02-01 | Taiwan Semiconductor Mfg | 半導體裝置及其封裝方法以及用於半導體裝置的封裝 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201941317A (zh) | 2019-10-16 |
| CN110364494A (zh) | 2019-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI496259B (zh) | 封裝裝置及其製造方法 | |
| JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| TWI497669B (zh) | 形成於半導體基板上之導電凸塊及其製法 | |
| TWI419300B (zh) | 內建電子零件之基板及其製造方法 | |
| TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
| TWI639201B (zh) | 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法 | |
| JP2012204391A (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
| KR20090126762A (ko) | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 | |
| JP4051570B2 (ja) | 半導体装置の製造方法 | |
| TWI678742B (zh) | 半導體封裝結構 | |
| KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| EP3301712B1 (en) | Semiconductor package assembley | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| USRE44500E1 (en) | Semiconductor device and method of forming composite bump-on-lead interconnection | |
| TWI483360B (zh) | 封裝基板及其製法 | |
| TWI440145B (zh) | 金屬柱焊接晶片連接之封裝構造及其電路基板 | |
| KR20110013902A (ko) | 패키지 및 그 제조방법 | |
| JP2016127066A (ja) | バンプ付きプリント配線板およびその製造方法 | |
| TWI776678B (zh) | 半導體封裝件及其製造方法 | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| TWI424545B (zh) | 封裝基板之製法 | |
| JP3875407B2 (ja) | 半導体パッケージ | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| WO2023095447A1 (ja) | 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法 | |
| JP2000133680A (ja) | 面実装用接合部材 |