JP5585354B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP5585354B2 JP5585354B2 JP2010219221A JP2010219221A JP5585354B2 JP 5585354 B2 JP5585354 B2 JP 5585354B2 JP 2010219221 A JP2010219221 A JP 2010219221A JP 2010219221 A JP2010219221 A JP 2010219221A JP 5585354 B2 JP5585354 B2 JP 5585354B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- opening
- ball
- solder
- ball guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
このような背景の下において、はんだボールを基板に形成された電極に搭載する方法として、特許文献1などに記載の技術が知られている。
次に、従来のはんだボール搭載による半導体パッケージの製造方法について、図4(a)〜(d)を参照して説明する。
そして、図4(a)に示すように、接続端子のバンプやチップコンデンサーを搭載する場所以外はソルダーレジスト203で被覆し、接続端子となるパッド202に、無電解ニッケルめっき206を施し、この無電解ニッケルめっき206上に金フラッシュめっき207を施した状態とする。
メタルマスク210は、パッド202と対向する位置に開口が形成されている(図4(b)参照)。フラックス209の充填(塗布)が終わると、メタルマスク210は取り外される。
ボール振込みマスク213は、パッド202と対向する位置に開口が形成されている(図4(c)参照)。はんだボール211の搭載が終わると、ボール振込みマスク213は取り外される。
その後、フラックス残渣を洗浄することにより、図4(d)に示すような半導体パッケージ基板200が完成する。
このミッシングボールは、確率の問題でもあり、従来からある程度発生している。ミッシングボールが発生すると、検査を実施し、発生箇所にはんだボールをリペア処理することが行われている。
また、パッドの狭小化により基板やバンプ表面にフラックス残渣や残留フラックスによる腐食や接続信頼性低下が従来のピッチより顕著に現れやすい問題点があった。
本発明は、基板上に、接続端子となるパッドと、前記パッドの周縁部を覆うようにソルダーレジストとを形成する第1の工程と、前記ソルダーレジスト上に、前記パッドから離れるに連れて開口面積が大きくなり、かつ、前記パッドと対向する開口を有するボール案内部を形成する第2の工程と、前記パッドにフラックスを塗布する第3の工程と、前記ボール案内部に接するように、前記パッドと対向する位置にボール振込み開口が形成されたマスクを載置する第4の工程と、前記マスクを介してはんだボールを前記パッドに搭載する第5の工程と、前記搭載されたはんだボールを前記パッドに接合させ、はんだバンプを形成する第6の工程と、前記基板をフラックス洗浄処理する第7の工程と、前記ソルダーレジスト上に形成された前記ボール案内部を除去する第8の工程とを備える。
また、前記第2の工程において、前記パッド周縁部のソルダーレジスト上に形成される前記ボール案内部の開口は、前記パッドの周縁部を取り囲むように形成される。
さらに、前記基板上のパッドは平面視が円形であり、かつ、前記パッドの直径が30μm以上120μm以下である。
さらに、前記ボール案内部の開口の傾斜面と前記パッド面とにより形成される角度が、前記ソルダーレジストが前記パッドと接する面のテーパー角度以下である。
第1に、パッドから離れるに連れて開口面積が大きくなる開口を有するボール案内部を形成するようにした。このため、基板のパッドと対向する位置にボール振込み開口が形成されたマスクのボール振込み開口の面積を大きくすることができ、小面積のパッドに対しても確実にはんだボールを搭載することができる。
第3に、ソルダーレジスト上に形成されるボール案内部の開口は、パッド周縁部を取り囲むように形成するようにした。さらに、フラックスをパッドに塗布し、はんだバンプを形成し、基板のフラックス洗浄処理後に、ボール案内部を除去するようにした。このため、フラックス洗浄工程でパッド周縁部やソルダーレジストに付着したフラックス及び残渣が、工程の終了した半導体パッケージに付着することがない。
そこで、上記のように、パッド周縁部のソルダーレジスト上に、パッド周縁部を取り囲むような開口を有するボール案内部を設け、フラックス洗浄処理後、フラックスが付着しているボール案内部ごと取り除くようにしたので、フラックス残渣の発生及び付着を減少させることができる。
図1および図2は、本発明による半導体パッケージの製造方法の第1の実施形態の工程を示す説明図である。また、図1の(a)〜(d)および図2の(e)〜(g)は、全て断面図を示す。さらに、図1および図2では、説明を簡略するために片面基板とし、パッドは2つのみとしている。
まず、基板である絶縁樹脂101上(図1(a)参照)に無電解銅めっきを給電層とし、その上にフォトドライフィルムレジストをラミネートし、配線やパッド102等のパターニングをし、パターンめっきを電解銅めっきで形成する。次に、フォトドライフィルムレジストをアルカリ系剥離液やアミン系剥離液で剥離し、給電層を硫酸過水系エッチング液等で剥離する。
スト103を過マンガン酸等の粗化処理し、表面処理である無電解ニッケルめっき106と金フラッシュめっき107を施すと、図1(a)に示す状態となる。
表面処理はニッケル金めっきに限らず、スズめっきやプリフラックス等でも同じ効果を奏することが出来る。
ここで、基板である絶縁樹脂101上に形成されるパッド102は、その形状や大きさなどは問わないが、例えば平面視で円形としても良い。円形の場合には、その直径は例えば30μm以上120μm以下とする。
次に、グレートーンマスクやハーフトーンマスク等の多階調マスク105と、ステッパ露光機を用いて露光することにより、波長の透過率をかえ、耐熱性フォトドライフィルムレジスト104に照射する(図1(c)参照)。続いて、アルカリ系現像液等で現像し、パターニングを行い、接続端子部であるパッド102を開口させる。
さらに、その開口121の傾斜面121aとパッド102面(パッド102の表面)とにより形成される角度は、ソルダーレジスト103のパッド102と接する傾斜面103aのテーパー角度以下としている(図1(c)参照)。
フラックス109は、印刷や転写などの方法で塗布することができる。メタルマスク110の開口110aは、パッド102と対向する位置に形成されている。フラックス109の塗布が終わると、メタルマスク110は取り外される。
次に、図2(e)に示すように、表面処理されたパッド102と対向する位置にボール振込み開口113aを有するボール振込みマスク113を、ボール案内部120上に搭載する。
ここで、はんだボール111の振込み方式は、低弱バネ力や繊維束、高速流攪拌、自然落下方式等がある。はんだボールの振込みに関してはどの方式でも良い。
上記のはんだボール111のパッド102への搭載が終わると、ボール案内部120上
のボール振込みマスク113は取り外される。
次に、図2(f)に示すように、リフローにより加熱することにより、フラックス109が接続端子部のパッド102とはんだボール111の酸化膜を除去し、はんだボール111と接続端子であるパッド102を接合させ、パッド102に接合されたはんだバンプ112を得ることができる。
図3は、本発明による半導体パッケージの製造方法の第2の実施形態の工程の一部を示す説明図である。図3(a)(b)は、全て断面図を示す。さらに、図3では、説明を簡略するために片面基板とし、パッドは2つのみとしている。
この第2の実施形態は、第1の実施形態の図1および図2に示す工程を基本とし、図1(c)に相当する工程を、図3(a)(b)で示す工程に置き換えたものである。したがって、図3(a)(b)では、図1(c)と同一要素には同一符号を付して、その説明は省略する。
すなわち、図3(a)(b)に示すように、まずソルダーレジスト102上に開口301aを有する耐熱性フォトレジスト301をフォトリソ法により形成し、次にその上層に開口302aを有する耐熱性フォトレジスト302を同様に形成し、さらにその上層に開口303aを有する耐熱性フォトレジスト303を同様に形成するようにした。
ここで、開口301a、開口302a、および開口303aの開口面積は、開口301aが一番小さく、開口303aが一番大きく設定されている。
そして、このボール案内部300は、開口面積の異なる開口301a、302a、303aからなる開口を有し、この開口はボール案内部120の開口121と同様の機能を有する。
なお、上記の例では、耐熱性フォトレジストを3段に積み重ねた構成としたが、耐熱性フォトレジストを2段や4段以上に積み重ねた構成としても、同様の作用及び効果を奏する。
101、201・・・絶縁樹脂
102、202・・・パッド
103、203・・・ソルダーレジスト
104、301〜303・・・耐熱性フォトドライフィルムレジスト
105・・・多階調マスク
106、206・・・無電解ニッケルめっき
107、207・・・金フラッシュめっき
108、208・・・スキージ
109、209・・・フラックス
110、210・・・メタルマスク
111、211・・・はんだボール
112、212・・・はんだバンプ
113、213・・・ボール振込みマスク
120、300・・・ボール案内部
121・・・開口
121a・・・傾斜面
301a、302a、303a・・・開口
Claims (5)
- 基板上に、接続端子となるパッドと、前記パッドの周縁部を覆うようにソルダーレジストとを形成する第1の工程と、
前記ソルダーレジスト上に、前記パッドから離れるに連れて開口面積が大きくなり、かつ、前記パッドと対向する開口を有するボール案内部を形成する第2の工程と、
前記パッドにフラックスを塗布する第3の工程と、
前記ボール案内部に接するように、前記パッドと対向する位置にボール振込み開口が形成されたマスクを載置する第4の工程と、
前記マスクを介してはんだボールを前記パッドに搭載する第5の工程と、
前記搭載されたはんだボールを前記パッドに接合させ、はんだバンプを形成する第6の工程と、
前記基板をフラックス洗浄処理する第7の工程と、
前記ソルダーレジスト上に形成された前記ボール案内部を除去する第8の工程と、
を備えることを特徴とする半導体パッケージの製造方法。 - 前記第2の工程において、
前記パッド周縁部のソルダーレジスト上に形成される前記ボール案内部の開口は、前記パッドの周縁部を取り囲むように形成されることを特徴とする請求項1記載の半導体パッケージの製造方法。 - 前記基板上のパッドは平面視が円形であり、かつ、前記パッドの直径が30μm以上120μm以下であることを特徴とする請求項1または請求項2記載の半導体パッケージの製造方法。
- 前記ボール案内部の開口は、前記パッドから離れるに連れて連続的に開口面積が大きくなる傾斜面を有することを特徴とする請求項1乃至請求項3のうちのいずれか1項に記載の半導体パッケージの製造方法。
- 前記ボール案内部の開口の傾斜面と前記パッド面とにより形成される角度が、前記ソルダーレジストが前記パッドと接する面のテーパー角度以下であることを特徴とする請求項4記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010219221A JP5585354B2 (ja) | 2010-09-29 | 2010-09-29 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010219221A JP5585354B2 (ja) | 2010-09-29 | 2010-09-29 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012074595A JP2012074595A (ja) | 2012-04-12 |
JP5585354B2 true JP5585354B2 (ja) | 2014-09-10 |
Family
ID=46170454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010219221A Expired - Fee Related JP5585354B2 (ja) | 2010-09-29 | 2010-09-29 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5585354B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5971000B2 (ja) * | 2012-07-20 | 2016-08-17 | 富士通株式会社 | 配線基板、配線基板の製造方法、電子機器及び電子機器の製造方法 |
JP2014216423A (ja) * | 2013-04-24 | 2014-11-17 | 日本特殊陶業株式会社 | 配線基板、配線基板の製造方法 |
JP2016154197A (ja) * | 2015-02-20 | 2016-08-25 | アスリートFa株式会社 | 電子部品実装部材および電子部品実装用部材の製造方法 |
JP2017117857A (ja) * | 2015-12-22 | 2017-06-29 | 京セラ株式会社 | 半田バンプの形成方法 |
JP6604847B2 (ja) * | 2015-12-29 | 2019-11-13 | 株式会社タムラ製作所 | はんだバンプの形成方法 |
JP6274341B2 (ja) * | 2016-04-15 | 2018-02-07 | 三菱マテリアル株式会社 | はんだバンプ形成方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273439A (ja) * | 1994-03-31 | 1995-10-20 | Du Pont Kk | 半田バンプ形成方法 |
JP4855667B2 (ja) * | 2004-10-15 | 2012-01-18 | ハリマ化成株式会社 | 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法 |
US20060094225A1 (en) * | 2004-10-28 | 2006-05-04 | Cheng-Yuan Lin | Methods for forming solder bumps on circuit boards |
JP2006245190A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半田バンプの形成方法 |
JP4715497B2 (ja) * | 2005-12-15 | 2011-07-06 | 日本電気株式会社 | ボールの搭載装置 |
JP2009135241A (ja) * | 2007-11-30 | 2009-06-18 | Panasonic Corp | 回路基板、その製造方法、およびそれを用いた半導体装置 |
EP2157841A4 (en) * | 2008-05-30 | 2011-11-02 | Ibiden Co Ltd | MOUNTING DEVICE FOR A SOLDERING BALL |
-
2010
- 2010-09-29 JP JP2010219221A patent/JP5585354B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012074595A (ja) | 2012-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5011329B2 (ja) | メタルポストを備えた基板及びその製造方法 | |
JP5585354B2 (ja) | 半導体パッケージの製造方法 | |
JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
US8610268B2 (en) | Semiconductor element, semiconductor element mounted board, and method of manufacturing semiconductor element | |
US8671564B2 (en) | Substrate for flip chip bonding and method of fabricating the same | |
JP5837339B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20080185711A1 (en) | Semiconductor package substrate | |
JP2010238702A (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
JP2010245280A (ja) | 配線基板の製造方法及び配線基板 | |
US20060252248A1 (en) | Method for fabricating electrically connecting structure of circuit board | |
US7627946B2 (en) | Method for fabricating a metal protection layer on electrically connecting pad of circuit board | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
JP2013165087A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP2007220959A (ja) | 半導体装置及びその製造方法 | |
JP2011187792A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2010135347A (ja) | 配線基板およびその製造方法 | |
TWI669034B (zh) | 印刷電路板結構及其形成方法 | |
CN102548243B (zh) | 制作电路板凸点的方法、系统及电路板 | |
CN101783302A (zh) | 封装用基板形成预焊料的方法 | |
US20120126397A1 (en) | Semiconductor substrate and method thereof | |
KR101341634B1 (ko) | 비지에이 패키지에 사용되는 회로 기판 | |
KR20110029467A (ko) | 솔더 범프 형성 방법 | |
TW201133667A (en) | Semiconductor chip with stair arrangement bump structures | |
JP4703065B2 (ja) | 光導波路回路の製造方法 | |
JP2012195340A (ja) | 半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5585354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |