JP3400125B2 - 部品実装方法 - Google Patents

部品実装方法

Info

Publication number
JP3400125B2
JP3400125B2 JP18771094A JP18771094A JP3400125B2 JP 3400125 B2 JP3400125 B2 JP 3400125B2 JP 18771094 A JP18771094 A JP 18771094A JP 18771094 A JP18771094 A JP 18771094A JP 3400125 B2 JP3400125 B2 JP 3400125B2
Authority
JP
Japan
Prior art keywords
solder
height
connection
bump
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18771094A
Other languages
English (en)
Other versions
JPH0831875A (ja
Inventor
潔 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18771094A priority Critical patent/JP3400125B2/ja
Publication of JPH0831875A publication Critical patent/JPH0831875A/ja
Application granted granted Critical
Publication of JP3400125B2 publication Critical patent/JP3400125B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題(図14〜図16) 課題を解決するための手段(図11) 作用(図11) 実施例(図1〜図13) 発明の効果
【0002】
【産業上の利用分野】本発明は部品実装方法に関し、例
えば半導体集積回路のチツプ部品を基板上に接続する際
に適用し得る。
【0003】
【従来の技術】従来、半導体集積回路には、ウエハに複
数形成されてから別個のチツプに分離されただけのチツ
プ部品いわゆるベアチツプの状態で配線用回路基板上に
接続されるものがある。フリツプチツプ接続法では、配
線用回路基板との接続の前にベアチツプのそれぞれの電
極パツド上にはんだ等でなるほぼ球状のバンプが形成さ
れる。同様に、配線用回路基板側の電極パツドには、は
んだがコーテイングされたり、バンプが形成される。こ
の後、ベアチツプは電極パツドを配線用回路基板側の電
極パツド上に位置合わせして配線用回路基板と接続され
る。
【0004】
【発明が解決しようとする課題】ところがバンプの高さ
は、バンプを形成するときの幾つかの物理的な条件に応
じて不揃いになり易い。すなわち図14に示すように、
ベアチツプのシリコン基板1上の電極パツド2上にはバ
ンプを形成する前にバリアメタル層3及び4が予め形成
される。このバリアメタル層3の面積がバリアメタル層
4の面積に比して相対的に大きく形成される場合、デポ
ジツトされるバンプ用はんだ層の厚さが同一であつて
も、バリアメタル層3上のはんだ層の体積は大きくな
る。これによりバリアメタル層3及び4上のバンプの高
さは、リフローして丸くされると、互いに異なることに
なる。因みに電極パツド2は保護膜5で互いに隔てられ
ている。
【0005】また図15に示すように、2つのバリアメ
タル層3上のレジスト6の開口部7及び8のうち、一方
の開口部8がバリアメタル層3を十分露出させなかつた
場合、開口部7の面積は開口部8の面積に比して大きく
なる。この場合も図14で説明した場合と同様に、バン
プ用はんだ層の厚さが同一であつても、バリアメタル層
3上のバンプの高さは、リフローして丸くされると、互
いに異なることになる。
【0006】さらに図16に示すように、バリアメタル
3上のレジスト開口部にデポジツトされたはんだ層9の
厚さが異なる場合、バリアメタル層3上のバンプの高さ
は、リフローして丸くされると、互いに異なることにな
る。上述したバンプの高さのばらつきは、めつき及び蒸
着法にかかわらず生じる。
【0007】さらに、バンプの高さのばらつきを生じさ
せる原因はバンプ形成後にも存在する。例えば、バンプ
を形成した基板1をチツプトレーに入れて運搬する際、
トレーが振動してバンプがトレーのふた等に衝突する
と、この衝突による力がバンプに加わつて、バンプが変
形することがある。上述したような高さのばらつきが生
じると、フリツプチツプ実装する際の実装歩留りが低下
するという問題があつた。
【0008】本発明は以上の点を考慮してなされたもの
で、接続前の接続部材の高さの過不足による接続不良の
発生を防止して接続対象に対する電子部品の実装歩留り
を向上させ得る部品実装方法を提案しようとするもので
ある。
【0009】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、電子部品(11)の複数の電極
(2)にそれぞれ形成された導電性のはんだバンプ(1
5)に、当該はんだバンプ(15)の融点以上でも活性
力を保持する塗布剤(19)を塗布した後、各はんだバ
ンプ(15)をそれぞれ塗布剤(19)を介して接続対
象(20)に対応する複数の接続位置(22)に接触さ
せて加熱することにより、当該接続位置(22)にはん
だバンプ(15)を接続して電子部品(11)を接続対
象(20)に実装する部品実装方法において、電子部品
(11)の複数の電極(2)にそれぞれ付着したはんだ
層(9)を再溶融することによりはんだバンプ(15)
を形成し、当該はんだバンプ(15)に塗布剤(19)
を塗布する前に、接続対象に形成された高さの異なる複
数の接続位置(22)にそれぞれ対応するはんだバンプ
(15)を押し付けることにより、各はんだバンプ(1
5)の高さをそれぞれ対応する接続位置(22)の高さ
に合わせて変化させ、はんだバンプ(15)の高さを接
続位置(22)の高さに応じてそれぞれ異なる高さに調
節するようにした。
【0010】
【作用】接続対象(20)に形成された複数の接続位置
(22)の高さがそれぞれ異なる場合であつても、塗布
剤(19)を塗布する前に、接続対象(20)に形成さ
れた高さの異なる複数の接続位置(22)にそれぞれ対
応するはんだバンプ(15)を押し付けることにより、
各はんだバンプ(15)の高さをそれぞれ対応する接続
位置(22)の高さに合わせて変化させ、塗布剤(1
9)を塗布する前に予めはんだバンプ(15)の高さを
接続位置(22)の高さに応じてそれぞれ異なる高さに
調節しておくことにより、塗布剤(19)を塗布して加
熱する際はんだバンプ(15)と接続位置(22)とを
一段と高い確率で接触させることができ、かくして接続
前にはんだバンプ(15)の高さの過不足による接続不
良の発生を未然に防止して接続対象(20)に対する電
子部品(11)の実装歩留りを一段と向上させ得る。
【0011】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【0012】図1において、10は全体として複数の集
積回路のベアチツプ11を形成されたシリコンウエハを
示す。ベアチツプ11にはそれぞれ電極パツド上にはん
だでなるバンプが複数形成されている。図2に示すよう
に、シリコンウエハ10は、ダイサ等でダイシングさ
れ、複数のベアチツプ11はそれぞれ分離される。図3
に示すように、ベアチツプ11は裏側を真空ポンプによ
る負圧で吸着する吸着ヘツド12によつて保持される。
続いて、はんだ層9の表面には、ウエツトバツク用フラ
ツクス13が塗布あるいは転写される。
【0013】続いて、図4に示すように、吸着ヘツド1
2に内蔵されたヒータ14は、はんだ層9を融点以上に
加熱し、はんだ層9を再溶融させる。これによりはんだ
層9は、球形状にウエツトバツクしたバンプ15に形成
される。ウエツトバツクが終了するとヒータ14は切ら
れ、ベアチツプ11は冷却される。
【0014】因みに、ウエツトバツク用フラツクス13
は、バンプ15の融点以上でも活性力を保持したものが
使用される。またはんだ層9をウエツトバツクさせる際
の雰囲気は、空気、窒素ガス、水素ガスのいずれでも良
い。ベアチツプ11を冷却するときには、例えば窒素ブ
ロー等によつて強制的に冷却しても良い。洗浄液17
は、ウエツトバツク用フラツクス13に応じたものが使
用される。またベアチツプ11は、必要に応じて洗浄後
リンスされる。
【0015】次に、図5に示すように、冷却されたベア
チツプ11は、吸着ヘツド12に吸着されたまま、洗浄
槽16内の洗浄液17中に浸漬される。続いて、図6に
示すように、ベアチツプ11は、フラツクス容器18内
に満たしたフリツプチツプポンデイング用フラツクス1
9中に浸漬される。
【0016】このときベアチツプ11は、バンプ15が
フラツクス容器18内の平らな底面18Aに所定の力
(バンプ1つで1〜2〔gf〕( 9.8〜19.6〔mN〕)程度
の力)で押し付けられる。これによりベアチツプ11
は、それぞれのバンプ15の高さが同一に揃えられる。
この後、図7に示すように、ベアチツプ11が引き上げ
られると、それぞれのバンプ15には、フラツクス19
が必要量だけ塗布されたことになる。
【0017】因みに、フラツクス容器18の深さは、バ
ンプ15の高さが80〔μm〕程度のとき、50〜60〔μ
m〕程度である。またフラツクス19の深さはバンプ1
5の高さに応じて調節される。
【0018】次に、図8に示すように、配線用回路基板
20上に配されたランド21上には、例えば共晶はんだ
等の低融点はんだでなるはんだプリコート22が形成さ
れており、このはんだプリコート22上に位置合わせし
て、ベアチツプ11はマウントされる。このとき、吸着
ヘツド12はヒータ14で加熱される。これにより図9
に示すように、バンプ15の温度が上昇し、バンプ15
とはんだプリコート22とが溶融した接続部23が形成
される。
【0019】以上の構成において、ベアチツプ11に
は、高さが不揃いなバンプ15が形成されていると共
に、配線用回路基板20には、高さが揃つたはんだプリ
コート22が形成されているものとする。すなわち図1
0に示すように、ベアチツプ11の電極パツド2上には
大きめのバンプ15A及び小さめのバンプ15Bが複数
形成されている。この場合、ベアチツプ11はフラツク
ス容器18内で所定の力で底面18Aに押し付けられ、
まず大きめのバンプ15Aが底面18Aに当接する。
【0020】続いて、バンプ15Aは偏平に変形する。
これにより、図11に示すように、偏平に変形したバン
プ15Aの高さを、小さめのバンプ15Bの高さに揃え
ることができる。これによりバンプ15A及び15Bに
フラツクス19を十分に塗布することができると共に、
高さが揃つたバンプ15A及び15Bをはんだプリコー
ト22に位置合わせすると、バンプ15A及び15Bと
はんだプリコート22とを一段と高い確率で接触させる
ことができる。
【0021】続いて、ヒータ14で加熱すると接続部2
3が従来に比して一段と高い確率で形成されることによ
り、ベアチツプ11と配線用回路基板20との接続不良
が未然に防止される。従つて歩留りを一段と向上させる
ことができる。
【0022】以上の構成によれば、配線用回路基板20
に接続する前に、ベアチツプ11の電極2上に形成した
バンプ15をフラツクス容器18内の平坦な底面18A
に押圧して、バンプ15をこれに対応する位置及び所定
の高さで受け止めさせて、バンプ15の高さを配線用回
路基板20側のはんだプリコート22の高さに合わせて
調節することによつて、接続前のバンプ15の高さの過
不足による接続不良の発生を未然に防止して配線用回路
基板20に対するベアチツプ11の実装歩留りを一段と
向上させることができる。
【0023】なお上述の実施例においては、高さが異な
るバンプ15A及び15Bをフラツクス容器18の底面
18Aに押し付けて平坦化処理する場合について述べた
が、本発明はこれに限らず、それぞれのバンプ15の高
さが不揃いであると共に、それぞれのはんだプリコート
22の高さも不揃いである場合にも適用し得る。この場
合にも上述と同様の効果を得ることができる。
【0024】図12に示すように、配線用回路基板20
のランド21上に形成されたはんだプリコート22の高
さが不揃いである(はんだプリコート22Aに比しては
んだプリコート22Bが低い)場合、バンプの高さが揃
つていても、ベアチツプ11を実装するとき接続不良が
生じるおそれがある。またバンプの高さが不揃いである
場合、接続不良が発生する確率は一層増加する。
【0025】これを避けるため次の処理を実施する。図
13に示すように、ウエツトバツクさせて洗浄したベア
チツプ11を吸着ヘツド12で保持して、配線用回路基
板20の対応するはんだプリコート22に位置合わせす
る。続いて、吸着ヘツド12を下降させ、はんだプリコ
ート22にバンプ15を押し当てる。このとき一つのバ
ンプにつき 9.8〜19.6〔mN〕の荷重を加えると、バンプ
15のうち高いもの(すなわちバンプ15A)は変形
し、はんだプリコート22の高さにならう。これにより
はんだプリコート22とバンプ15との双方の高さの不
揃いが互いに相手に合わせて取り除かれたことになる。
【0026】バンプ15を変形させた後、ベアチツプ1
1はフラツクス容器18内のフラツクス19に浸漬され
て、バンプ15にフラツクス19が塗布される。続い
て、ベアチツプ11は、配線用回路基板20の対応する
はんだプリコート22上に再度位置合わせしてマウント
される。因みに、はんだプリコート22上にもフラツク
ス19を塗布しておいても良い。
【0027】また上述の実施例においては、バンプ15
をフラツクス容器18内のフラツクス19に浸漬してフ
ラツクス19を塗布し、吸着ヘツド12内のヒータ14
で加熱する場合について述べたが、本発明はこれに限ら
ず、バンプ15にフラツクス19を付着させる方法や、
バンプ15を溶融する方法は、例えばフラツクス19を
噴霧して付着させ、リフロー炉等により加熱する等、任
意の方法を使用して良い。
【0028】さらに上述の実施例においては、半導体集
積回路のベアチツプ11を配線用回路基板20に接続す
る場合について述べたが、本発明はこれに限らず、半導
体集積回路のベアチツプ以外の電子部品を配線用回路基
板に接続する場合にも適用できる。
【0029】さらに上述の実施例においては、配線用回
路基板20上に配されたランド21上に、はんだプリコ
ート22が形成される場合について述べたが、本発明は
これに限らず、ランド21上にはんだ等を付着しない場
合やはんだプリコート22に代えてバンプを形成する場
合にも適用できる。
【0030】さらに上述の実施例においては、フラツク
ス容器18内の底面18Aに押し付けて、バンプ15の
高さを調節する場合について述べたが、本発明はこれに
限らず、洗浄槽16内の底面や、接続前の工程で使用す
る任意の対象に押し付けて、バンプ15の高さを調節す
る場合にも適用できる。
【0031】
【発明の効果】上述のように本発明によれば、接続対象
に形成された複数の接続位置の高さがそれぞれ異なる場
合であつても、塗布剤を塗布する前に、接続対象に形成
された高さの異なる複数の接続位置にそれぞれ対応する
はんだバンプを押し付けることにより、各はんだバンプ
の高さをそれぞれ対応する接続位置の高さに合わせて変
化させ、塗布剤を塗布する前に予めはんだバンプの高さ
を接続位置の高さに応じてそれぞれ異なる高さに調節し
ておくことにより、塗布剤を塗布して加熱する際はんだ
バンプと接続位置とを一段と高い確率で接触させること
ができ、かくして接続前にはんだバンプの高さの過不足
による接続不良の発生を未然に防止して接続対象に対す
る電子部品の実装歩留りを一段と向上させ得る部品実装
方法を実現できる。
【図面の簡単な説明】
【図1】バンプ付きチツプが複数形成されたウエハを示
す略線図である。
【図2】ウエハがダイシングされて複数のベアチツプに
分離されたことを示す略線図である。
【図3】ベアチツプのバンプ用はんだ層が形成された側
にウエツトバツク用フラツクスが塗布された状態を示す
断面図である。
【図4】ヒータによつてウエツトバツクしたはんだ層が
球状のバンプに形成された状態を示す断面図である。
【図5】ベアチツプが洗浄槽に浸漬された状態を示す断
面図である。
【図6】ベアチツプがフラツクス容器に浸漬された状態
を示す断面図である。
【図7】バンプにフラツクスが塗布された状態を示す断
面図である。
【図8】ベアチツプが配線用回路基板上に位置合わせさ
れた状態を示す断面図である。
【図9】バンプ及びはんだプリコートが加熱により溶融
して、接続部が形成された状態を示す断面図である。
【図10】高さが不揃いな平坦化処理前のバンプを示す
断面図である。
【図11】本発明による部品実装方法の一実施例による
平坦化処理後のバンプの形状を示す断面図である。
【図12】他の実施例による平坦化処理の説明に供す
る、配線用回路基板の高さが不揃いなはんだプリコート
を示す断面図である。
【図13】他の実施例による平坦化処理後のバンプ及び
はんだプリコートを示す断面図である。
【図14】ベアチツプのシリコン基板側電極パツドに形
成されたバリアメタル層の面積が異なる場合の説明に供
する断面図である。
【図15】バンプ形成用レジスト開口部の面積が異なる
場合の説明に供する断面図である。
【図16】バリアメタル層上に形成されたはんだのデポ
ジツト量が異なる場合の説明に供する断面図である。
【符号の説明】
1……ベアチツプのシリコン基板、2……電極パツド、
3、4……バリアメタル層、5……保護膜、6……レジ
スト、7、8……開口部、9……はんだ層、10……シ
リコンウエハ、11……ベアチツプ、12……吸着ヘツ
ド、13……フラツクス、14……ヒータ、15、15
A、15B……バンプ、16……洗浄槽、17……洗浄
液、18……フラツクス容器、18A……底面、19…
…フラツクス、20……配線用回路基板、21……ラン
ド、22、22A、22B……はんだプリコート、23
……接続部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】電子部品の複数の電極にそれぞれ形成され
    た導電性のはんだバンプに、当該はんだバンプの融点以
    上でも活性力を保持する塗布剤を塗布した後、各上記は
    んだバンプをそれぞれ上記塗布剤を介して接続対象に対
    応する複数の接続位置に接触させて加熱することによ
    り、当該接続位置に上記はんだバンプを接続して上記電
    子部品を上記接続対象に実装する部品実装方法におい
    て、上記電子部品の上記複数の電極にそれぞれ付着したはん
    だ層を再溶融することにより上記はんだバンプを形成
    し、 上記はんだバンプに上記塗布剤を塗布する前に、上記接
    続対象に形成された高さの異なる複数の上記接続位置に
    それぞれ対応する上記はんだバンプを押し付けることに
    より、各上記はんだバンプの高さをそれぞれ対応する上
    記接続位置の高さに合わせて変化させ、上記はんだバン
    プの高さを上記接続位置の高さに応じてそれぞれ異なる
    高さに調節する ことを特徴とする部品実装方法。
  2. 【請求項2】上記接続対象は、複数のランドが配された
    絶縁基板でなり、 上記接続位置は、複数の上記ランド又は当該複数のラン
    ド上にそれぞれ付着されたはんだ層でなることを特徴と
    する請求項1に記載の部品実装方法。
JP18771094A 1994-07-18 1994-07-18 部品実装方法 Expired - Fee Related JP3400125B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18771094A JP3400125B2 (ja) 1994-07-18 1994-07-18 部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18771094A JP3400125B2 (ja) 1994-07-18 1994-07-18 部品実装方法

Publications (2)

Publication Number Publication Date
JPH0831875A JPH0831875A (ja) 1996-02-02
JP3400125B2 true JP3400125B2 (ja) 2003-04-28

Family

ID=16210820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18771094A Expired - Fee Related JP3400125B2 (ja) 1994-07-18 1994-07-18 部品実装方法

Country Status (1)

Country Link
JP (1) JP3400125B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP3420917B2 (ja) 1997-09-08 2003-06-30 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0831875A (ja) 1996-02-02

Similar Documents

Publication Publication Date Title
US6020561A (en) Printed circuit substrate with solder formed on pad-on-via and pad-off-via contacts thereof
US6595404B2 (en) Method of producing electronic part with bumps and method of producing electronic part
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
US20070090160A1 (en) Electronic Part Manufacturing Method
US5829668A (en) Method for forming solder bumps on bond pads
US20080003805A1 (en) Method of providing mixed size solder bumps on a substrate using a solder delivery head
US5842626A (en) Method for coupling surface mounted capacitors to semiconductor packages
KR100737498B1 (ko) 반도체 소자의 실장 방법 및 실장 구조
US20070111500A1 (en) Method and apparatus for attaching solder balls to substrate
US6498052B2 (en) Circuit, method of adhering an integrated circuit device to a substrate, and method of forming a circuit
JP2001267731A (ja) バンプ付き電子部品の製造方法および電子部品の製造方法
US6998293B2 (en) Flip-chip bonding method
JP3364266B2 (ja) バンプの形成法
JPH06124953A (ja) 半導体装置のバンプ形成方法
JP2910397B2 (ja) 半田接続方法
JP3400125B2 (ja) 部品実装方法
US20020092886A1 (en) Method and apparatus for balling and assembling ball grid array and chip scale array packages
JP5560713B2 (ja) 電子部品の実装方法等
JPH0957432A (ja) 半田供給用キャリア
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
JPH09246324A (ja) 電子部品及びそのバンプ形成方法
JP2910398B2 (ja) 半田バンプ形成方法
JP2011187682A (ja) 半導体装置の製造方法、実装方法、及び製造装置
US8604356B1 (en) Electronic assembly having increased standoff height
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees