KR102632351B1 - 인쇄회로기판 및 이를 포함하는 패키지 기판 - Google Patents

인쇄회로기판 및 이를 포함하는 패키지 기판 Download PDF

Info

Publication number
KR102632351B1
KR102632351B1 KR1020160014861A KR20160014861A KR102632351B1 KR 102632351 B1 KR102632351 B1 KR 102632351B1 KR 1020160014861 A KR1020160014861 A KR 1020160014861A KR 20160014861 A KR20160014861 A KR 20160014861A KR 102632351 B1 KR102632351 B1 KR 102632351B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
pattern
insulating layer
ground pattern
Prior art date
Application number
KR1020160014861A
Other languages
English (en)
Other versions
KR20170093452A (ko
Inventor
윤민희
이봉열
김응수
프란시스 세이네스
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160014861A priority Critical patent/KR102632351B1/ko
Priority to JP2017017164A priority patent/JP7031942B2/ja
Publication of KR20170093452A publication Critical patent/KR20170093452A/ko
Application granted granted Critical
Publication of KR102632351B1 publication Critical patent/KR102632351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

본 발명은 인쇄회로기판에 관한 것이다. 본 발명의 실시예에 따른 인쇄회로기판은 제1 절연층, 상기 제1 절연층 상에 형성되고, 홀이 형성되는 그라운드 패턴, 상기 그라운드 패턴 주변에 형성되는 신호 패턴 및 상기 그라운드 패턴 및 상기 신호 패턴 상에 형성되고, 상기 홀 내부에 충전되는 제2 절연층을 포함한다.

Description

인쇄회로기판 및 이를 포함하는 패키지 기판{PRINTED CIRCUIT BOARD AND PACKAGE COMPRISING THE SAME}
본 발명은 인쇄회로기판 및 이를 포함하는 패키지 기판에 관한 것이다.
모바일 기기 등을 포함한 전자기기 등은 고집적 다기능화를 구현하기 위해, 칩을 실장하기 위한 기술이 다양하게 발전되고 있다.
칩을 인쇄회로기판에 실장하기 위해 다양한 패키지 기술이 채택되고 있으며, 인쇄회로기판과 칩의 연결방식에 따라, 플립칩 볼 그리드 어레이 (filp chip ball grid array) 방식과 와이어 본딩(wire bonding) 방식이 있다.
플립칩 볼 그리드 어레이 방식은 칩(chip)의 단자가 하부에 형성되어, 범프에 의해 인쇄회로기판과 연결되는 방식이다.
한편, 와이어 본딩(wire bonding) 방식는 칩의 단자가 단자 상부에 형성되어 와이어에 의해 인쇄회로기판과 연결되는 방식이다.
플립칩 볼 그리드 어레이 방식은 범프에 의해 인쇄회로기판 상에 형성된 회로패턴과 직접 연결되므로, 와이어에 의해 우회적으로 인쇄회로기판과 연결되는 방식보다 신호 전달 속도가 빠르다.
따라서, 플립칩 볼 그리드 어레이 방식은 고성능 구현에 유리하여, HIGH I/O count를 요구하는 패키기에 사용될 수 있다.
한국공개특허 제2006-0094662호(2006.08.30.)
본 발명의 일 측면에 따르면, 그라운드 패턴 영역과 신호 패턴 영역 상에 형성된 절연층의 두께 편차를 개선할 수 있는 인쇄회로기판 및 이를 포함하는 패키지를 제공하는 것이다.
본 발명의 일측면에 따른 인쇄회로기판은 그라운드 패턴이 형성된 영역과 신호 패턴이 형성된 영역의 금속 분포를 유사하게 하기 위하여 그라운드 패턴에 홀이 형성된다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 개략적으로 나타내는 단면도이다.
도 2는 전자소자 실장 하부 영역을 제외한 영역에 있어서, 신호패턴의 일부를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 전자소자 실장 하부 영역에 형성된 그라운드 패턴 및 신호패턴의 일부를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 개구부가 형성된 절연층의 일부를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판의 다른 일부분을 나타낸 단면도이다.
도 6는 본 발명의 일 실시예에 따른 인쇄회로기판의 또 다른 일부분을 나타낸 단면도이다.
도 7은 본 발명의 다른 일 실시예에 따른 인쇄회로기판의 전자소자 실장 하부 영역에 형성된 그라운드 패턴 및 신호패턴의 일부를 나타낸 도면이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 발명에 따른 인쇄회로기판 및 이를 포함하는 패키지 기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판(1000)을 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 패키지 기판(1000)은 인쇄회로기판(100) 및 인쇄회로기판(100) 상에 배치된 전자소자(70)을 포함하는 것을 확인할 수 있다.
인쇄회로기판(100)은 제1 절연층(10), 제2 절연층(20), 제1 절연층 상에는 그라운드 패턴(30), 신호 패턴(40)이 형성되어 있는 것을 확인할 수 있다.
제1 절연층(10)은 그라운드 패턴(30) 및 신호 패턴(40) 하부에 형성된 절연층이며,제2 절연층은 그라운드 패턴(30) 및 신호 패턴(40) 상에 형성된 절연층이다.
제1 절연층(10)은 ABF,PPG, PID 등 그 재질을 제한하지 않으며, 마찬가지로 제2 절연층(20)은 그라운드 패턴(30), 신호 패턴(40)을 보호하기 위한 솔더레지스트층을 포함하는 개념이며, ABF,PPG, PID 등 그 재질을 제한하지 않는다.
그 외에도 인쇄회로기판(100)은 제1 절연층(10) 내부에는 회로 패턴(3,4) 및 비아(6)가 형성될 수 있으며, 보강층(11)이 포함되어 강성이 유지될 수 있다.
한편, 인쇄회로기판(100)은 전자소자(70)가 실장되기 위해 접속부(2)를 포함할 수도 있다. 본 발명에서 접속부(2)는 범프(bump), 메탈 포스트(metal post)를 포함하는 개념이다.
접속부(2)는 인쇄회로기판(100)이 고기능화 될수록 그 수가 증가하여 상호 그 간격은 좁아진다.
접속부(2)는 상호 간격(I)이 좁아지는 경우에도 그 간격이 유지되면서 신호 패턴(40)과 연결되어야 인쇄회로기판(100)은 신호 패턴(40)으로부터 전달된 신호가 상호 간섭 없이 각각의 기능이 구현될 수 있다.
한편, 접속부(2)는 적층된 절연층(10,11) 상에 형성되므로, 절연층(10,11)의 높이가 일정하게 유지되어야 상호 간격(I)이 좁아지는 경우에도 그 간격이 유지될 수 있다.
절연층(10,11)의 높이가 일정하지 않아 경사면이 형성되는 경우 경사면에 형성된 접속부(2)도 경사가 형성되어, 인접한 접속부(2) 간 접촉될 수 있다.
따라서, 접속부(2)의 하부에 형성되는 절연층(10,11)의 높이와 접속부(2) 주변에 형성되는 제2 절연층(20)의 높이는 일정하게 형성되는 것이 바람직하다.
절연층(10,11,20)의 높이는 절연층 하부에 형성되는 금속 패턴의 분포 면적 차이에 따라 달라질 수 있다.
특히, 금속 패턴 중 그라운드 패턴(30)과 신호 패턴(40) 절연층 상에 형성되는 경우 분포 면적 편차가 크다.
그라운드 패턴(30)은 인쇄회로기판(100)의 표면 또는 내부에 형성되는 회로패턴들의 공통의 기준점이 형성되는 곳으로, 넓은 면적으로 분포되어 있을수록 전위 차이를 안전하게 제어할 수 있기 때문이다.
반면, 신호 패턴(40)은 그라운드 패턴(30)의 주변에 미세한 선이 밀집되어 형성되는 것이 일반적이다.
따라서, 제2 절연층(20)의 높이 편차는 넓은 면적의 금속 패턴으로 형성된 그라운드 패턴(30)과 미세한 선의 금속 패턴으로 형성된 신호 패턴(40)의 금속 패턴 분포 면적의 편차로 발생된다.
이하에서는, 도면을 참조하여 본 발명의 일 실시예에 따른 그라운드 패턴(30)을 설명함으로써, 그라운드 패턴(30) 상에 형성되는 절연층의 높이 편차가 개선될 수 있는 효과를 보다 상세히 설명한다.
도 2는 전자소자 실장 하부 영역(G)을 주변에 형성된 신호패턴(40)이 형성된 신호패턴 형성 영역(S)의 일부를 나타낸 도면이다.
도 2를 참조하면, 신호 패턴(40)과 신호 패턴(40) 사이에는 신호 패턴(40)의 두께(T)로 인하여 홈(45)이 형성될 수 있다.
홈(45)의 수는 신호 패턴(40)의 수에 비례하고, 홈(45)의 깊이(D)는 신호 패턴(40)의 두께(T)와 동일하고, 홈(45)의 폭(W)의 신호 패턴(40)의 간격과 동일하다.
홈(45)의 깊이(D)가 깊고 폭(W)이 넓게 형성될수록 메워지는 제2 절연층(20)의 양이 많아져 그라운드 패턴(30)과 신호 패턴(40) 상에 형성되는 제2 절연층(20)의 높이 편차가 크게 발생될 수 있다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 전자소자 실장 하부 영역(G)에 형성된 그라운드 패턴(30) 및 신호패턴(40)의 일부를 나타낸 도면이고, 도 4는 본 발명의 일 실시예에 따른 개구부가 형성된 제2 절연층(20)의 일부를 나타낸 도면이다.
도 3 내지 도 4를 참조하면, 본 발명의 실시예에 따른 그라운드 패턴(30)은 십자 형태로 홀(35)이 형성될 수 있으며, 홀(35)은 그라운드 패턴(30)에 고르게 형성될 수 있다.
그라운드 패턴(30)은 내부에 홀(35)이 형성되어, 홀(35)에 제2 절연층(20)이 부분적으로 채워져 신호 패턴(40)간 형성된 홈(45)에 제2 절연층(20)의 두께 편차를 개선할 수 있다.
홀(35)은 그라운드 패턴(30) 내에 복수로 형성될 수 있으며, 그 크기는 상호신호 패상이할 수 있다.
도 5는 본 발명의 제1 실시예에 따른 인쇄회로기판의 다른 일부분을 나타낸 단면도이고, 도 6는 본 발명의 제1 실시예에 따른 높이 편차가 개선된 제2 절연층(20) 상에 전자소자(70)가 실장된 것을 확인할 수 있다.
도 5 및 도 6를 참조하면, 그라운드 패턴(30)과 신호 패턴(40) 상에 제2 절연층(20)이 적층된 상태를 확인할 수 있다.
제2 절연층(20)은 그라운드 패턴(30)에 형성된 홀(35)에 형성될 수 있으며, 복수의 신호 패턴(40) 사이에 형성된 홈(45)에도 형성될 수 있다.
따라서, 그라운드 패턴(30)이 형성된 영역의 제2 절연층(20)의 높이와 신호 패턴(40)이 형성된 영역의 제2 절연층(20)의 높이는 실질적으로 동일하게 형성될 수 있다.
전자소자(70)는 실질적으로 동일한 높이로 형성된 제2 절연층(20) 상에 형성되어, 보다 안정적으로 인쇄회로기판에 배치될 수 있다.
상기 각각의 영역에서 높이 편차가 발생되지 않기 위해서, 홀(35)의 면적은 신호 패턴(40)에 의해 형성된 홈(45)의 면적과 유사하도록 형성되는 것이 바람직하다.
다만, 홀(35)의 면적은 제1 절연층(10) 전체에 형성된 홈(45)의 면적과 유사한 것이 아니며, 그라운드 패턴(30)이 형성된 영역과 신호 패턴(40)이 형성된 영역의 경계로부터 일정 영역으로 제한될 수 있다.
영역의 경계로부터 일정 영역은 높이 편차가 발생될 수 있는 영역이며, 그라운드 패턴(30)의 면적 및 신호패턴(30)의 면적에 따라 달라질 수 있다.
본 발명의 일 실시예에 따르면, 절연층의 높이 편차가 개선됨으로써, 접속부(2)의 상호 간격이 일정하게 유지될 수 있다.
도 7은 본 발명의 다른 일 실시예에 따른 인쇄회로기판의 하부 영역에 형성된 그라운드 패턴(30) 및 신호패턴(40)의 일부를 나타낸 도면이다.
도 7을 참조하면, 그라운드 패턴(30)에 형성된 홀(35)은 복수로 형성되고 크기는 상호 다르게 형성될 수 있다.
예를 들면, 중심에 형성되는 홀(35)의 크기가 모서리와 인접한 영역에 홀(35)의 크기보다 크게 형성될 수 있다.
홀(35)은 다각형, 원형, 타원형, 메쉬 패턴 및 방사형 패턴 중 어느 하나 이상이 선택되어 형성될 수 있으며, 홀(35)의 면적은 신호 패턴(40)의 면적에 비례하여 형성될 수 있다.
그라운드 패턴(34)에 형성된 홀(35)의 크기, 형상, 분포는 신호 패턴(40)이 형성되는 면적, 분포에 따라 달리 형성될 수 있다.
또한, 본 발명의 실시예에 따른 그라운드 패턴(30), 신호 패턴(40)은 제1 절연층(10) 상에만 형성된 것 만을 도시하였으나, 복수의 절연층에 각각 형성되는 것을 제한하는 것은 아니다.
본 발명의 일 실시예에 따른 패키지 기판(1000)은 그라운드 패턴(40)에 홀(35)이 형성되어 신호 패턴(40)과 금속 패턴의 분포 차이에 따른 절연층의 두께 편차를 해소할 수 있다.
따라서, 절연층의 두께 편차가 개선됨으로써 접속부(2) 상호간 접속되는 문제 등이 개선되어 인쇄회로기판(100) 또는 이를 포함하는 패키지 기판(1000)의 성능이 개선될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
2, 8: 접속부
3, 4: 회로패턴
6: 비아
10: 제1 절연층
20: 제2 절연층
30: 그라운드 패턴
35: 홀
40: 신호 패턴
70: 전자소자
100: 인쇄회로기판
1000: 패키지 기판

Claims (7)

  1. 제1 절연층;
    상기 제1 절연층 상에 형성되고, 홀이 형성되는 그라운드 패턴;
    상기 그라운드 패턴 주변에 형성되는 신호 패턴; 및
    상기 그라운드 패턴 및 상기 신호 패턴 상에 형성되는 제2 절연층을 포함하고,
    상기 신호 패턴의 영역과 상기 그라운드 패턴의 홀의 영역의 일부가 서로 중첩되는, 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제2 절연층은 상기 그라운드 패턴 또는 신호패턴의 일부가 노출되도록 개구부가 형성된, 인쇄회로기판.
  3. 제2항에 있어서,
    상기 개구부는 홀이 형성되는 영역에는 형성되지 않는, 인쇄회로기판.
  4. 제1항에 있어서,
    상기 홀은 복수로 형성되는, 인쇄회로기판.
  5. 제1항에 있어서,
    상기 홀의 크기는 상호 다르게 형성되는, 인쇄회로기판.
  6. 제1항에 있어서,
    상기 홀은 다각형, 원형, 타원형, 메쉬 패턴 및 방사형 패턴 중 어느 하나 이상이 선택되어 형성되는, 인쇄회로기판.
  7. 제1항에 있어서,
    상기 그라운드 패턴 또는 상기 신호 패턴 상에 형성되어 전자소자와 연결될 수 있는 접속부;를 더 포함하는 인쇄회로기판.
KR1020160014861A 2016-02-05 2016-02-05 인쇄회로기판 및 이를 포함하는 패키지 기판 KR102632351B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160014861A KR102632351B1 (ko) 2016-02-05 2016-02-05 인쇄회로기판 및 이를 포함하는 패키지 기판
JP2017017164A JP7031942B2 (ja) 2016-02-05 2017-02-01 プリント回路基板及びこれを含むパッケージ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160014861A KR102632351B1 (ko) 2016-02-05 2016-02-05 인쇄회로기판 및 이를 포함하는 패키지 기판

Publications (2)

Publication Number Publication Date
KR20170093452A KR20170093452A (ko) 2017-08-16
KR102632351B1 true KR102632351B1 (ko) 2024-02-02

Family

ID=59566904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014861A KR102632351B1 (ko) 2016-02-05 2016-02-05 인쇄회로기판 및 이를 포함하는 패키지 기판

Country Status (2)

Country Link
JP (1) JP7031942B2 (ko)
KR (1) KR102632351B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102495574B1 (ko) * 2018-12-18 2023-02-03 삼성전자주식회사 반도체 패키지
CN112243317B (zh) * 2019-07-18 2022-01-18 欣兴电子股份有限公司 线路板结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086551A1 (ja) 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP2015162528A (ja) * 2014-02-27 2015-09-07 京セラサーキットソリューションズ株式会社 配線基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4540262B2 (ja) * 2001-06-28 2010-09-08 京セラ株式会社 配線基板およびこれを用いた半導体装置
KR100688864B1 (ko) 2005-02-25 2007-03-02 삼성전기주식회사 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086551A1 (ja) 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP2015162528A (ja) * 2014-02-27 2015-09-07 京セラサーキットソリューションズ株式会社 配線基板

Also Published As

Publication number Publication date
JP7031942B2 (ja) 2022-03-08
JP2017139463A (ja) 2017-08-10
KR20170093452A (ko) 2017-08-16

Similar Documents

Publication Publication Date Title
US20190164942A1 (en) Semiconductor package and method of fabricating the same
TWI582928B (zh) 基板結構及其製法
US10204852B2 (en) Circuit substrate and semiconductor package structure
US9953931B1 (en) Semiconductor device package and a method of manufacturing the same
KR101462770B1 (ko) 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
KR20140118908A (ko) 배선 기판
CN110622306B (zh) 低串扰垂直连接接口
KR102632351B1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
TWI575686B (zh) 半導體結構
US20150318256A1 (en) Packaging substrate and semiconductor package having the same
US11437322B2 (en) Semiconductor device package
KR100914172B1 (ko) 코인볼을 이용한 반도체 패키지
KR20220045128A (ko) 반도체 패키지
KR102573760B1 (ko) 반도체 패키지
KR102559345B1 (ko) 인쇄회로기판
KR101264735B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI740947B (zh) 具有子互連層的基材
KR102666151B1 (ko) 반도체 패키지
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
CN109699118B (zh) 包括翘曲抵消区的印刷电路板以及半导体封装件
JP2014179409A (ja) プリント配線板
KR101001638B1 (ko) 반도체 패키지
KR102238823B1 (ko) 회로기판 및 반도체 패키지
TWM511729U (zh) 線路板結構
CN116190342A (zh) 半导体封装

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant