CN113709972A - 一种电路板及其制造方法、封装件 - Google Patents
一种电路板及其制造方法、封装件 Download PDFInfo
- Publication number
- CN113709972A CN113709972A CN202111134015.3A CN202111134015A CN113709972A CN 113709972 A CN113709972 A CN 113709972A CN 202111134015 A CN202111134015 A CN 202111134015A CN 113709972 A CN113709972 A CN 113709972A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- circuit board
- conductive
- pads
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000004806 packaging method and process Methods 0.000 title abstract description 6
- 229910000679 solder Inorganic materials 0.000 claims description 39
- 238000010030 laminating Methods 0.000 claims description 8
- 239000000945 filler Substances 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 7
- 238000009826 distribution Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 18
- 238000005336 cracking Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 7
- 238000003466 welding Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Abstract
本申请提供一种电路板及其制造方法、封装件。电路板包括：第一介电层，所述第一介电层设置有多个第一导电孔；第二介电层，叠设在所述第一介电层上，所述第二介电层远离所述第一介电层的表面上设置有多个焊盘；针对所述多个焊盘中的任意一个焊盘，该焊盘与各个所述第一导电孔均错开设置。该电路板的可靠性较高。
Description
技术领域
本申请涉及电子电路技术领域，具体而言，涉及一种电路板及其制造方法、封装件。
背景技术
在电子电路产品中，都会用到PCB板(Printed Circuit Board，印制电路板)，BGA(Ball Grid Array,球栅阵列封装)是PCB板的一种常用封装方式。
但是，现有的BGA封装存在着焊球开裂的问题，导致电路板的可靠性较低，甚至会影响产品功能。
发明内容
本申请实施例的目的在于提供一种电路板及其制造方法、封装件，用以提高电路板的可靠性。
第一方面，本申请实施例提供一种电路板，包括：第一介电层，所述第一介电层设置有多个第一导电孔；第二介电层，叠设在所述第一介电层上，所述第二介电层远离所述第一介电层的表面上设置有多个焊盘；针对所述多个焊盘中的任意一个焊盘，该焊盘与各个所述第一导电孔均错开设置。
在本申请实施例中，通过对现有的BGA封装所存在的焊球开裂的原因进行分析，确定焊球开裂的原因在于电路板内部的导电孔的分布没有特殊要求，导电孔的分布位置与焊盘的分布位置对应，造成在焊接流程中由于导电孔处存在应力致使与之对应的焊盘上的焊球裂开。基于现有技术存在的问题，本申请实施例中通过将导电孔的分布位置与焊盘的分布位置在空间上错开，避免焊接过程中导电孔处的应力对焊盘造成影响，进而避免焊球裂开，提高电路板的可靠性。
作为一种可能的实现方式，所述第二介电层上还设置有与各个所述焊盘分别对应的第二导电孔，所述第二导电孔的孔径小于所述第一导电孔的孔径；所述第一介电层与所述第二介电层之间形成有线路层；至少部分所述焊盘通过与之对应的所述第二导电孔及所述线路层与所述第一导电孔信号导通。
在本申请实施例中，通过第二介电层上设置的第二导电孔，以及第一介电层与第二介电层之间的线路层，实现至少部分焊盘与第一导电孔的信号导通，保证电路板的正常功能。
作为一种可能的实现方式，所述焊盘与所述第一导电孔在同一平面上的正投影没有重合部分。
在本申请实施例中，当焊盘与第一导电孔在同一平面上的正投影没有重合部分时，可以充分保证焊盘与第一导电孔在空间上错开，进一步提高电路板的可靠性。
作为一种可能的实现方式，当在所述多个焊盘中的每一个焊盘上形成焊球，以形成用于焊接芯片的球栅阵列时，所述球栅阵列的尺寸大于预设尺寸。
在本申请实施例中，当在多个焊盘中的每一个焊盘上形成焊球，以形成用于焊接芯片的球栅阵列时，球栅阵列的尺寸大于预设尺寸的情况下，存在开裂问题的可能性较大，因此，针对这种情况进行分布位置的错开设置，能够提高电路板的可靠性。
作为一种可能的实现方式，所述预设尺寸为：5*5MM。
在本申请实施例中，通过5*5MM该预设尺寸的限定，能够提高电路板的可靠性。
第二方面，本申请实施例提供一种封装件，包括：如第一方面以及第一方面的任意一种可能的实现方式中所述的电路板；芯片，该芯片通过所述多个焊盘与电路板电连接。
在本申请实施例中，通过将第一方面的电路板应用于封装件中，在电路板的可靠性提高的基础上，封装件的产品功能的稳定性也有所提高。
作为一种可能的实现方式，所述多个焊盘中的各个焊盘上面均形成焊球，所述芯片通过所述焊球与所述焊盘电连接，以与所述电路板电连接，所述焊球之间的间隙设置有填充物。
在本申请实施例，通过在焊球之间的间隙设置填充物，提高电路板与芯片之间的物理连接可靠性，进而提高封装件的稳定性。
第三方面，本申请实施例提供一种电路板的制造方法，包括：获取第一介电层和第二介电层；在所述第一介电层形成多个第一导电孔；将所述第二介电层叠设在形成有所述第一导电孔的第一介电层上；在所述第二介电层远离所述第一介电层的表面上形成多个焊盘；针对所述多个焊盘中的任意一个焊盘，该焊盘与各个所述第一导电孔均错开设置。
在本申请实施例中，结合前述第一方面中对现有技术的分析，在制造电路板时，将导电孔的分布位置与焊盘的分布位置在空间上错开，避免焊接过程中导电孔处产生的应力影响到对焊盘造成影响，进而避免焊球裂开，提高电路板的可靠性。
作为一种可能的实现方式，在将所述第二介电层叠设在形成有所述第一导电孔的第一介电层上之前，所述制造方法还包括：在所述第一介电层的一表面上形成线路层，所述线路层与所述第一导电孔电连接；相应地，所述将所述第二介电层叠设在形成有所述第一导电孔的第一介电层上，包括：将所述第二介电层叠设所述第一介电层形成有线路层的一侧，使得线路层位于第一介电层与第二介电层之间。
作为一种可能的实现方式，在所述将所述第二介电层叠设所述第一介电层形成有线路层的一侧之后，所述制造方法还包括：在所述第二介电层中形成多个第二导电孔，所述第二导电孔的孔径小于所述第一导电孔的孔径，所述第二导电孔与所述第一导电孔错开设置且所述第二导电孔与所述线路层电连接；相应地，在所述第二介电层远离所述第一介电层的表面上形成多个焊盘，包括：在所述第二介电层远离所述第一介电层的表面对应所述第二导电孔形成所述多个焊盘，使得至少部分所述焊盘通过与之对应的所述第二导电孔及所述线路层与所述第一导电孔信号导通。
在本申请实施例中，通过在第二介电层上开设第二导电孔，以及在第一介电层和第二介电层之间形成线路层，实现至少部分焊盘与第一导电孔的信号导通，保证电路板的基本功能。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的电路板的结构示意图；
图2为本申请实施例提供的第一介电层的示意图；
图3为本申请实施例提供的第二介电层的示意图；
图4为本申请实施例提供的错开设置的第一投影示例图；
图5为本申请实施例提供的错开设置的第二投影示例图；
图6为本申请实施例提供的封装件的结构示意图；
图7为本申请实施例提供的电路板的制造方法的流程图。
图标：100-电路板；110-第一介电层；111-第一导电孔；120-第二介电层；121-焊盘；600-封装件；610-芯片。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
本申请实施例提供的技术方案可以应用于PCB电路板，该PCB电路板采用BGA封装(Ball Grid Array,球栅阵列封装)，即在PCB电路板上的各个焊盘形成球栅阵列。
请参照图1，为本申请实施例提供的电路板100的结构示意图，该结构示意图可以理解为电路板100的一部分，不代表整个电路板100。
在图1中，电路板100包括第一介电层110和第二介电层120，第一介电层110和第二介电层120堆叠设置。
在实际应用中，电路板100还可以包括第三介电层和第四介电层，甚至更多。并且，电路板100所包括的更多介电层可参照第一介电层110和第二介电层120的设置方式进行设置。
请参照图2，为第一介电层110的结构示意图，第一介电层110上设置有多个第一导电孔111。对于第一导电孔111，其可以通过如下方式形成。首先，对第一介电层110进行钻孔处理形成第一通孔，第一通孔贯穿第一介电层110的相对两个表面；然后，在第一通孔的孔壁上镀上导电材料(例如，铜，铝等)，便得到第一导电孔111。
请参照图3，为第二介电层120的结构示意图，在第二介电层120上设置多个焊盘121，这多个焊盘121所在的表面为第二介电层120远离第一介电层110的表面。多个焊盘121可以通过曝光，显影，蚀刻等电路板的常用制作工艺形成。
其中，针对多个焊盘121中的任意一个焊盘121，该焊盘121与各个第一导电孔111均错开设置。
需要理解的是，上述的多个焊盘121可以仅为第二介电层120上的部分焊盘121，或者说仅为电路板100上的部分焊盘121，又或者说多个焊盘121为需要进行错开设置的焊盘121。
并且，基于电路板100所采用的BGA封装方式，多个焊盘121对应的焊球呈球栅阵列。
通过对现有的BGA封装所存在的焊球开裂的原因进行分析，确定焊球开裂的原因在于电路板100内部的导电孔的分布没有特殊要求，导电孔的分布位置与焊盘121的分布位置对应，造成在焊接流程中由于导电孔处存在应力致使与之对应的焊盘上的焊球裂开。基于现有技术存在的问题，本申请实施例中通过将导电孔的分布位置与焊盘121的分布位置在空间上错开，避免焊接过程中导电孔处的应力对焊盘造成影响，进而避免焊球裂开，提高电路板的可靠性。
焊盘121与第一导电孔111之间的错开设置，用于避免第一导电孔111的应力对焊盘121产生影响。在一些实施例中，焊盘121与第一导电孔111在同一平面上的正投影没有重合部分。
为了便于理解，请参照图4，为焊盘121与第一导电孔111在同一平面上的正投影示意图，从图4可以看出，两者的投影完全没有重合部分。
在本申请实施例中，当焊盘121与第一导电孔111在同一平面上的正投影没有重合部分时，可以充分保证焊盘121与第一导电孔111的错开，进一步提高电路板100的可靠性。
在另一些实施例中，焊盘121与第一导电孔111在同一平面上的正投影可以有重合部分，但是，该重合部分的面积小于预设面积，其中，预设面积可以取决于焊盘121投影面积与第一导电孔111投影面积中更小的投影面积。例如：预设面积可以是更小的投影面积的四分之一、五分之一、甚至更小。
为了便于理解，请参照图5，为同一投影平面上焊盘121的正投影与第一导电孔111的正投影示意图，从图5可以看出，两者的正投影存在着部分重合，但是该部分重合的面积较小，也能从一定程度上避免应力对焊盘121产生的影响。
对于第一介电层110和第二介电层120来说，无论是作为电路板100的一部分，还是电路板100仅包括这两个介电层，第二介电层120上的焊盘121信号需要与第一导电孔111导通，这样才能保证电路板100的正常功能。
因此，作为一种可选的实施方式，在第二介电层120上，还设置有与各个焊盘121分别对应的第二导电孔，第二导电孔的孔径小于第一导电孔111的孔径。并且，在第一介电层110和第二介电层120之间形成有线路层。
对于需要与第一导电孔111导通的至少部分焊盘121来说，通过与之对应的第二导电孔以及前述的线路层与第一导电孔111信号导通。
在本申请实施例中，通过第二介电层120上设置的第二导电孔，以及第一介电层110与第二介电层120之间的线路层，实现至少部分焊盘121与第一导电孔111的信号导通，保证电路板100的正常功能。
可以理解，当在多个焊盘121中的每一个焊盘121上形成焊球，以形成用于焊接芯片的球栅阵列时，如果球栅阵列的尺寸较小，即便产生应力，应力也较小，此时不会造成焊球裂开；而如果球栅阵列的尺寸较大，对应的应力也较大，造成焊球裂开的可能性较大。
因此，作为一种可选的实施方式，当在多个焊盘121中的每一个焊盘121上形成焊球，以形成用于焊接芯片的球栅阵列时，球栅阵列的尺寸大于预设尺寸。
在本申请实施例中，当在多个焊盘中的每一个焊盘121上形成焊球，以形成用于焊接芯片的球栅阵列时，球栅阵列的尺寸大于预设尺寸的情况下，存在开裂问题的可能性较大，因此，针对这种情况进行分布位置的错开设置，能够提高电路板100的可靠性。
其中，预设尺寸可以结合实际应用中，一些焊球开裂情况下，多个焊盘121对应的焊球所形成的球栅阵列的尺寸进行设置。例如：根据对已有的一些焊球开裂情况进行分析，当球栅阵列的尺寸大于某个特定尺寸时，基本都会发生焊球开裂；则预设尺寸可以为该特定尺寸。
作为一种可选的实施方式，预设尺寸为：5*5MM。
在本申请实施例中，通过实际的一些应用结果发现，当球栅阵列的尺寸小于5*5MM的条件下，不存在着焊球开裂的问题，而大于该尺寸的条件下，容易发生焊球开裂。因此，通过5*5MM该预设尺寸的限定，能够提高电路板100的可靠性。
结合前述电路板100的实施方式的介绍，接下来请参照图6，为本申请实施例提供的一种封装件600的结构示意图，封装件600包括：电路板100和芯片610，该芯片610通过多个焊盘121与电路板100电连接。
在本申请实施例中，通过将电路板100应用于封装件600中，在电路板100的可靠性提高的基础上，封装件600的产品功能的稳定性提高。
其中，芯片610可以是各种产品的芯片610，包括主控芯片610、或者各种功能的芯片610等。
作为一种可选的实施方式，多个焊盘121中的各个焊盘121上面均形成焊球，芯片610通过焊球与焊盘121电连接，以与电路板100电连接，焊球之间的间隙设置有填充物。
该填充物的材质可以是一些通用的填充材质，例如：硅胶、塑封胶等，在本申请实施例中不作限定。
在本申请实施例，通过在焊球之间的间隙设置填充物，提高电路板100与芯片610之间的电连接的可靠性，进而提高封装件600的稳定性。
结合前述电路板100的实施方式的介绍，接下来请参照图7，本申请实施例中还提供一种电路板100的制造方法，该制造方法可以应用于电路板100的制造，该制造方法包括：
步骤710：获取第一介电层110和第二介电层120。
步骤720：在第一介电层110形成多个第一导电孔111。
步骤730：将第二介电层120叠设在形成有第一导电孔111的第一介电层110上。
步骤740：在第二介电层120远离第一介电层110的表面上形成多个焊盘121。针对多个焊盘121中的任意一个焊盘121，该焊盘121与各个第一导电孔111均错开设置。
在本申请实施例中，结合前述对现有技术的分析，在制造电路板100时，在制造电路板100时，将导电孔的分布位置与焊盘121的分布位置在空间上错开，避免焊接过程中导电孔处产生的应力影响到对焊盘121造成影响，进而避免焊球裂开，提高电路板的可靠性。
接下来对各个步骤的实施方式进行介绍。
在步骤710中，所获取的第一介电层110和第二介电层120为通过其他工艺所制造的第一介电层110和第二介电层120。在电路板100的制造工艺中，介电层的制造属于成熟的技术，在此不进行详细介绍。
在步骤720中，在第一介电层110上形成多个第一导电孔111的实施方式，参照前述实施例中的介绍。
在步骤730中，将开设第一导电孔111后的第一介电层110与第二介电层120堆叠设置。在堆叠设置时，如果第一介电层110与第二介电层120的尺寸相同，则将各个边缘对齐之后，再进行堆叠设置；如果第一介电层110与第二介电层120的尺寸不相同，则可以保证其中的至少一个边缘对齐之后，再进行堆叠设置，以保证最终的堆叠效果。
在步骤740中，在第二介电层120远离第一介电层110的表面上形成多个焊盘121。多个焊盘121的形成方式采用本领域成熟的技术实现即可，多个焊盘121的设置位置需要结合第一导电孔111的位置进行设置。
在本申请实施例中，焊盘121需要与各个第一导电孔111错开设置，对于错开设置的实施方式，参照前述实施例中关于错开的实施方式的介绍，在此不再重复介绍。
在本申请实施例中，在制造电路板100时，将导电孔的分布位置与焊盘121的分布位置错开设置，避免产生的应力影响到焊盘121，进而避免焊球裂开，提高最终制造的电路板100的可靠性。
结合前述实施例中的介绍，为了保证电路板100的正常功能，该制造方法还包括：在第一介电层110的一表面上形成线路层，线路层与第一导电孔111电连接；相应地，步骤740包括：将第二介电层120叠设在第一介电层110形成有线路层的一侧，使得线路层位于第一介电层110与第二介电层120之间。
其中，在介电层上形成线路层的实施方式，采用本领域成熟的技术即可，在本申请实施例中不作详细介绍。
在将第二介电层120叠设第一介电层110形成有线路层的一侧之后，制造方法还包括：在第二介电层120中形成多个第二导电孔，第二导电孔的孔径小于第一导电孔111的孔径，第二导电孔与第一导电孔111错开设置且第二导电孔与线路层电连接；相应地，在第二介电层120远离第一介电层110的表面上形成多个焊盘121，包括：在第二介电层120远离第一介电层110的表面对应第二导电孔形成多个焊盘121，使得至少部分焊盘121通过与之对应的第二导电孔及线路层与第一导电孔111信号导通。
以及，第二导电孔的开设方式参照第一导电孔111的开设方式，在此不再重复介绍。
关于线路层的设置方式，采用本申请实施例所通用的技术即可，在此不作详细介绍。
在本申请实施例中，通过在第二介电层120上开设第二导电孔，以及在第一介电层110和第二介电层120之间形成线路层，实现至少部分焊盘121与第一导电孔111的信号导通，保证电路板100的基本功能。
此外，结合前述实施例的介绍，需要考虑错开设置的多个焊盘121，对应的焊球所形成的球栅阵列的尺寸大于预设尺寸，其中，预设尺寸的实施方式参照前述实施例的介绍，在此不再重复介绍。
可以理解，在电路板100的制造流程中，除了上述步骤，还应当有其他基本的制造步骤，在本申请实施例中不作一一介绍。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种电路板，其特征在于，包括：
第一介电层，所述第一介电层设置有多个第一导电孔；
第二介电层，叠设在所述第一介电层上，所述第二介电层远离所述第一介电层的表面上设置有多个焊盘；
针对所述多个焊盘中的任意一个焊盘，该焊盘与各个所述第一导电孔均错开设置。
2.根据权利要求1所述的电路板，其特征在于，所述第二介电层上还设置有与各个所述焊盘分别对应的第二导电孔，所述第二导电孔的孔径小于所述第一导电孔的孔径；所述第一介电层与所述第二介电层之间形成有线路层；至少部分所述焊盘通过与之对应的所述第二导电孔及所述线路层与所述第一导电孔信号导通。
3.根据权利要求1所述的电路板，其特征在于，所述焊盘与所述第一导电孔在同一投影平面上的正投影没有重合部分。
4.根据权利要求1所述的电路板，其特征在于，当在所述多个焊盘中的每一个焊盘上形成焊球，以形成用于焊接芯片的球栅阵列时，所述球栅阵列的尺寸大于预设尺寸。
5.根据权利要求4所述的电路板，其特征在于，所述预设尺寸为：5*5MM。
6.一种封装件，其特征在于，包括：
如权利要求1-5任一项所述的电路板；
芯片，所述芯片通过所述多个焊盘与所述电路板电连接。
7.根据权利要求6所述的封装件，其特征在于，所述多个焊盘中的各个焊盘上面均形成焊球，所述芯片通过所述焊球与所述焊盘电连接，以所述多个焊盘中的对应焊盘与所述电路板电连接，所述焊球之间的间隙所述对应焊盘与所述芯片的连接位置处设置有填充物。
8.一种电路板的制造方法，其特征在于，包括：
获取第一介电层和第二介电层；
在所述第一介电层形成多个第一导电孔；
将所述第二介电层叠设在形成有所述第一导电孔的第一介电层上；
在所述第二介电层远离所述第一介电层的表面上形成多个焊盘；针对所述多个焊盘中的任意一个焊盘，该焊盘与各个所述第一导电孔均错开设置。
9.根据权利要求8所述的制造方法，其特征在于，在将所述第二介电层叠设在形成有所述第一导电孔的第一介电层上之前，所述制造方法还包括：
在所述第一介电层的一表面上形成线路层，所述线路层与所述第一导电孔电连接；
相应地，所述将所述第二介电层叠设在形成有所述第一导电孔的第一介电层上，包括：
将所述第二介电层叠设所述第一介电层形成有线路层的一侧，使得线路层位于第一介电层与第二介电层之间。
10.根据权利要求9所述的制造方法，其特征在于，在所述将所述第二介电层叠设所述第一介电层形成有线路层的一侧之后，所述制造方法还包括：
在所述第二介电层中形成多个第二导电孔，所述第二导电孔的孔径小于所述第一导电孔的孔径，所述第二导电孔与所述第一导电孔错开设置且所述第二导电孔与所述线路层电连接；
相应地，在所述第二介电层远离所述第一介电层的表面上形成多个焊盘，包括：在所述第二介电层远离所述第一介电层的表面对应所述第二导电孔形成所述多个焊盘，使得至少部分所述焊盘通过与之对应的所述第二导电孔及所述线路层与所述第一导电孔信号导通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111134015.3A CN113709972A (zh) | 2021-09-27 | 2021-09-27 | 一种电路板及其制造方法、封装件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111134015.3A CN113709972A (zh) | 2021-09-27 | 2021-09-27 | 一种电路板及其制造方法、封装件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113709972A true CN113709972A (zh) | 2021-11-26 |
Family
ID=78661961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111134015.3A Pending CN113709972A (zh) | 2021-09-27 | 2021-09-27 | 一种电路板及其制造方法、封装件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113709972A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6050832A (en) * | 1998-08-07 | 2000-04-18 | Fujitsu Limited | Chip and board stress relief interposer |
| CN1525559A (zh) * | 2003-02-28 | 2004-09-01 | �ձ�������ҵ��ʽ���� | 布线基板 |
| US20040182604A1 (en) * | 2003-03-20 | 2004-09-23 | David Alcoe | Pinned electronic package with strengthened conductive pad |
| CN1610970A (zh) * | 2001-09-26 | 2005-04-27 | 英特尔公司 | 用于支持球栅阵列的衬底中通路的排布 |
| US20060138671A1 (en) * | 2004-12-24 | 2006-06-29 | Kiyonori Watanabe | Semiconductor device and fabrication method thereof |
| CN1879213A (zh) * | 2004-02-24 | 2006-12-13 | 揖斐电株式会社 | 半导体搭载用基板 |
| CN1914966A (zh) * | 2004-04-28 | 2007-02-14 | 揖斐电株式会社 | 多层印刷配线板 |
| CN101356642A (zh) * | 2006-01-27 | 2009-01-28 | 揖斐电株式会社 | 印刷线路板及其印刷线路板的制造方法 |
| US20130037947A1 (en) * | 2005-04-19 | 2013-02-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
-
2021
- 2021-09-27 CN CN202111134015.3A patent/CN113709972A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6050832A (en) * | 1998-08-07 | 2000-04-18 | Fujitsu Limited | Chip and board stress relief interposer |
| CN1610970A (zh) * | 2001-09-26 | 2005-04-27 | 英特尔公司 | 用于支持球栅阵列的衬底中通路的排布 |
| CN1525559A (zh) * | 2003-02-28 | 2004-09-01 | �ձ�������ҵ��ʽ���� | 布线基板 |
| US20040182604A1 (en) * | 2003-03-20 | 2004-09-23 | David Alcoe | Pinned electronic package with strengthened conductive pad |
| CN1879213A (zh) * | 2004-02-24 | 2006-12-13 | 揖斐电株式会社 | 半导体搭载用基板 |
| CN1914966A (zh) * | 2004-04-28 | 2007-02-14 | 揖斐电株式会社 | 多层印刷配线板 |
| US20060138671A1 (en) * | 2004-12-24 | 2006-06-29 | Kiyonori Watanabe | Semiconductor device and fabrication method thereof |
| US20130037947A1 (en) * | 2005-04-19 | 2013-02-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| CN101356642A (zh) * | 2006-01-27 | 2009-01-28 | 揖斐电株式会社 | 印刷线路板及其印刷线路板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298047B2 (en) | Electronic circuit device | |
| US9666544B2 (en) | Package substrate differential impedance optimization for 25 GBPS and beyond | |
| US6037547A (en) | Via configuration with decreased pitch and/or increased routing space | |
| TWI624018B (zh) | 封裝結構及其製法 | |
| US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
| US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
| US20150380391A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging structure having same | |
| JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| CN103079340B (zh) | 印刷线路板 | |
| WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
| US8963017B2 (en) | Multilayer board | |
| TW201521167A (zh) | 封裝基板及其製法 | |
| US9773725B2 (en) | Coreless multi-layer circuit substrate with minimized pad capacitance | |
| US8436463B2 (en) | Packaging substrate structure with electronic component embedded therein and method for manufacture of the same | |
| US8022513B2 (en) | Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same | |
| JP7178764B2 (ja) | 回路基板、デバイスおよびバイアホール構造の形成方法 | |
| KR101167453B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| CN113709972A (zh) | 一种电路板及其制造方法、封装件 | |
| CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
| US10653015B2 (en) | Multilayer circuit board and method of manufacturing the same | |
| JP6032070B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| WO2021102740A1 (zh) | 高频传输电路板及其制作方法 | |
| US6630628B2 (en) | High-performance laminate for integrated circuit interconnection | |
| JP2016157924A (ja) | 回路基板および回路基板組立体 | |
| CN201541392U (zh) | 电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211126 |
|
| RJ01 | Rejection of invention patent application after publication |