CN101283631A - 印刷线路板的制造方法 - Google Patents

印刷线路板的制造方法 Download PDF

Info

Publication number
CN101283631A
CN101283631A CNA2006800371325A CN200680037132A CN101283631A CN 101283631 A CN101283631 A CN 101283631A CN A2006800371325 A CNA2006800371325 A CN A2006800371325A CN 200680037132 A CN200680037132 A CN 200680037132A CN 101283631 A CN101283631 A CN 101283631A
Authority
CN
China
Prior art keywords
mask
major diameter
mentioned
diameter
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800371325A
Other languages
English (en)
Other versions
CN101283631B (zh
Inventor
丹野克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101283631A publication Critical patent/CN101283631A/zh
Application granted granted Critical
Publication of CN101283631B publication Critical patent/CN101283631B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种印刷线路板的制造方法，该制造方法可以以相同的高度形成口径不同的凸块。将搭载在阻焊层(70)的小直径开口(71S)上的小直径焊锡球(77M)形成为小直径凸块(78S)，将搭载在阻焊层(70)的大直径开口(71P)上的大直径焊锡球(77L)形成为大直径凸块(78P)，由此，可以以相同的高度(H1、H2)形成口径不同的小直径凸块(78S)与大直径凸块(78P)。因此，在通过小直径凸块(78S)与大直径凸块(78P)搭载IC芯片(90)时，可以确保IC芯片(90)与多层印刷线路板(10)的连接可靠性。

Description

印刷线路板的制造方法
技术领域
本发明涉及印刷线路板的制造方法，特别是，涉及适用于安装IC芯片用封装基板的印刷线路板的制造方法。
背景技术
为了电连接封装基板与IC芯片，而采用了焊锡凸块。由以下工序形成焊锡凸块。
(1)在形成在封装基板上的连接焊盘上印刷焊剂。
(2)在印刷了焊剂的连接焊盘上搭载焊锡球。
(3)进行回流焊由焊锡球形成焊锡凸块。
在封装基板上形成了焊锡凸块后，在焊锡凸块上载置IC芯片，通过回流焊使焊锡凸块与IC芯片的焊盘(端子)相连接，由此将IC芯片安装在封装基板上。在将上述焊锡球搭载在连接焊盘上的过程中，使用例如专利文献1中公开的并用球排列用掩模与刮板的印刷技术。
专利文献1：日本特开2001-267731号
但是，小直径的焊锡球比砂粒小，使用在专利文献1中的并用球排列用掩模与刮板的方法，用刮板使焊锡球变形，出现焊锡凸块的高度参差不齐，品质降低。即，当焊锡球直径小时，则相对于表面积的重量比变小，产生由分子间引力所引起的焊锡球的吸附现象。在现有技术中，由于使刮板接触易于聚集的焊锡球来输送该焊锡球，因此会损伤焊锡球而使其产生局部欠缺。当焊锡球缺少一部分时，使得在各连接焊盘上焊锡凸块的体积变得不同，因此如上述那样产生焊锡凸块的高度参差不齐。
发明内容
本发明的目的之一是提供一种印刷线路板的制造方法，其可以在阻焊层的不同开口直径的连接焊盘(从阻焊层露出的大小不同的导体回路)上形成高度大致相同的凸块。
为了达成上述目的，技术方案1的具有凸块的印刷线路板的制造方法的技术特征为至少具有以下(a)～(d)工序：
(a)形成具有使连接焊盘露出的小直径开口和大直径开口的阻焊层，
(b)使用小直径用掩模，在上述阻焊层的小直径开口上搭载小直径低熔点金属球，该小直径用掩模具有与上述阻焊层的小直径开口相对应的小直径开口部，
(c)使用大直径用掩模，在上述阻焊层的大直径开口上搭载大直径低熔点金属球，该大直径用掩模具有与上述阻焊层的大直径开口相对应的大直径开口部，
(d)进行回流焊，由上述小直径低熔点金属球形成小直径凸块，由上述大直径低熔点金属球形成大直径凸块。
另外，在技术方案3的具有凸块的印刷线路板的制造方法的技术特征为至少具有以下(a)～(e)工序：
(a)形成具有使连接焊盘露出的小直径开口和大直径开口的阻焊层，
(b)使用小直径用掩模，在上述阻焊层的小直径开口上搭载小直径低熔点金属球，该小直径用掩模具有与上述阻焊层的小直径开口相对应的小直径开口部，
(c)进行回流焊，由上述小直径低熔点金属球形成小直径凸块，
(d)使用大直径用掩模，在上述阻焊层的大直径开口上搭载大直径低熔点金属球，该大直径用掩模具有与上述阻焊层的大直径开口相对应的大直径开口部，
(e)进行回流焊，由上述大直径低熔点金属球形成大直径凸块。
在技术方案1中，使用小直径用掩模，在阻焊层的小直径开口上搭载小直径低熔点金属球。另外，使用大直径用掩模，在阻焊层的大直径开口上搭载大直径低熔点金属球。其后，进行回流焊，由搭载在阻焊层的小直径开口上的小直径低熔点金属球形成小直径凸块，由搭载在阻焊层的大直径开口上的大直径低熔点金属球形成大直径凸块，由此，可以以大致相同的高度形成口径不同的小直径凸块与大直径凸块。因此，通过小直径凸块与大直径凸块连接印刷线路板的连接焊盘与IC芯片时，可以确保印刷线路板与IC芯片的连接可靠性。另外，对小直径低熔点金属球与大直径低熔点金属球同时进行回流焊，可以减少回流焊的次数，减少由于受热过程而引起的印刷线路板的可靠性降低。
在技术方案2中，大直径用掩模具有与阻焊层的小直径开口相对应的小直径开口部。因此，对大直径用掩模进行定位时，可以由该小直径开口部避开已搭载在阻焊层的小直径开口上的小直径低熔点金属球与大直径掩模的干涉。这样，可以使该大直径用掩模接近阻焊层地定位，可以将大直径低熔点金属球适当地搭载在大直径开口上，可以防止小直径、大直径凸块的错位与脱落。
在技术方案3中，使用小直径掩模，将小直径低熔点金属球搭载在阻焊层的小直径开口处。然后，进行回流焊，由小直径低熔点金属球形成小直径凸块之后，使用大直径掩模，将大直径低熔点金属球搭载在阻焊层的大直径开口处。然后，进行回流焊，由大直径低熔点金属球形成大直径凸块。在此，由搭载在阻焊层的小直径开口上的小直径低熔点金属球形成小直径凸块，由搭载在阻焊层的大直径开口上的大直径低熔点金属球形成大直径凸块，因此，可以以大致相同的高度形成口径不同的小直径凸块与大直径凸块。因此，通过小直径凸块与大直径凸块连接印刷线路板的连接焊盘与IC芯片电极时，可以确保印刷线路板与IC芯片的连接可靠性。另外，在进行回流焊而使小直径低熔点金属球暂时熔融了之后，使用大直径用掩模。即使大直径掩模碰到暂时熔融了的小直径低熔点金属球，暂时熔融了的低熔点金属球的位置也不会发生错位，因此，可以使大直径掩模接近阻焊层地定位大直径掩模，可以将大直径低熔点金属球适当地搭载在大直径开口上，可以防止小直径、大直径凸块的错位与脱落。
在技术方案4中，使筒构件位于小直径用掩模的上方，通过从该筒构件的开口部吸引空气，使小直径低熔点金属球聚集，并使筒构件在水平方向上移动，从而使聚集的小直径低熔点金属球移动，使小直径低熔点金属球通过小直径用掩模的小直径开口部向阻焊层的小直径开口落下，因此，可以确保将微细的小直径低熔点金属球搭载在阻焊层的所有小直径开口上。另外，由于以非接触的方式使小直径低熔点金属球移动，与使用刮板时不同，可以不对小直径低熔点金属球产生损伤地将小直径低熔点金属球搭载在小直径开口上，可以使凸块的高度均匀。另外，在如积层多层线路板那样的、在表面起伏较多的印刷线路板上也可以适当地将小直径低熔点金属球搭载在小直径开口上。
在技术方案5、6中，使筒构件位于大直径用掩模的上方，通过从该筒构件的开口部吸引空气来使大直径低熔点金属球聚集，并使筒构件在水平方向上移动，从而使聚集的大直径低熔点金属球移动，使大直径低熔点金属球通过大直径用掩模的大直径开口部向阻焊层的大直径开口落下，因此，可以确保将微细的大直径低熔点金属球搭载在阻焊层的所有大直径开口上。另外，以非接触的方式使大直径低熔点金属球移动，与使用刮板时不同，可以不对大直径低熔点金属球产生损伤地将大直径低熔点金属球搭载在大直径开口，可以使凸块的高度均匀。另外，在如积层多层线路板那样的、在表面起伏较多的印刷线路板上也可以适当地将大直径低熔点金属球搭载在小直径开口上。
附图说明
图1(A)～(D)是表示本发明的第1实施例的多层印刷线路板的制造方法的工序图。
图2(A)～(E)是表示第1实施例的多层印刷线路板的制造方法的工序图。
图3(A)～(D)是表示第1实施例的多层印刷线路板的制造方法的工序图。
图4(A)～(D)是表示第1实施例的多层印刷线路板的制造方法的工序图。
图5(A)～(D)是表示第1实施例的多层印刷线路板的制造方法的工序图。
图6(A)、(B)是表示第1实施例的多层印刷线路板的制造方法的工序图。
图7(A)、(B)是表示第1实施例的多层印刷线路板的制造方法的工序图。
图8(A)、(B)是表示第1实施例的多层印刷线路板的制造方法的工序图。
图9(A)、(B)是表示第1实施例的多层印刷线路板的制造方法的工序图。
图10是表示第1实施例的多层印刷线路板的剖视图。
图11是表示在图10中所示多层印刷线路板上载置了IC芯片的状态的剖视图。
图12(A)～(C)是表示第2实施例的多层印刷线路板的制造方法的工序图。
图13(A)是表示本发明的一实施例的焊锡球搭载装置的结构的构成图，图13(B)是表示从箭头B侧观察图13(A)中的焊锡球搭载装置的侧视图。
图14(A)是表示相对于开口直径为80μm的焊锡球直径与焊锡凸块高度的对应图表，图14(B)是表示相对于开口直径为105μm的焊锡球直径与焊锡凸块高度的对应图表。
附图标记的说明
30：基板
36：通孔
40：树脂填充层
50：层间树脂绝缘层
58：导体电路
60：导通孔
70：阻焊层
71S：小直径开口
71P：大直径开口
77M：小直径焊锡球
77L：大直径焊锡球
78S：小直径焊锡凸块
78P：大直径焊锡凸块
100：焊锡球搭载装置
124：搭载筒(筒构件)
具体实施方式
第1实施例
焊锡球搭载装置
参照图13对将微小(直径小于φ200μm)的焊锡球77搭载在多层印刷线路板的连接焊盘上的焊锡球搭载装置进行说明。
图13(A)是表示本发明的一实施例的焊锡球搭载装置的结构的构成图，图13(B)是表示从箭头B侧观察图13(A)中的焊锡球搭载装置的侧视图。
焊锡球搭载装置100具有XYθ吸引台114、上下移动轴112、球排列用掩模16、搭载筒(筒构件)124、吸引盒126、吸附球去除筒161、吸收盒166、球除去吸引装置168、掩模夹具144、移动轴140、移动轴支承导轨142、校准照相机146、残余量检测传感器118、焊锡球供给装置122；该XYθ吸引台114定位保持多层印刷线路板10，该上下移动轴112使该XYθ吸引台114升降，该球排列用掩模16具有与多层印刷线路板的连接焊盘相对应的开口，该搭载筒(筒构件)124引导焊锡球，该吸引盒126向搭载筒施加负压，该吸附球去除筒161用于回收剩余的焊锡球，该吸收盒166向该吸附球去除筒161施加负压，该球除去吸引装置168保持回收的焊锡球，该掩模夹具144夹持球排列用掩模16，该X方向移动轴140向X方向输送搭载筒124与球除去筒161，该移动轴支承导轨142支持X方向移动轴140，该校准照相机146用于拍摄多层印刷线路板10，该残余量检测传感器118检测位于搭载筒124下的焊锡球的残余量，该焊锡球供给装置122根据由残余量检测传感器118所检测出的残余量向搭载筒124侧供给焊锡球。
接着，参照图1～图11对本发明的第1实施例的多层印刷线路板10的结构进行说明。图10是表示该多层印刷线路板10的剖视图，图11是表示在图10中所示的多层印刷线路板10上安装IC芯片90、载置在子板94上的状态的图。如图10所示，在多层印刷线路板10中，芯基板30的表面上形成有导体电路34。通过通孔36连接芯基板30的正面与反面，在芯基板30上配设有层间树脂绝缘层50、150，该层间树脂绝缘层50上形成有导通孔60与导体电路58，该层间树脂绝缘层150上形成有导通孔160与导体电路158。在该导通孔160与导体电路158的上层形成有阻焊层70。在阻焊层70上形成有大直径(直径D1＝φ105μm)开口71P与小直径(直径D2＝φ80μm)开口71S，在大直径开口71P上配置电源用、地线用的大直径焊锡凸块78P，在小直径开口71S上配置信号用的小直径焊锡凸块78S。另外，将大直径焊锡凸块78P的高度H1设定在30μm左右，将小直径焊锡凸块78S的高度H2设定在相同的30μm左右。将电源用、地线用大直径焊锡凸块78P大多配置在多层印刷线路板的靠近中央附近，相对靠外地配置信号用小直径焊锡凸块78S，从而使布线距离短。在多层印刷线路板的下表面侧，通过该阻焊层70的开口71形成有焊锡凸块78D。另外，在图10中，将阻焊层的开口形成为露出一部分导体回路158，也可以使开口形成为只包含导通孔160或者包含导通孔160与导体回路158的一部分。
随着IC芯片的高集成化，要求封装基板的信号线用焊锡凸块进一步小直径化、小间距化。相反，为了可以应对IC芯片的瞬间耗电的增大，又不希望封装基板的电源线、地线用焊锡凸块直径过小。即，使由焊锡合金形成的焊锡凸块直径变小，则电阻值变大，在瞬间耗电增大时产生电压下降，会导致IC芯片误动作。作为对这两个相反要求的对应方法，优选是采用如下2种直径的焊锡凸块，一种是使信号线用焊锡凸块直径变小，另一种是不使电源、地线用焊锡凸块直径变小。
如图11所示，将多层印刷线路板10上表面侧的电源用、地线用大直径焊锡凸块78P连接在IC芯片90的电源用、地线用电极92P上，将信号用小直径焊锡凸块78S连接在IC芯片90的信号用电极92S上。另一方面，将下表面侧的焊锡凸块78D连接在子板94的连接盘96上。
接着，参照图1～图6，对上面参照图10所述的多层印刷线路板10的制造方法进行说明。
(1)以覆铜层叠板30A为初始材料(图1(A))，该覆铜层叠板30A为在绝缘性基板30的两面上层压有5～250μm的铜箔32而成的材料，该绝缘性基板30由厚度0.2～0.8mm的玻璃环氧树脂或者BT(双马来酰亚胺三嗪树脂bismaleimidetriazine)树脂形成。首先在该覆铜层叠板上钻孔，穿设通孔33(图1(B))，实施无电解电镀处理及电解电镀处理，形成通孔36的侧壁导体层36b(图1(C))。
(2)用水清洗形成了通孔36的基板30，并使其干燥后，进行将含有NaOH(10g/l)、NaClO2(40g/l)、Na3PO4(6g/l)的水溶液作为黑化液(氧化液)的黑化处理，及进行将含有NaOH(10g/l)、NaBH4(6g/l)的水溶液作为还原液的还原处理，在通孔36的侧壁导体层36b及表面形成粗糙面36α(图1(D))。
(3)接着，通过丝网印刷向通孔36填充含有平均粒径为10μm的铜粒子的填充剂37(タツタ电线制的非导电性填孔铜膏、商品名：DD膏)，并使其干燥固化(图2(A))。这是通过载置了在通孔部分设置了开口的掩模的基板上，通过用印刷法涂布向通孔填充，并在填充之后使其干燥固化。
接着，由使用#600的带研磨纸(三共理化学制)的带式磨机研磨除去从通孔36溢出的填充剂37，进而进行抛光研磨，除去由于带式磨机研磨造成的伤痕。使基板30的表面平坦化(参照图2(B))。这样，得到通过粗糙面36α将通孔36的侧壁导体层36b与树脂填充剂37牢固地紧密连接的基板30。
(4)在上述(3)中平坦化了的基板30的表面上施加钯催化剂(Atotech制)，实施无电解镀铜，由此，形成厚度0.6μm的无电解镀铜膜23(参照图2(C))。
(5)接着，在以下条件下实施电解镀铜，形成厚度15μm的电解镀铜膜24，形成成为使导体电路34部分加厚及覆盖填充于通孔36的填充剂37的盖电镀层(通孔连接盘)部分(参照图2(D))。
[电解电镀水溶液]
硫酸                   180g/l
硫酸铜                 80g/l
添加剂(Ato Tech Japan制，商品名：カパラシドGL)
                       1ml/l
[电解电镀条件]
电流密度               1A/dm2
时间                   70分钟
温度                   室温
(6)在形成了导体电路及成为盖电镀层部分的基板30的两面上张贴市面上出售的感光性干膜，载置掩模，在100mJ/cm2下曝光，用0.8％的碳酸钠进行显影处理，由此，形成厚度为15μm的抗蚀层25(参照图2(E))。
(7)而且，使用氯化铜作为主要成分的蚀刻液溶解除去没有形成抗蚀层25的部分的电镀膜23、24与铜箔32，进而，用5％KOH剥离除去抗蚀层25，形成独立的导体电路34及覆盖填充剂37的盖电镀层36a((参照图3(A))。
(8)接着，在导体电路34及覆盖填充剂37的盖电镀层36a的表面形成由Cu-Ni-P合金形成的厚度为2.5μm的粗化层(凹凸层)34β，另外，在该粗化层34β的表面形成厚度为了0.3μm的Sn层((参照图3(B)，但是，图中未示Sn层)。
(9)在基板的两面上将比基板稍大的层间树脂绝缘层用树脂膜(味之素社制，商品名ABF-45SH)50γ载置在基板上，在压力0.45MPa、温度80℃、压接时间10秒的条件下进行临时压接并裁断后，而且，通过用以下的方法使用真空层压装置贴附而形成了层间树脂绝缘层50((图3(C))。即，在真空度67Pa、压力0.47MPa、温度85℃、压接时间60秒的条件下将层间树脂绝缘层用树脂膜正式压接在基板上，其后，在170℃热固化40分钟。
(10)接着，用波长为10.4μm的CO2气体激光，在光束直径4.0mm、凹帽头模式、脉冲宽度3～30μ秒、掩模的贯通孔的直径1.0～5.0mm、1～3次射击的条件下，在层间树脂绝缘层50上形成导通孔用开口51((图3(D))。
(11)将形成了导通孔用开口51的基板浸渍在含有60g/l的高锰酸的80℃的溶液中10分钟，除去存在于层间树脂绝缘层50表面的粒子，由此，在包括导通孔用开口51内壁在内的层间树脂绝缘层50的表面上形成了粗糙面50α(图4(A))。
(12)接着，将完成上述处理之后的基板浸渍在中和溶液(シプレイ社制)，然后用水清洗。
另外，在粗面化处理(粗化深度3μm)后的该基板的表面施加钯催化剂，由此，在层间树脂绝缘层的表面及导通孔用开口的内壁面附着催化剂核。即，将上述基板浸渍在含有氯化钯(PdCl2)与氯化锡(SnCl2)的催化剂液体中，通过析出钯金属来施加催化剂。
(13)接着，在上村工业社制的无电解镀铜水溶液(スルカツプPEA)中，浸渍施加了催化剂的基板，在整个粗糙面上形成厚度为0.3～3.0μm的无电解镀铜膜，得到在包括导通孔用开口51内壁在内的层间树脂绝缘层50的表面形成了无电解镀铜膜52的基板。(图4(B))。
[无电解电镀条件]
在34℃的液体温度下持续45分钟
(14)在形成了无电解镀铜膜52的基板上张贴市面上出售的感光性干膜，载置掩模，在110mJ/cm2的状态下曝光，用0.8％的碳酸钠水溶液进行显影处理，由此，设置厚度为25μm的阻镀层54。接着，用50℃的水对基板进行清洗，对其进行脱脂，再用25℃的水对基板进行清洗，再用硫酸进行清洗后，在以下条件下施行电解电镀，在未形成阻镀层54部形成了厚度为15μm的电解镀铜膜56(图4(C))。
[电解电镀液]
硫酸                  2.24mol/l
硫酸铜                0.26mol/l
添加剂                19.5ml/l
(Ato Tech Japan制，商品名：カパラシドGL)
[电解电镀条件]
电流密度              1A/dm2
时间                  70分钟
温度                  22±2℃
(15)另外，用5％KOH剥离除去阻镀层54之后，用硫酸与过氧化氢的混合液进行蚀刻处理而溶解除去该阻镀层下的无电解电镀膜，做成独立的导体电路58及导通孔60(图4(D))。
(16)接着，进行与上述(4)同样的处理，在导体电路58及导通孔60的表面形成了粗糙面58α。下层的导体电路58的厚度为15μm(图5(A))。但是，下层导体电路的厚度也可形成为5～25μm之间。
(17)重复进行上述(9)～(16)的工序，由此，进一步在上层形成具有导体电路158及导通孔160的层间树脂绝缘层150，得到多层印刷线路板(图5(B))。
(18)接着，在多层印刷线路板的两面，涂布厚度为20μm的市面上出售的阻焊层70组成物，在70℃下20分钟、70℃下30分钟的条件下进行干燥处理后，将描画了阻焊层开口部的图案的厚度为5mm的光掩模紧密粘贴在阻焊层70上，在1000mJ/cm2的紫外线下曝光，用DMTG溶液进行显影处理，在上表面侧形成大直径(D1＝φ105μm)开口71P和小直径(D2＝φ80μm)开口71S，在下表面侧形成直径200μm的开口71(图5(C))。
然后，进一步在80℃下1小时、100℃下1小时、120℃下1小时、150℃下3小时的条件下分别进行加热处理，使阻焊层固化，形成具有开口、其厚度为15～25μm的阻焊层。
(19)接着，将形成了阻焊层70的基板浸渍在含有氯化镍(2.3×10-1mol/l)、次亚磷酸钠(2.8×10-1mol/l)、柠檬酸钠(1.6×10-1mol/l)且pH＝4.5的无电解镀镍液中20分钟，在开口部71、71S、71P形成了厚度约为5μm的镀镍层72。另外，在80℃的条件下将基板浸渍在含有氰化金钾(7.6×10-3mol/l)、氯化铵(1.9×10-1mol/l)、柠檬酸钠(1.2×10-1mol/l)、次磷酸钠(1.7×10-1mol/l)的无电解镀金液中7.5分钟，在镀镍层72上形成厚度约为0.03μm的镀金层74(图5(D))。除镍金层以外，也可以形成锡、贵金属层(金、银、钯、铂等)的单层。
(20)焊锡球的搭载工序
接着，参照图6～图8对使用上面参照图13所述的焊锡球搭载装置100向印刷线路板10搭载焊锡球的工序进行说明。
(I)多层印刷线路板的位置识别与修正
如图6(A)所示，使用校准照相机146识别多层印刷线路板10的校准标记34M，使用XYθ吸引台114相对于球排列用掩模16修正多层印刷线路板10的位置。即，对球排列用掩模16的开口16a进行位置调整使得其分别与多层印刷线路板10的小直径开口71S对应。
(II)供给焊锡球
如图6(B)所示，从焊锡球供给装置122向搭载筒124侧定量供给焊锡球77(直径75μm、Sn63Pb37(日立金属社制))。另外，也可以预先向搭载筒内供给焊锡球。虽然在实施例中焊锡球使用的是Sn/Pb焊锡，但是，也可以使用从Sn与Ag、Cu、In、Bi、Zn等群中选出的无Pb焊锡。
(III)搭载焊锡球
如图7(A)所示，在小直径球排列用掩模16的上方定位搭载筒124，使其与该球排列用掩模保持规定间隙(例如，球直径的0.5～4倍)，通过从吸引部24b吸引空气，使搭载筒与印刷线路板之间的间隙的焊锡球流速为5m/sec～35m/sec，使焊锡球77聚集到该搭载筒124的开口部124A正下方的球排列用掩模16上。
其后，如图7(B)及图8(A)所示，通过X方向移动轴140沿X轴向沿水平方向输送搭载筒124，该搭载筒124是与图13(B)及图13(A)中所示的沿多层印刷线路板10的Y轴排列的。由此，随着搭载筒124的移动，使聚集到小直径球排列用掩模16上的焊锡球77M移动，使焊锡球77M通过小直径球排列用掩模16的开口16a向多层印刷线路板10的小直径开口71S落下，而搭载于其上。由此，焊锡球77M依次被排列搭载在多层印刷线路板10侧的所有连接焊盘上。
(IV)除去附着焊锡球
如图8(B)所示，由搭载筒124将剩余的焊锡球77M引导到小直径球排列用掩模16上没有开口16a的位置后，由吸附球除去筒161将剩余的焊锡球吸附除去。
接着，为了将大直径(90μm)的焊锡球搭载在阻焊层70的大直径开口71P，使大直径球排列用掩模17相对于多层印刷线路板10定位(图9)。在此，在大直径球排列用掩模17中，设置有与大直径开口71P相对应的搭载用开口17b，并且设置有与小直径开口71S相对应的回避用开口17a。利用该回避用开口17a避开大直径球排列用掩模17与小直径开口71S上的焊锡球77M的干涉，并且可以使大直径球排列用掩模17接近阻焊层70地定位。
通过大直径球排列用掩模17的搭载用开口17b将大直径的焊锡球77L搭载在大直径开口71P上。在此，可以使用上面参照图13所述的焊锡球搭载装置100，也可以使用现有的刮板。
(21)其后，通过在230℃进行回流焊来熔融焊锡球77M、焊锡球77L，形成焊锡凸块78P、78S。其后，在反面也形成焊锡凸块78D，做成多层印刷线路板(图(10))。
将芯片90载置在多层印刷线路板10，进行回流焊，由此，通过焊锡凸块78P、78S使多层印刷线路板10的连接焊盘与IC芯片90的电极连接。而且，通过焊锡凸块78D安装到子板94上(图11)。
在第1实施例中，由搭载在阻焊层70的小直径开口71S上的小直径焊锡球77M形成小直径凸块78S，由搭载在大直径开口71P上的大直径焊锡球77L形成大直径凸块78P，由此，可以以大致相同的高度形成口径不同的小直径凸块78S与大直径凸块78P。因此，通过小直径凸块78S与大直径凸块78P来搭载IC芯片90时，可以提高IC芯片90的安装成品率。可以确保IC芯片90与多层印刷线路板10的连接可靠性。
另外，根据本实施例，使搭载筒124位于小直径球排列用掩模16的上方，通过从该搭载筒124吸引空气来聚集焊锡球77M，并使搭载筒124在水平方向上移动，从而使聚集的焊锡球77M在小直径球排列用掩模16上移动，使焊锡球77M通过小直径球排列用掩模16的开口16a向多层印刷线路板10的小直径开口71S落下，因此，可以确保使微细的焊锡球77M搭载在多层印刷线路板10的所有小直径开口71S上。另外，以非接触的方式使焊锡球77移动，与使用刮板时不同，可以不对焊锡球产生损伤地将焊锡球搭载在小直径开口71S上，可以使焊锡凸块78S的高度均匀。另外，因为由吸引力引导焊锡球，所以，可以防止焊锡球的聚集与附着。
第2实施例
参照图12对本发明的第2实施例的印刷线路板的制造方法进行说明。
在上述第1实施例中，对小直径焊锡球77M与大直径焊锡球77L同时进行回流焊。与此相反，在第2实施例中，首先，对小直径焊锡球77M进行回流焊，然后，将大直径焊锡球77L搭载在多层印刷线路板上，对大直径焊锡球77L进行回流焊。
与上面参照图8(A)所述的第1实施例相同，将小直径焊锡球77M搭载在多层印刷线路板10的小直径开口71S上后，在200℃的条件下进行回流焊，从而在小直径开口71S内熔融小直径焊锡球77M，形成焊锡体78(图12(A))。
在进行回流焊及清洗干净之后，再次，将焊剂82涂布在阻焊层70上(图12(B))。
使用掩模17，将大直径焊锡球77L搭载在大直径开口71P内(图12(C))，该掩模17具有与大直径开口71P相对应的开口17b。其后，在230℃的条件下进行回流焊，由此，在小直径开口71S内的焊锡体78与大直径开口71P内的大直径焊锡球77L形成焊锡凸块78P、78S(图10)。
在第2实施例中，进行回流焊，由小直径焊锡球77M形成了焊锡体78后，使用大直径用掩模17。即使掩模17碰到焊锡体78，焊锡体78也不会错位，因此，可以使掩模17接近阻焊层70地定位掩模17，从而可以适当地将大直径焊锡球77L搭载在大直径开口71P，可以防止大直径凸块78P的错位与脱落。
接着，对阻焊层的开口直径、焊锡球直径及焊锡凸块高度进行说明。
图14(A)表示与开口直径为80μm的小直径开口71S对应的焊锡球直径与焊锡凸块高度的对应图表。图14(B)是表示与开口直径为105μm的大直径开口71P对应的焊锡球直径与焊锡凸块高度的对应图表。在图中，∑表示凸块高度的标准偏差，N表示测定数(N＝15)。
由图14(A)中所示可知，对于小直径开口71S(开口直径为80μm)，为了将焊锡凸块的高度调整到30μm，可以使用焊锡球77M的直径为75μm左右的焊锡球。另一方面，由如图14(B)中所示可知，对于大直径开口71P(开口直径105μm)，为了将焊锡凸块的高度调整到30μm，可以使用焊锡球77L的直径为88～90μm左右的焊锡球。在上述实施例中的搭载焊锡球中，移动了搭载筒，但也可以使掩模和印刷线路板移动，也可以使两者相对移动。

Claims (6)

1.一种印刷线路板的制造方法，该印刷线路板具有凸块，该制造方法至少具有以下(a)～(d)工序：
(a)形成具有使连接焊盘露出的小直径开口和大直径开口的阻焊层，
(b)使用小直径用掩模，在上述阻焊层的小直径开口上搭载小直径低熔点金属球，该小直径用掩模具有与上述阻焊层的小直径开口相对应的小直径开口部，
(c)使用大直径用掩模，在上述阻焊层的大直径开口上搭载大直径低熔点金属球，该大直径用掩模具有与上述阻焊层的大直径开口相对应的大直径开口部，
(d)进行回流焊，由上述小直径低熔点金属球形成小直径凸块，由上述大直径低熔点金属球形成大直径凸块。
2.根据权利要求1所述的印刷线路板的制造方法，其特征在于，上述大直径用掩模具有与上述阻焊层的小直径开口相对应的小直径开口部。
3.一种印刷线路板的制造方法，该印刷线路板具有凸块，该制造方法至少具有以下(a)～(e)工序：
(a)形成具有使连接焊盘露出的小直径开口和大直径开口的阻焊层，
(b)使用小直径用掩模，在上述阻焊层的小直径开口上搭载小直径低熔点金属球，该小直径用掩模具有与上述阻焊层的小直径开口相对应的小直径开口部，
(c)进行回流焊，由上述小直径低熔点金属球形成小直径凸块，
(d)使用大直径用掩模，在上述阻焊层的大直径开口上搭载大直径低熔点金属球，该大直径用掩模具有与上述阻焊层的大直径开口相对应的大直径开口部，
(e)进行回流焊，由上述大直径低熔点金属球形成大直径凸块。
4.根据权利要求1～3中任一项所述的印刷线路板的制造方法，其特征在于，在上述(b)工序中，使具有与上述小直径用掩模相对的开口部的筒构件位于该小直径用掩模的上方，通过用该筒构件吸引空气，使上述小直径低熔点金属球聚集到该筒构件正下方的上述小直径用掩模上，
通过使上述筒构件在水平方向上移动，使聚集到上述小直径用掩模上的上述小直径低熔点金属球移动，使上述小直径低熔点金属球通过上述小直径用掩模的小直径开口部向上述阻焊层的小直径开口落下。
5.根据权利要求1所述的印刷线路板的制造方法，其特征在于，在上述(c)工序中，使具有与上述大直径用掩模相对的开口部的筒构件位于该大直径用掩模的上方，通过用该筒构件吸引空气，使上述大直径低熔点金属球聚集到该筒构件正下方的上述大直径用掩模上，
通过使上述筒构件在水平方向上移动，使聚集到上述大直径用掩模上的上述大直径低熔点金属球移动，使上述大直径低熔点金属球通过上述大直径用掩模的大直径开口部向上述阻焊层的大直径开口落下。
6.根据权利要求3所述的印刷线路板的制造方法，其特征在于，在上述(d)工序中，使具有与上述大直径用掩模相对的开口部的筒构件位于该大直径用掩模的上方，通过用该筒构件吸引空气，使上述大直径低熔点金属球聚集到该筒构件正下方的上述大直径用掩模上，
通过使上述筒构件在水平方向上移动，使聚集到上述大直径用掩模上的上述大直径低熔点金属球移动，使上述大直径低熔点金属球通过上述大直径用掩模的大直径开口部向上述阻焊层的大直径开口落下。
CN2006800371325A 2005-12-20 2006-12-20 印刷线路板的制造方法 Expired - Fee Related CN101283631B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005366484 2005-12-20
JP366484/2005 2005-12-20
PCT/JP2006/325406 WO2007072875A1 (ja) 2005-12-20 2006-12-20 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
CN101283631A true CN101283631A (zh) 2008-10-08
CN101283631B CN101283631B (zh) 2010-06-09

Family

ID=38188651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800371325A Expired - Fee Related CN101283631B (zh) 2005-12-20 2006-12-20 印刷线路板的制造方法

Country Status (6)

Country Link
US (1) US8371498B2 (zh)
JP (1) JP4679587B2 (zh)
KR (1) KR100973949B1 (zh)
CN (1) CN101283631B (zh)
TW (1) TW200810646A (zh)
WO (1) WO2007072875A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171895B (zh) * 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
EP1887845A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
JP2007281369A (ja) * 2006-04-11 2007-10-25 Shinko Electric Ind Co Ltd 半田接続部の形成方法、配線基板の製造方法、および半導体装置の製造方法
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2011077490A (ja) * 2009-09-04 2011-04-14 Hioki Ee Corp 球状体搭載装置、球状体搭載方法、球状体搭載済基板および電子部品搭載済基板
KR101167429B1 (ko) * 2010-10-11 2012-07-19 삼성전기주식회사 반도체 패키지의 제조방법
WO2012150105A1 (en) * 2011-04-08 2012-11-08 Micronic Mydata AB Composition of solid-containing paste
US9975206B2 (en) 2011-04-08 2018-05-22 Micronic Mydata AB Composition of solid-containing paste
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
US20150148453A1 (en) * 2013-11-24 2015-05-28 Iteq Corporation Halogen-free epoxy resin composition for integrated circuit packaging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01267731A (ja) 1988-04-19 1989-10-25 Nec Corp セグメントオーバレイプログラムの作成方式
JPH02238693A (ja) * 1989-03-11 1990-09-20 Fujitsu Ltd はんだ供給方法
JP2974436B2 (ja) * 1991-02-26 1999-11-10 シチズン時計株式会社 ハンダバンプの形成方法
US5655704A (en) * 1994-08-30 1997-08-12 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting soldering balls onto electrodes of a substrate or a comparable electronic component
JPH0957432A (ja) 1995-08-21 1997-03-04 Ibiden Co Ltd 半田供給用キャリア
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
US6169253B1 (en) * 1998-06-08 2001-01-02 Visteon Global Technologies, Inc. Solder resist window configurations for solder paste overprinting
JP4130526B2 (ja) * 2000-11-10 2008-08-06 株式会社日立製作所 バンプ形成方法およびその装置
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
WO2006013742A1 (ja) * 2004-08-04 2006-02-09 Ibiden Co., Ltd. 半田ボール搭載方法及び半田ボール搭載装置
US7396752B1 (en) * 2004-11-10 2008-07-08 Altera Corporation Method and apparatus for reducing cold joint defects in flip chip products
US7823762B2 (en) 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board

Also Published As

Publication number Publication date
KR100973949B1 (ko) 2010-08-05
JPWO2007072875A1 (ja) 2009-06-04
US8371498B2 (en) 2013-02-12
CN101283631B (zh) 2010-06-09
WO2007072875A1 (ja) 2007-06-28
TW200810646A (en) 2008-02-16
JP4679587B2 (ja) 2011-04-27
US20090001139A1 (en) 2009-01-01
TWI329480B (zh) 2010-08-21
KR20080014146A (ko) 2008-02-13

Similar Documents

Publication Publication Date Title
CN101356642B (zh) 印刷线路板及其印刷线路板的制造方法
CN101331812B (zh) 印刷线路板的制造方法
CN101283631B (zh) 印刷线路板的制造方法
CN101826496B (zh) 印刷线路板及其制造方法
US8800143B2 (en) Multilayer printed wiring board and manufacturing method thereof
KR101593280B1 (ko) 코어리스 기판을 형성하기 위한 방법
CN102239753B (zh) 多层印刷线路板和多层印刷线路板的制造方法
CN101112142A (zh) 多层印刷线路板
JP4679588B2 (ja) プリント配線板の製造方法
JPWO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20161220