KR100973950B1 - 프린트 배선판의 제조 방법 - Google Patents

프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR100973950B1
KR100973950B1 KR1020087002447A KR20087002447A KR100973950B1 KR 100973950 B1 KR100973950 B1 KR 100973950B1 KR 1020087002447 A KR1020087002447 A KR 1020087002447A KR 20087002447 A KR20087002447 A KR 20087002447A KR 100973950 B1 KR100973950 B1 KR 100973950B1
Authority
KR
South Korea
Prior art keywords
solder
opening
wiring board
printed wiring
mask
Prior art date
Application number
KR1020087002447A
Other languages
English (en)
Other versions
KR20080028467A (ko
Inventor
가츠히코 단노
요우이치로우 가와무라
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20080028467A publication Critical patent/KR20080028467A/ko
Application granted granted Critical
Publication of KR100973950B1 publication Critical patent/KR100973950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

과제
솔더 레지스트의 개구에 형성된 소경의 접속 패드에 높이가 높은 범프를 확실하게 형성할 수 있는 프린트 배선판의 제조 방법을 제공한다.
해결 수단
리플로우함으로써 땜납 볼 (77) 을 용융시켜, 상면의 개구 (71) 에 탑재된 땜납 볼 (77) 로부터 높이가 높은 땜납 범프 (78U) 를 형성한다. 이 때, 솔더 레지스트층 (70) 의 두께를 조정함으로써, 개구 (71) 에 탑재된 땜납 볼 (77) 과 접속 패드 (158P) 의 거리를 근접시키기 때문에, 땜납 볼 (77) 을 리플로우하였을 때에 땜납 범프 (78U) 와 접속 패드 (158P) 의 접속을 확실하게 이룰 수 있다.
Figure R1020087002447
저융점 금속구, 솔더 레지스터층, 범프

Description

프린트 배선판의 제조 방법{METHOD OF MANUFACTURING PRINTED WIRING BOARD}
본 발명은 프린트 배선판의 제조 방법에 관한 것으로, 특히, IC 칩 실장용 패키지 기판에 바람직하게 사용할 수 있는 프린트 배선판의 제조 방법에 관한 것이다.
패키지 기판과 IC 칩의 전기 접속을 위해 땜납 범프가 사용되고 있다. 땜납 범프는, 이하의 공정에 의해 형성되어 있다.
(1) 패키지 기판에 형성된 접속 패드에 플럭스를 인쇄하는 공정.
(2) 플럭스가 인쇄된 접속 패드에, 땜납 볼을 탑재하는 공정.
(3) 리플로우를 실시하여 땜납 볼로로부터 땜납 범프를 형성하는 공정.
패키지 기판에 땜납 범프를 형성한 후, 땜납 범프 상에 IC 칩을 탑재하고, 리플로우에 의해 땜납 범프와 IC 칩의 패드 (단자) 를 접속시킴으로써, 패키지 기판에 IC 칩을 실장하고 있다. 상기 서술한 땜납 볼을 접속 패드에 탑재하는 공정에서는, 예를 들어, 특허 문헌 1 에 개시되어 있는 볼 정렬용 마스크와 스퀴지 (squeegee) 를 병용하는 인쇄 기술이 사용되고 있다.
특허 문헌 1 : 일본 공개특허공보 제2001-267731호
발명의 개시
발명이 해결하고자 하는 과제
그러나, 소경의 땜납 볼은 모래 입자보다 작아져서, 특허 문헌 1 에서의 볼 정렬용 마스크와 스퀴지를 병용하는 방법에서는, 스퀴지로 땜납 볼이 변형되고, 땜납 범프 높이의 격차가 발생하여 품질이 저하된다. 즉, 땜납 볼이 소경화되면, 표면적에 대한 중량비가 작아져, 분자간 힘에 의한 땜납 볼의 흡착 현상이 발생한다. 종래 기술에서는, 응집되기 쉬운 땜납 볼을 스퀴지를 접촉시킨 후 보내기 때문에, 땜납 볼을 손상시켜 일부에 부서짐이 발생한다. 땜납 볼의 일부가 부서지면, 각 접속 패드 상에서 땜납 범프의 체적이 상이해지므로, 상기 서술한 바와 같이 땜납 범프의 높이에 격차가 발생한다.
또한, 한편, IC 칩의 고집적화에 수반하여, 패키지용 프린트 배선판에서는, 땜납 범프를 탑재하는 접속 패드는 소경화가 요구되고 있다. 반면, 접속 패드에 접속되는 땜납 범프는 높이가 요구된다. 즉, IC 칩과, 수지로 이루어지는 프린트 배선판은 열팽창 계수가 상이하기 때문에, 땜납 범프의 높이가 높으면, 그 땜납 범프에서 IC 칩과 프린트 배선판 사이의 열팽창 계수차에서 기인하여 발생하는 응력을 흡수하기 쉽기 때문이다.
이 때문에, 도 15 의 (A) 에 나타내는 바와 같이 접속 패드 (158P) 가 소경이 되도록 솔더 레지스트층 (70) 에 개구 (71) 를 형성하고, 높이가 있는 땜납 범프를 형성하기 위해, 도 15 의 (B) 에 나타내는 바와 같이 소경의 접속 패드 (158P) 에 상대적으로 큰 땜납 볼 (77) 을 탑재하고, 리플로우를 실시하여 도 15 의 (C) 에 나타내는 바와 같이 땜납 범프를 형성하였다. 이 결과, 접속 패드 (158P) 와 접속이 이루어지고 있는 땜납 범프 (78U) 외에, 접속 패드 (158P) 로부터 플로팅되어 접속이 이루어지고 있지 않은 땜납 범프 (78F) 가 발생한다는 것을 알 수 있었다.
본 발명의 목적 중 하나는, 솔더 레지스트의 개구에 형성된 소경의 접속 패드 (솔더 레지스트층으로부터 노출되어 있는 도체 회로) 에 높이가 높은 범프를 확실하게 형성할 수 있는 프린트 배선판의 제조 방법을 제공하는 것에 있다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위해, 청구항 1 의 범프를 갖는 프린트 배선판의 제조 방법은, 적어도 이하의 (a) ∼ (c) 공정을 구비하는 것을 기술적 특징으로 한다 :
(a) 상단에서부터 노출시키는 접속 패드 표면까지의 깊이가 3 ∼ 18㎛ 인 개구를 갖는 솔더 레지스트층을 형성하는 공정 ;
(b) 상기 개구에 저융점 금속구를 탑재하는 공정 ;
(c) 리플로우를 실시하여 상기 접속 패드 상에 저융점 금속구로부터 범프를 형성하는 공정.
청구항 1 에서는, 솔더 레지스트층의 소경 개구에 상대적으로 큰 저융점 금속구를 탑재한다. 리플로우를 실시하여 솔더 레지스트층의 소경 개구에서 저융점 금속구로부터 높이가 높은 범프를 형성한다. 이 때, 솔더 레지스트층의 두께를 조정함으로써, 개구 상단에서 접속 패드 표면까지의 깊이를 3 ∼ 18㎛ 로 하여, 개구에 탑재된 저융점 금속구와 접속 패드의 거리를 근접시키기 때문에, 저융점 금속구를 리플로우하였을 때에 땜납 범프와 접속 패드의 접속을 확실하게 이룰 수 있다. 여기서, 깊이가 18㎛ 를 초과하면, 저융점 금속구를 탑재할 때에 솔더 레지스트 개구 상단면에서 걸리기 쉬워져, 개구에 탑재할 수 없게 되는 경우가 있다. 또한, 저융점 금속구를 리플로우할 때에, 저융점 금속구와 접속 패드가 떨어져 있으므로, 땜납 범프와 접속 패드의 접속이 이루어지지 않는 경우가 발생한다. 한편, 깊이가 3㎛ 미만이 되면, 댐 (dam) 으로서의 능력이 저하되어, 저융점 금속구를 리플로우하였을 때에 저융점 금속이 흘러나와, 인접하는 접속 패드의 저융점 금속과 접촉하여 단락을 발생시키는 경우가 있다. 또한, 반송 등에서 땜납 볼은 솔더 레지스트를 뛰어넘기 쉽기 때문에, 접속 패드 상에 땜납 볼이 탑재되어 있지 않는 경우가 있다.
청구항 2 에서는, 저융점 금속구를, 개구에 탑재된 상태에서 접속 패드에 접촉시키도록 솔더 레지스트층의 두께를 조정한다. 리플로우시에, 개구에 탑재된 저융점 금속구와 접속 패드가 접촉하고 있기 때문에, 땜납 범프와 접속 패드의 접속을 확실하게 이룰 수 있다.
청구항 3 에서는, 솔더 레지스트층의 개구에 대응하는 개구부를 구비하는 마스크를 사용하여, 그 마스크의 상방에 통 부재를 위치시키고, 그 통 부재의 개구부로부터 공기를 흡인함으로써 저융점 금속구를 집합시키고, 통 부재 또는 프린트 배선판 및 마스크를 수평 방향으로 상대 이동시킴으로써, 통 부재 바로 아래에 집합시킨 저융점 금속구를 이동시켜, 마스크의 개구부를 통하여 솔더 레지스트층의 개구에 낙하시킨다. 이 때문에, 미세한 저융점 금속구를 확실하게 솔더 레지스트층의 모든 개구에 탑재시킬 수 있다. 또한, 저융점 금속구를 비접촉으로 이동시키기 때문에, 스퀴지를 사용하는 경우와는 달리, 저융점 금속구에 흠집을 내지 않고 개구에 탑재할 수 있어, 범프의 높이를 균일하게 할 수 있다. 또한, 빌드업 다층 배선판과 같이, 표면에 기복이 많은 프린트 배선판에서도 저융점 금속구를 개구에 적절하게 탑재시킬 수 있다.
발명을 실시하기 위한 최선의 형태
[제 1 실시예]
[땜납 볼 탑재 장치]
다층 프린트 배선판의 접속 패드 상에 미소 (직경 200㎛ 미만) 땜납 볼 (77) 을 탑재하는 땜납 볼 탑재 장치에 대해, 도 12 를 참조하여 설명한다.
도 12 의 (A) 는 본 발명의 일 실시예에 관련된 땜납 볼 탑재 장치의 구성을 나타내는 구성도이고, 도 12 의 (B) 는 도 12 의 (A) 의 땜납 볼 탑재 장치를 화살표 B 측에서 본 화살표도이다.
땜납 볼 탑재 장치 (100) 는, 다층 프린트 배선판 (10) 을 위치 결정 유지하는 XYθ 흡인 테이블 (114) 과, 그 XYθ 흡인 테이블 (114) 을 승강시키는 상하 이동축 (112) 과, 다층 프린트 배선판의 접속 패드에 대응하는 개구를 구비하는 볼 정렬용 마스크 (16) 와, 땜납 볼을 유도하는 탑재통 (통 부재) (124) 과, 탑재통 (124) 에 부압(負壓)을 부여하는 흡인 박스 (126) 와, 잉여의 땜납 볼을 회수하기 위한 볼 제거통 (161) 과, 그 볼 제거통 (161) 에 부압을 부여하는 흡인 박스 (166) 와, 회수한 땜납 볼을 유지하는 볼 제거 흡인 장치 (168) 와, 볼 정렬용 마스크 (16) 를 클램프하는 마스크 클램프 (144) 와, 탑재통 (124) 및 볼 제거통 (161) 을 X 방향으로 보내는 X 방향 이동축 (140) 과, X 방향 이동축 (140) 을 지지하는 이동축 지지 가이드 (142) 와, 다층 프린트 배선판 (10) 을 촬상하기 위한 얼라인먼트 카메라 (146) 와, 탑재통 (124) 아래에 있는 땜납 볼의 잔량을 검출하는 잔량 검출 센서 (118) 와, 잔량 검출 센서 (118) 에 의해 검출된 잔량에 기초하여 땜납 볼을 탑재통 (124) 측으로 공급하는 땜납 볼 공급 장치 (122) 를 구비한다.
다음으로, 본 발명의 제 1 실시예에 관련된 다층 프린트 배선판 (10) 의 구성에 대해, 도 1 ∼ 도 11 을 참조하여 설명한다. 도 10 은 그 다층 프린트 배선판 (10) 의 단면도를, 도 11 은 도 10 에 나타내는 다층 프린트 배선판 (10) 에 IC 칩 (90) 을 장착하고, 도터보드 (94) 에 탑재한 상태를 나타내고 있다. 도 10 에 나타내는 바와 같이, 다층 프린트 배선판 (10) 에서는, 코어 기판 (30) 의 표면에 도체 회로 (34) 가 형성되어 있다. 코어 기판 (30) 의 표면과 이면은 스루홀 (36) 을 통하여 접속되어 있다. 코어 기판 (30) 상에, 비어홀 (60) 및 도체 회로 (58) 가 형성된 층간 수지 절연층 (50) 과, 비어홀 (160) 및 도체 회로 (158) 가 형성된 층간 수지 절연층 (150) 이 배치 형성되어 있다. 그 비어홀 (160) 및 도체 회로 (158) 의 상층에는 솔더 레지스트층 (70) 이 형성되어 있다. 상면측 솔더 레지스트층 (70) 에는, W1 ＝ 직경 60㎛ 인 개구 (71) 가 형성되고, 땜납 범프 (78U) 가 형성되어 있다. 땜납 범프 (78U) 의 높이 (H1) (솔더 레지 스트층 표면으로부터 돌출되어 있는 높이) 는 30㎛ 정도로 설정되어 있다. 다층 프린트 배선판의 하면측에는, 솔더 레지스트층 (70) 의 개구 (71) 를 통하여 땜납 범프 (78D) 가 형성되어 있다. 또한, 도 10 에서는, 솔더 레지스트의 개구는 도체 회로 (158) 의 일부를 노출시키도록 형성되어 있는데, 비어홀 (160) 만 또는 비어홀 (160) 과 도체 회로 (158) 의 일부를 포함하도록 개구를 형성해도 된다.
도 11 에 나타내는 바와 같이, 다층 프린트 배선판 (10) 상면측의 땜납 범프 (78U) 는, IC 칩 (90) 의 전극 패드 (92) 에 접속된다. 한편, 하면측의 땜납 범프 (78D) 는, 도터보드 (94) 의 랜드 (96) 에 접속되어 있다.
계속해서, 도 10 을 참조하여 상기 서술한 다층 프린트 배선판 (10) 의 제조 방법에 대해 도 1 ∼ 도 7 을 참조하여 설명한다.
(1) 두께 0.2 ∼ 0.8㎜ 의 유리 에폭시 수지 또는 BT (비스말레이미드트리아진) 수지로 이루어지는 절연성 기판 (30) 의 양면에 5 ∼ 250㎛ 의 구리박 (32) 이 적층되어 있는 구리 부착 적층판 (30A) 을 출발 재료로 하였다 (도 1 의 (A)). 먼저, 이 구리 부착 적층판을 드릴 삭공 (削孔) 하여 통과 구멍 (33) 을 천공하고 (도 1 의 (B)), 무전해 도금 처리 및 전해 도금 처리를 실시하여, 스루홀 (36) 의 측벽 도체층 (36b) 을 형성하였다 (도 1 의 (C)).
(2) 스루홀 (36) 을 형성한 기판 (30) 을 물 세정하고 건조시킨 후, NaOH (10g/ℓ), NaClO2 (40g/ℓ), Na3PO4 (6g/ℓ) 를 함유하는 수용액을 흑화욕 (산화욕) 으로 하는 흑화 처리, 및 NaOH (10g/ℓ), NaBH4 (6g/ℓ) 를 함유하는 수용액을 환원 욕으로 하는 환원 처리를 실시하여, 스루홀 (36) 의 측벽 도체층 (36b) 및 표면에 조화면 (粗化面) (36α) 을 형성한다 (도 1 의 (D)).
(3) 다음으로, 평균 입경 10㎛ 의 구리 입자를 함유하는 충전제 (37) (타츠타 전선 제조의 비도전성 구멍 충전 구리 페이스트, 상품명 : DD 페이스트) 를, 스루홀 (36) 에 스크린 인쇄에 의해 충전하고, 건조, 경화시킨다 (도 2 의 (A)). 이것은, 스루홀 부분에 개구를 형성한 마스크를 탑재한 기판 상에, 인쇄법으로 도포함으로써 스루홀에 충전시키고, 충전 후, 건조, 경화시킨다.
계속해서, 스루홀 (36) 로부터 비어져 나온 충전제 (37) 를, #600 의 벨트 연마지 (산쿄 이화학 제조) 를 사용한 벨트 샌더 연마에 의해 제거하고, 다시 이 벨트 샌더 연마에 의한 흠집을 제거하기 위한 버프 연마를 실시하여, 기판 (30) 의 표면을 평탄화시킨다 (도 2 의 (B) 참조). 이와 같이 하여, 스루홀 (36) 의 측벽 도체층 (36b) 과 수지 충전제 (37) 가 조화층 (36α) 을 개재하여 강고하게 밀착된 기판 (30) 을 얻는다.
(4) 상기 (3) 에서 평탄화시킨 기판 (30) 표면에, 팔라듐 촉매 (아토테크 제조) 를 부여하고, 무전해 구리 도금을 실시함으로써, 두께 0.6㎛ 의 무전해 구리 도금막 (23) 을 형성한다 (도 2 의 (C) 참조).
(5) 이어서, 이하의 조건에서 전해 구리 도금을 실시하여, 두께 15㎛ 의 전해 구리 도금막 (24) 을 형성하고, 도체 회로 (34) 가 되는 부분의 두께 형성 및 스루홀 (36) 에 충전된 충전제 (37) 를 덮는 덮개 도금층 (스루홀 랜드) 이 되는 부분을 형성한다 (도 2 의 (D)).
〔전해 도금 수용액〕
황산 180g/ℓ
황산구리 80g/ℓ
첨가제 (아토테크 재팬사 제조, 상품명 : 카파라시드 GL) 1㎖/ℓ
〔전해 도금 조건〕
전류 밀도 1A/d㎡
시간 70 분
온도 실온
(6) 도체 회로 및 덮개 도금층이 되는 부분을 형성한 기판 (30) 의 양면에, 시판되는 감광성 드라이 필름을 부착하고, 마스크를 탑재하고, 100mJ/㎠ 로 노광, 0.8％ 탄산나트륨으로 현상 처리하여, 두께 15㎛ 의 에칭 레지스트 (25) 를 형성한다 (도 2 의 (E) 참조).
(7) 그리고, 에칭 레지스트 (25) 를 형성하지 않은 부분의 도금막 (23, 24) 과 구리박 (32) 을, 염화 제 2 구리를 주성분으로 하는 에칭액으로 용해 제거하고, 추가로 에칭 레지스트 (25) 를 5％ KOH 로 박리 제거하여, 독립된 도체 회로 (34) 및 충전제 (37) 를 덮는 덮개 도금층 (36a) 을 형성한다 (도 3 의 (A) 참조).
(8) 다음으로, 도체 회로 (34) 및 충전제 (37) 를 덮는 덮개 도금층 (36a) 표면에 Cu-Ni-P 합금으로 이루어지는 두께 2.5㎛ 의 조화층 (요철층) (34β) 을 형성하고, 추가로 이 조화층 (34β) 표면에 두께 0.3㎛ 의 Sn 층을 형성하였다 (도 3 의 (B) 참조, 단, Sn 층에 대해서는 도시하지 않는다).
(9) 기판의 양면에, 기판보다 조금 큰 층간 수지 절연층용 수지 필름 (아지노모토사 제조 : 상품명 ; ABF-45SH) (50γ) 을 기판 상에 탑재하고, 압력 0.45㎫, 온도 80℃, 압착 시간 10 초의 조건에서 가 (假) 압착하여 재단한 후, 추가로 이하의 방법에 따라 진공 라미네이터 장치를 사용하여 부착함으로써 층간 수지 절연층 (50) 을 형성하였다 (도 3 의 (C)). 즉, 층간 수지 절연층용 수지 필름을 기판 상에, 진공도 67㎩, 압력 0.47㎫, 온도 85℃, 압착 시간 60 초의 조건에서 본 (本) 압착하고, 그 후, 170℃ 에서 40 분간 열 경화시켰다.
(10) 다음으로, 파장 10.4㎛ 의 CO2 가스 레이저로, 빔 직경 4.0㎜, 탑 해트 모드, 펄스 폭 3 ∼ 30μ 초, 마스크의 관통 구멍의 직경 1.0 ∼ 5.0㎜, 1 ∼ 3 쇼트의 조건에서 층간 수지 절연층 (50) 에 비어홀용 개구 (51) 를 형성하였다 (도 3 의 (D)).
(11) 비어홀용 개구 (51) 를 형성한 기판을, 60g/ℓ 의 과망간산을 함유하는 80℃ 의 용액에 10 분간 침지시켜, 층간 수지 절연층 (50) 표면에 존재하는 입자를 제거함으로써, 비어홀용 개구 (51) 의 내벽을 포함하는 층간 수지 절연층 (50) 의 표면에 조화면 (50α) 을 형성하였다 (도 4 의 (A)).
(12) 다음으로, 상기 처리를 종료한 기판을, 중화 용액 (시프레이사 제조) 에 침지시킨 후 물 세정하였다.
또한, 조면화 처리 (조화 깊이 3㎛) 한 그 기판의 표면에, 팔라듐 촉매를 부여함으로써, 층간 수지 절연층 표면 및 비어홀용 개구 내벽면에 촉매핵을 부착시켰 다. 즉, 상기 기판을 염화팔라듐 (PbCl2) 과 염화 제 1 주석 (SnCl2) 을 함유하는 촉매액 중에 침지시켜, 팔라듐 금속을 석출시킴으로써 촉매를 부여하였다.
(13) 다음으로, 우에무라 공업사 제조의 무전해 구리 도금 수용액 (술캅 PEA) 중에 촉매를 부여한 기판을 침지시키고, 조면 전체에 두께 0.3 ∼ 3.0㎛ 의 무전해 구리 도금막을 형성하여, 비어홀용 개구 (51) 의 내벽을 포함하는 층간 수지 절연층 (50) 의 표면에 무전해 구리 도금막 (52) 이 형성된 기판을 얻었다 (도 4 의 (B)).
〔무전해 도금 조건〕
34℃ 의 액온도에서 45 분
(14) 무전해 구리 도금막 (52) 이 형성된 기판에 시판되는 감광성 드라이 필름을 부착하고, 마스크를 탑재하고, 110mJ/㎠ 로 노광하고, 0.8％ 탄산나트륨 수용액으로 현상 처리함으로써, 두께 25㎛ 의 도금 레지스트 (54) 를 형성하였다. 이어서, 기판을 50℃ 의 물로 세정하여 탈지하고, 25℃ 의 물로 세정 후, 다시 황산으로 세정하고 나서, 이하의 조건에서 전해 도금을 실시하여, 도금 레지스트 (54) 비형성부에 두께 15㎛ 의 전해 구리 도금막 (56) 을 형성하였다 (도 4 의 (C)).
〔전해 도금액〕
황산 2.24㏖/ℓ
황산구리 0.26㏖/ℓ
첨가제 19.5㎖/ℓ
(아토테크 재팬사 제조, 카파라시드 GL)
〔전해 도금 조건〕
전류 밀도 1A/d㎡
시간 70 분
온도 22 ± 2℃
(15) 그리고, 도금 레지스트 (54) 를 5％ KOH 로 박리 제거한 후, 그 도금 레지스트 하의 무전해 도금막을 황산과 과산화수소의 혼합액으로 에칭 처리함으로써 용해 제거하여, 독립된 도체 회로 (58) 및 비어홀 (60) 로 하였다 (도 4 의 (D)).
(16) 이어서, 상기 (4) 와 동일한 처리를 실시하여, 도체 회로 (58) 및 비어홀 (60) 의 표면에 조화면 (58α) 을 형성하였다. 하층 도체 회로 (58) 의 두께는 15㎛ 의 두께였다 (도 5 의 (A)). 단, 하층 도체 회로의 두께는 5 ∼ 25㎛ 사이에서 형성해도 된다.
(17) 상기 (9) ∼ (16) 의 공정을 반복함으로써, 추가로 상층에 두께 15㎛ 의 도체 회로 (158) 및 비어홀 (160) 을 갖는 층간 절연층 (150) 을 형성하여, 다층 배선판을 얻었다 (도 5 의 (B)).
(18) 다음으로, 다층 배선 기판의 양면에, 시판되는 솔더 레지스트 조성물 (70) 을 10 ∼ 40㎛ 의 두께 (도 13 의 D4 참조) 로 도포하고, 70℃ 에서 20 분간, 70℃ 에서 30 분간의 조건에서 건조 처리를 실시한 후, 솔더 레지스트 개구부의 패 턴이 묘화된 두께 5㎜ 의 포토마스크를 솔더 레지스트층 (70) 에 밀착시켜 1000mJ/㎠ 의 자외선으로 노광하고, DMTG 용액으로 현상 처리하여, 상면측에 직경 W1 ＝ 60㎛ 인 개구 (71) 를, 하면측에 직경 200㎛ 의 개구 (71) 를 형성하였다 (도 5 의 (C)).
그리고, 추가로 80℃ 에서 1 시간, 100℃ 에서 1 시간, 120℃ 에서 1 시간, 150℃ 에서 3 시간의 조건에서 각각 가열 처리를 실시하여 솔더 레지스트층을 경화시킴으로써, 개구 (71) 를 갖고 그 두께 30㎛ 의 솔더 레지스트 패턴층을 형성하였다.
(19) 다음으로, 솔더 레지스트층 (70) 을 형성한 기판을, 염화니켈 (2.3 × 10－1㏖/ℓ), 하이포아인산나트륨 (2.8 × 10－1㏖/ℓ), 시트르산나트륨 (1.6 × 10－1㏖/ℓ) 을 함유하는 pH ＝ 4.5 의 무전해 니켈 도금액에 20 분간 침지시켜, 개구부 (71) 에 두께 5㎛ 의 니켈 도금층 (72) 을 형성하였다. 추가로, 그 기판을 시안화금칼륨 (7.6 × 10－3㏖/ℓ), 염화암모늄 (1.9 × 10－1㏖/ℓ), 시트르산나트륨 (1.2 × 10－1㏖/ℓ), 하이포아인산나트륨 (1.7 × 10－1㏖/ℓ) 을 함유하는 무전해 금 도금액에 80℃ 의 조건에서 7.5 분간 침지시켜, 니켈 도금층 (72) 상에 두께 0.03㎛ 의 금 도금층 (74) 을 형성하였다 (도 6). 니켈-금층 이외에도, 주석, 귀금속층 (금, 은, 팔라듐, 백금 등) 의 단층을 형성해도 된다. 이 공정에서, 개구 (71) 로부터 노출되는 도체 회로 (158) 상에 니켈 도금층 (72) 및 금 도금층 (74) 을 형성하여 접속 패드 (158P) 를 형성하였다. 여기서, 상기 서술한 바와 같이 솔더 레지스트층 (70) 의 두께를 30㎛ 로 조정하고, 두께 15㎛ 의 도체 회로 (158) 에 니켈 도금층 (72) 을 약 5㎛, 금 도금층 (74) 을 약 0.03㎛ 형성함으로써, 개구 (71) 상단에서 접속 패드 (158P) 의 표면 (금 도금층 (74) 의 표면) 까지의 깊이 (D2) 를 10㎛ 로 설정하였다.
(20) 땜납 볼 탑재 공정
계속해서, 도 12 를 참조하여 상기 서술한 땜납 볼 탑재 장치 (100) 에 의한 다층 프린트 배선판 (10) 에 대한 땜납 볼의 탑재 공정에 대해 도 7 ∼ 도 9 를 참조하여 설명한다.
(Ⅰ) 다층 프린트 배선판의 위치 인식, 보정
도 7 의 (A) 에 나타내는 바와 같이 다층 프린트 배선판 (10) 의 얼라인먼트 마크 (34M) 를 얼라인먼트 카메라 (146) 에 의해 인식하고, 볼 정렬용 마스크 (16) 에 대하여 다층 프린트 배선판 (10) 의 위치를 XYθ 흡인 테이블 (114) 에 의해 보정한다. 즉, 볼 정렬용 마스크 (16) 의 개구 (16a) 가 각각 다층 프린트 배선판 (10) 의 상면 개구 (71) 에 대응하도록 위치 조정한다.
(Ⅱ) 땜납 볼 공급
도 7 의 (B) 에 나타내는 바와 같이 땜납 볼 공급 장치 (122) 로부터 땜납 볼 (77) (직경 75㎛, Sn63Pb37 (히타치 금속사 제조)) 을 탑재통 (124) 측으로 정량 공급한다. 또한, 미리 탑재통 내에 공급해 두어도 된다. 실시예에서는, 땜납 볼에 Sn/Pb 땜납을 사용했는데, Sn 과 Ag, Cu, In, Bi, Zn 등의 군에서 선택되는 Pb 프리 땜납이어도 된다.
(Ⅲ) 땜납 볼 탑재
도 8 의 (A) 에 나타내는 바와 같이, 볼 정렬용 마스크 (16) 의 상방에, 그 볼 정렬용 마스크와의 소정의 클리어런스 (예를 들어, 볼 직경의 0.5 ∼ 4 배) 를 유지하면서 탑재통 (124) 을 위치시키고, 흡인부 (124b) 로부터 공기를 흡인함으로써, 탑재통과 프린트 배선판 사이 간극의 유속을 5m/sec ∼ 35m/sec 로 하여, 당해 탑재통 (124) 의 개구부 (124A) 바로 아래의 볼 정렬용 마스크 (16) 상에 땜납 볼 (77) 을 집합시켰다.
그 후, 도 8 의 (B) 및 도 9 의 (A) 그리고 도 12 의 (B) 및 도 12 의 (A) 에 나타내는 다층 프린트 배선판 (10) 의 Y 축을 따라 배열된 탑재통 (124) 을, X 방향 이동축 (140) 을 통하여 X 축을 따라 수평 방향으로 보낸다. 이로써, 볼 정렬용 마스크 (16) 상에 집합시킨 땜납 볼 (77) 을, 탑재통 (124) 의 이동에 수반하여 이동시켜, 볼 정렬용 마스크 (16) 의 개구 (16a) 를 통하여 다층 프린트 배선판 (10) 의 상면 개구 (71) 에 낙하, 탑재시켜 간다. 이로써, 땜납 볼 (77) 이 다층 프린트 배선판 (10) 측의 전체 접속 패드 상에 순차적으로 정렬된다.
여기에서는, 탑재통 (124) 을 이동시켰지만, 그 대신, 탑재통 (124) 을 고정시킨 상태에서 다층 프린트 배선판 (10) 및 볼 정렬용 마스크 (16) 를 이동시켜, 탑재통 (124) 바로 아래에 집합시킨 땜납 볼 (77) 을, 볼 정렬용 마스크 (16) 의 개구 (16a) 를 통하여 다층 프린트 배선판 (10) 의 개구 (71) 로 탑재시킬 수도 있다.
(Ⅳ) 부착 땜납 볼 제거
도 9 의 (B) 에 나타내는 바와 같이, 탑재통 (124) 에 의해 잉여의 땜납 볼 (77) 을 볼 정렬용 마스크 (16) 상에 개구 (16a) 가 없는 위치까지 유도한 후, 볼 제거통 (161) 에 의해 흡인 제거한다.
(21) 그 후, 230℃ 에서 리플로우함으로써 상면의 땜납 볼 (77) 을 용융시켜, 상면의 개구 (71) 에 탑재된 땜납 볼 (77) 로부터 높이 약 30㎛ (H1) 의 땜납 범프 (78U) 를 형성하였다 (도 9). 이 때, 솔더 레지스트층 (70) 의 두께를 조정함으로써, 개구 (71) 에 탑재된 땜납 볼 (77) 과 접속 패드 (158P) 의 거리를 근접시키기 때문에, 땜납 볼 (77) 을 리플로우하였을 때에 땜납 범프 (78U) 와 접속 패드 (158P) 의 접속을 이루기 쉬워진다. 특히, 땜납 볼 (77) 을, 개구 (71) 에 탑재된 상태에서 접속 패드 (158P) 에 접촉시키도록 솔더 레지스트층 (70) 의 두께를 조정하고 있기 때문에, 땜납 범프 (78U) 와 접속 패드 (158P) 의 접속을 확실하게 이룰 수 있다. 또한, 하면에 땜납 범프 (78D) 를 형성하였다.
(22) 그리고, 다층 프린트 배선판 (10) 에 IC 칩 (90) 을 탑재하고, 리플로우를 실시함으로써, 땜납 범프 (78U) 를 통하여 프린트 배선판의 접속 패드와 IC 칩 (90) 의 전극 (92) 이 접속된다. 그 후, 땜납 범프 (78D) 를 통하여 도터보드 (94) 에 장착한다 (도 11).
또한, 본 실시예에 따르면, 볼 정렬용 마스크 (16) 의 상방에 탑재통 (124) 을 위치시키고, 그 탑재통 (124) 으로부터 공기를 흡인함으로써 땜납 볼 (77) 을 집합시키고, 탑재통 (124) 또는 프린트 배선판 및 볼 정렬용 마스크 (16) 를 수평 방향으로 상대 이동시킴으로써, 탑재통 (124) 바로 아래에 집합시킨 땜납 볼 (77) 을, 볼 정렬용 마스크 (16) 상을 이동시켜, 볼 정렬용 마스크 (16) 의 개구 (16a) 를 통하여 다층 프린트 배선판 (10) 의 개구 (71) 에 낙하시킨다. 이 때, 개구 (71) 상단에서 접속 패드 (158P) 까지의 깊이를 얕게 함으로써, 땜납 볼 (77) 이 개구 (71) 상단면에서 걸리기 어렵게 하기 때문에, 미세한 땜납 볼 (77) 을 확실하게 다층 프린트 배선판 (10) 의 모든 소경 개구 (71) 에 탑재시킬 수 있다. 또한, 땜납 볼 (77) 을 비접촉으로 이동시키기 때문에, 스퀴지를 사용하는 경우와는 달리, 땜납 볼을 흠집 내지 않고 소경 개구 (71) 에 탑재할 수 있어, 땜납 범프 (78) 의 높이를 균일하게 할 수 있다. 또한, 흡인력에 의해 땜납 볼을 유도하기 때문에, 땜납 볼의 응집, 부착을 방지할 수 있다.
땜납 볼 (77) 을 접속 패드 (158P) 에 접촉시키도록, 개구 (71) 상단에서 접속 패드 (158P) 까지의 깊이 (D2) 를 솔더 레지스트층 (70) 의 두께 (D4) 에 따라 조정하는 것이 바람직하다. 이 관계를 도 13 을 참조하여 설명한다. 여기서, 개구 직경 W1 (반경 W1/2), 땜납 볼 (77) 의 반경을 R 로 하면, 개구 (71) 상단에서 땜납 볼 (77) 하단까지의 거리 (X) 는 하기 식으로 표시된다.
X ＝ R － √((R2 － (W1/2)2)
따라서, 개구 상단에서 접속 패드 표면까지의 깊이 (D2) 가 거리 (X) 이하가 되도록, 솔더 레지스트층 (70) 의 두께 (D4) 를 조정하는 것이 바람직하다.
그리고, 땜납 볼 (77) 과 접속 패드 (158) 사이에 존재하는 공극부 (V) 를 작게 하기 위해, 거리 (X) 는 작은 것이 바람직하다. 왜냐하면, 땜납 볼 (77) 을 리플로우에 의해 땜납 범프로 하기 위해서는, 그 공극부 (V) 의 공기를 땜납 범프 밖으로 압출시켜야만 한다. 만약, 공극부 (V) 에 존재하는 공기를 땜납 범프 밖으로 압출시킬 수 없으면, 접속 패드와 땜납 범프 사이에서 밀착성이 열화되거나, 땜납 범프 내에 보이드가 발생하기 때문이다. 접속 패드 상에 땜납 범프를 형성할 수 없게 되는 경우도 있다. 이러한 문제는 공극부 (V) 가 클수록 발생하기 쉽다.
여기서, 도 12 를 참조하여 상기 서술한 땜납 볼 탑재 장치를 사용하여 2500 개의 C4 접속 패드에 땜납 볼 (77) 을 탑재하였을 때의 수율을, 솔더 레지스트층 두께, 개구 직경, 땜납 볼 직경을 변경하여 시험한 결과를 도 14 중의 도표에 나타낸다.
이 결과로부터, 개구 상단에서부터 노출시키는 접속 패드 표면까지의 깊이 (D2) 가 18㎛ 이하인 것이 바람직하다는 것을 알 수 있었다. 이것은, 깊이 (X) 가 크면, 솔더 레지스트 개구 상단면에서 땜납 볼이 걸리기 쉬워져, 개구에 탑재할 수 없게 되는 경우가 있기 때문인 것으로 사료된다. 한편으로, D2 가 3㎛ 미만이 되면, 땜납 볼의 탑재성은 문제가 되지 않지만, 댐으로서의 능력이 저하되어, 땜납 볼을 리플로우하였을 때에 땜납이 흘러나와, 인접하는 접속 패드의 땜납과 접촉하여 단락을 발생시키는 경우가 있다. 또한, 땜납 볼 탑재 후, 기판을 이동시키고 있을 때에, 탑재를 완료한 땜납 볼이 솔더 레지스트를 뛰어넘어 버려, 땜납 볼이 탑재되어 있지 않은 접속 패드가 발생하는 경우가 있다. 이 때문에, 깊이 (D2) 는 3 ∼ 18㎛ 의 범위가 바람직하다. 또한, D2 ＝ 3, 7, 15, 20㎛ 일 때 의 땜납 범프 내를 X 선으로 관찰한 결과, D2 ＝ 3, 7, 15㎛ 의 경우, 범프 내에 보이드가 관찰되지 않았지만, D2 ＝ 20㎛ 의 경우, 범프 내에 보이드가 관찰되었다. 또한, 이 실시예에서는, 땜납 볼 탑재를 도 12 에 나타낸 장치로 실시하였지만, 땜납 볼 탑재를 일본 공개특허공보 평3-265150호, 일본 공개특허공보 제2000-77837호, 일본 공개특허공보 평8-20682호 등에서 개시된 땜납 범프를 픽업하여, 접속 패드에 탑재하는 방법으로 실시해도 된다.
도 1 은 본 발명의 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 2 는 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 3 은 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 4 는 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 5 는 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 6 은 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 7 은 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도 이다.
도 8 은 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 9 는 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 10 은 제 1 실시예에 관련된 다층 프린트 배선판의 단면도이다.
도 11 은 도 10 에 나타내는 다층 프린트 배선판에 IC 칩을 탑재한 상태를 나타내는 단면도이다.
도 12 의 (A) 는 본 발명의 실시예에 관련된 땜납 볼 탑재 장치의 구성을 나타내는 구성도이고, 도 12 의 (B) 는 도 12 의 (A) 의 땜납 볼 탑재 장치를 화살표 B 측에서 본 화살표도이다.
도 13 은 개구에 땜납 볼을 탑재한 상태를 나타내는 설명도이다.
도 14 는 땜납 볼의 탑재 수율의 시험 결과를 나타내는 도표이다.
도 15 의 (A) 는 선행 기술에서의 솔더 레지스트층 형성, 도 15 의 (B) 는 땜납 볼 탑재, 도 15 의 (C) 는 리플로우 후의 땜납 범프를 나타내는 설명도이다.
부호의 설명
30 : 기판
36 : 스루홀
40 : 수지 충전층
50 : 층간 수지 절연층
58 : 도체 회로
60 : 비어홀
70 : 솔더 레지스트층
71 : 개구
77 : 땜납 볼
78U : 땜납 범프
100 : 땜납 볼 탑재 장치
124 : 탑재통 (통 부재)
D2 : 개구 상단에서 접속 패드 표면까지의 깊이

Claims (6)

  1. (a) 상단에서부터 노출시키는 접속 패드 표면까지의 깊이가 3 ∼ 18㎛ 인 개구를 갖는 솔더 레지스트층을 형성하는 공정;
    (b) 상기 개구에 저융점 금속구를 탑재하는 공정; 및
    (c) 리플로우를 실시하여 상기 접속 패드 상에 저융점 금속구로부터 범프를 형성하는 공정을 적어도 구비하며,
    상기 (b) 공정에 있어서, 상기 솔더 레지스트층의 개구에 대응하는 개구부를 구비하는 마스크를 사용하여,
    상기 마스크의 상방에, 그 마스크에 대향하는 개구부를 구비하는 통 부재를 위치시키고, 그 통 부재에서 공기를 흡인함으로써, 당해 통 부재 바로 아래의 상기 마스크 상에 상기 저융점 금속구를 집합시키고, 상기 통 부재 또는 프린트 배선판 및 마스크를 수평 방향으로 상대 이동시킴으로써, 상기 통 부재 바로 아래에 집합시킨 상기 저융점 금속구를, 상기 마스크의 개구부를 통하여 상기 솔더 레지스트층의 개구에 낙하시키는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 (b) 공정에 있어서, 상기 저융점 금속구를 비접촉식으로 이동시키는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 통 부재에 의해 잉여의 저융점 금속구를 상기 마스크 상에 개구가 없는 위치까지 유도한 후, 제거통에 의해 흡인 제거하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 저융점 금속구는, Ag, Cu, In, Bi 및 Zn 으로된 군으로부터 선택되는 적어도 1 종과 Sn 으로부터 이루어지는 Pb 프리 땜납인 것을 특징으로 하는 프린트 배선판의 제조 방법.
KR1020087002447A 2006-01-27 2007-01-26 프린트 배선판의 제조 방법 KR100973950B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00019522 2006-01-27
JP2006019522 2006-01-27

Publications (2)

Publication Number Publication Date
KR20080028467A KR20080028467A (ko) 2008-03-31
KR100973950B1 true KR100973950B1 (ko) 2010-08-05

Family

ID=38309295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087002447A KR100973950B1 (ko) 2006-01-27 2007-01-26 프린트 배선판의 제조 방법

Country Status (7)

Country Link
US (1) US8083123B2 (ko)
EP (1) EP1978795A4 (ko)
JP (1) JP4666399B2 (ko)
KR (1) KR100973950B1 (ko)
CN (2) CN102098881A (ko)
TW (1) TW200746964A (ko)
WO (1) WO2007086509A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171895B (zh) 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
JP2009081334A (ja) * 2007-09-27 2009-04-16 Aisin Aw Co Ltd 多層プリント配線基板及びその製造方法。
KR101022942B1 (ko) * 2008-11-12 2011-03-16 삼성전기주식회사 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법
KR101079513B1 (ko) 2009-05-13 2011-11-03 삼성전기주식회사 범프 인쇄장치 및 그 제어방법
US9455211B2 (en) 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9508636B2 (en) * 2013-10-16 2016-11-29 Intel Corporation Integrated circuit package substrate
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
CN209572247U (zh) * 2017-02-23 2019-11-01 株式会社村田制作所 电子部件及电子设备
CN107318228B (zh) * 2017-08-29 2019-09-06 郑州云海信息技术有限公司 一种印制电路板的制造方法及其制造装置
US10695875B2 (en) * 2018-03-19 2020-06-30 Asia Vital Components Co., Ltd. Soldering method of soldering jig
CN111162013B (zh) * 2020-01-06 2021-08-24 亿芯微半导体科技(深圳)有限公司 一种半导体封装结构及一种半导体封装的制造方法
CN111199889B (zh) * 2020-01-10 2021-07-16 宝德照明集团有限公司 一种半导体封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326412A (ja) * 1996-06-07 1997-12-16 Tokuyama Corp ハンダボールの取り付け方法
JP2002151539A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd バンプ形成方法およびその装置
US6590991B1 (en) 1998-07-06 2003-07-08 Sanyo Electric Co., Ltd. Sound-vibration generator
JP2005057223A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105731B2 (ja) 1990-03-14 1994-12-21 新日本製鐵株式▲会▼社 バンプの転写方法及びその装置
JPH0820682A (ja) 1994-07-04 1996-01-23 Mitsubishi Cable Ind Ltd 電気絶縁性組成物
US5921458A (en) 1997-06-25 1999-07-13 Fan; Kuang-Shu Integrated circuit solder ball implant machine
JP2000077837A (ja) 1998-08-27 2000-03-14 Ibiden Co Ltd 半田ボール搭載装置及び搭載方法
US8035214B1 (en) * 1998-12-16 2011-10-11 Ibiden Co., Ltd. Conductive connecting pin for package substance
JP2001267731A (ja) 2000-01-13 2001-09-28 Hitachi Ltd バンプ付き電子部品の製造方法および電子部品の製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
KR100798662B1 (ko) 2004-08-04 2008-01-28 이비덴 가부시키가이샤 땜납 볼 탑재 방법 및 땜납 볼 탑재 장치
EP1887845A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
US7823762B2 (en) 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
DE102007023666A1 (de) * 2006-12-01 2008-06-05 Infineon Technologies Ag Halbleiterbaustein und Verfahren zur Herstellung eines Halbleiterbausteins
US7907801B2 (en) * 2007-01-17 2011-03-15 Ibiden Co., Ltd. Optical element, package substrate and device for optical communication
US7972521B2 (en) * 2007-03-12 2011-07-05 Semiconductor Components Industries Llc Method of making reliable wafer level chip scale package semiconductor devices
US7674987B2 (en) * 2007-03-29 2010-03-09 Ibiden Co., Ltd. Multilayer printed circuit board
TWI334643B (en) * 2007-04-11 2010-12-11 Nan Ya Printed Circuit Board Corp Solder pad and method of making the same
WO2009144846A1 (ja) * 2008-05-30 2009-12-03 イビデン株式会社 半田ボール搭載方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326412A (ja) * 1996-06-07 1997-12-16 Tokuyama Corp ハンダボールの取り付け方法
US6590991B1 (en) 1998-07-06 2003-07-08 Sanyo Electric Co., Ltd. Sound-vibration generator
JP2002151539A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd バンプ形成方法およびその装置
JP2005057223A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
CN101331812B (zh) 2011-02-02
EP1978795A1 (en) 2008-10-08
JP4666399B2 (ja) 2011-04-06
JPWO2007086509A1 (ja) 2009-06-25
EP1978795A4 (en) 2012-10-31
TWI353204B (ko) 2011-11-21
KR20080028467A (ko) 2008-03-31
US8083123B2 (en) 2011-12-27
US20090120680A1 (en) 2009-05-14
TW200746964A (en) 2007-12-16
CN102098881A (zh) 2011-06-15
WO2007086509A1 (ja) 2007-08-02
CN101331812A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
KR100973950B1 (ko) 프린트 배선판의 제조 방법
JP4731574B2 (ja) プリント配線板及びプリント配線板の製造方法
KR100973949B1 (ko) 프린트 배선판의 제조 방법
US8800143B2 (en) Multilayer printed wiring board and manufacturing method thereof
KR100905686B1 (ko) 프린트 배선판
JP4679588B2 (ja) プリント配線板の製造方法
US6838009B2 (en) Rework method for finishing metallurgy on chip carriers
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
JP4376891B2 (ja) 半導体モジュール
JP2002118203A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 9