JP2003051473A - 半導体ウェーハの裏面研削方法 - Google Patents

半導体ウェーハの裏面研削方法

Info

Publication number
JP2003051473A
JP2003051473A JP2001236763A JP2001236763A JP2003051473A JP 2003051473 A JP2003051473 A JP 2003051473A JP 2001236763 A JP2001236763 A JP 2001236763A JP 2001236763 A JP2001236763 A JP 2001236763A JP 2003051473 A JP2003051473 A JP 2003051473A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
grinding
resist film
bumps
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001236763A
Other languages
English (en)
Inventor
Kazunao Arai
一尚 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2001236763A priority Critical patent/JP2003051473A/ja
Priority to US10/197,754 priority patent/US6702652B2/en
Publication of JP2003051473A publication Critical patent/JP2003051473A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/061—Work supports, e.g. adjustable steadies axially supporting turning workpieces, e.g. magnetically, pneumatically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 表面にバンプが形成された半導体ウェーハの
裏面を研削する場合において、経済的かつ確実に半導体
ウェーハの割れを防止する。 【解決手段】 複数の回路が形成された半導体ウェーハ
Ｗの表面にレジスト膜１を塗布し、回路に対応して複数
のバンプ３を形成すべき領域のレジスト膜１を露光除去
して複数の細孔２を形成し、細孔２内にメッキを施して
複数のバンプ３を形成した後、表面に塗布されたレジス
ト膜１を除去することなく、レジスト膜１が塗布された
面をチャックテーブルに対面させて保持した状態で、半
導体ウェーハＷの裏面を研削する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面にバンプが形
成された半導体ウェーハの裏面を研削する方法に関す
る。
【０００２】
【従来の技術】図１１に示すように、ＩＣ、ＬＳＩ等の
回路が複数形成された半導体ウェーハＷ１は、表面に回
路保護用の保護テープＴ１を貼着し、保護テープＴ１を
下にしてチャックテーブル５０において保持し、回転す
る研削砥石５１を裏面に接触させて押圧力を加えること
により当該裏面が研削され、所定の厚さに形成される。
【０００３】また、図１２に示すように、表面にバンプ
と呼ばれる接続端子が形成された半導体ウェーハＷ２の
場合には、バンプ５２が形成された表面に、バンプ５２
が埋まるほどに糊層が厚い保護テープＴ２を貼着した
り、紫外線の照射により糊が硬化する保護テープを貼着
して研削に先立ち紫外線を照射して糊を硬化させたりす
ることにより、研削時の押圧力によりバンプ５２に生じ
る応力を緩和させ、応力の集中により半導体ウェーハＷ
２に割れが生じるのを防止している。
【０００４】
【発明が解決しようとする課題】しかしながら、いずれ
の場合もバンプの応力を充分に取り除くことはできず、
半導体ウェーハの割れを完全に防止することができな
い。また、特殊なテープが必要とされるため、不経済で
あるという問題もある。
【０００５】このように、表面にバンプが形成された半
導体ウェーハの裏面研削においては、経済的かつ確実に
半導体ウェーハの割れを防止することに課題を有してい
る。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の具体的手段として本発明は、複数の回路が格子状に形
成された半導体ウェーハの表面にレジスト膜を塗布し、
回路に対応して複数のバンプを形成すべき領域のレジス
ト膜を露光除去して複数の細孔を形成し、細孔内にメッ
キを施して複数のバンプを形成した後、表面に塗布され
たレジスト膜を除去することなく、レジスト膜が塗布さ
れた面をチャックテーブルに対面させて保持した状態
で、半導体ウェーハの裏面を研削する半導体ウェーハの
裏面研削方法を提供する。
【０００７】そしてこの半導体ウェーハの裏面研削方法
は、レジスト膜の表面に保護テープを貼着し、保護テー
プが貼着された面をチャックテーブルにおいて保持した
状態で半導体ウェーハの裏面を研削すること、バンプ
は、レジスト膜の厚さより低く形成されていること、バ
ンプは、金メッキまたは半田メッキにより形成され、バ
ンプの直径は５０μｍ〜２００μｍであり、高さは５０
μｍから２００μｍであることを付加的な要件とする。
【０００８】このように構成される半導体ウェーハの裏
面研削方法によれば、バンプの形成前に半導体ウェーハ
の表面に塗布したレジスト膜を除去することなく裏面を
研削するように構成したため、研削の際にバンプに応力
が集中することがなく、バンプの影響を受けずに研削を
行うことができる。
【０００９】また、レジスト膜自体が保護テープと同様
の機能を果たすため、保護テープを貼着せずに、チャッ
クテーブルにおいてレジスト膜の面を直接保持して研削
を行うことができる。
【００１０】
【発明の実施の形態】本発明の実施の形態について図１
〜図１０を参照して説明する。図１に示す半導体ウェー
ハＷの表面には、所定間隔を置いて格子状に配列された
複数の直線状領域であるストリートＳが存在し、ストリ
ートＳによって区画された多数の矩形領域Ｃには回路パ
ターンが施されている。
【００１１】まず、スピンコータ等を用いて、図２に示
すように半導体ウェーハＷの表面にレジスト膜１を塗布
する。このレジスト膜１は、後に形成されるバンプの高
さより厚く形成しておく。
【００１２】次に、例えばステッパを用いて露光、現像
によりバンプを形成すべき位置のレジスト膜を除去し、
形成するバンプの数だけ図３に示すような細孔２を形成
する。この細孔２の直径は、後に形成されるバンプの直
径と等しくなるようにする。
【００１３】そして、形成された細孔２の内部にメッキ
を施して、図４に示すようにバンプ３を形成する。この
バンプ３は、金メッキまたは半田メッキにより形成さ
れ、例えば、直径は５０μｍ〜２００μｍ、高さは５０
μｍ〜２００μｍである。図５は、すべての細孔２にバ
ンプ３が形成された状態を示している。
【００１４】次に、レジスト膜１を除去することなく、
裏面４の研削を行う。バンプ３はレジスト膜１から突出
せず、細孔２の中に埋まった状態となっているため、裏
面４の研削に際しては、図６に示すように、バンプが形
成された表面に保護テープＴを貼着してもよいし、保護
テープを貼着せず、図４及び図５に示した状態のままで
研削を行ってもよい。
【００１５】保護テープＴを貼着する場合であっても、
この保護テープＴは、糊層が厚い特殊なタイプである必
要はなく、バンプが形成されていない半導体ウェーハの
裏面研削に用いる通常のテープを使用することができ
る。以下においては、表面に保護テープを貼着せずに半
導体ウェーハＷの裏面を研削する場合について説明す
る。
【００１６】半導体ウェーハＷの裏面の研削には、例え
ば図７に示す研削装置１０を用いる。この研削装置１０
において、研削の対象となる半導体ウェーハＷは、図４
及び図５に示した状態でカセット１１に複数収容され
る。
【００１７】そして、搬出入手段１２によって取り出さ
れて表裏を反転して位置合わせ手段１３に載置され、こ
こで一定の位置に位置合わせされた後、第一の搬送手段
１４によってチャックテーブル１５に搬送され、裏面４
を上にして図８のように保持される。
【００１８】図７を参照して説明を続けると、チャック
テーブル１５、１６、１７は、ターンテーブル１８によ
って回転可能に支持されており、半導体ウェーハＷを保
持したチャックテーブル１５は、ターンテーブル１８が
左回りに所定角度（図７の例では１２０度）回転するこ
とにより、粗研削手段２０の直下に位置付けられる。
【００１９】粗研削手段２０は、壁部２１に垂直方向に
配設された一対のガイドレール２２にガイドされて駆動
源２３の駆動により上下動する支持部２４に支持され、
支持部２４の上下動に伴って上下動する構成となってい
る。この粗研削手段２０においては、回転可能に支持さ
れたスピンドル２５の先端にマウンタ２６を介して研削
ホイール２７が装着されている。研削ホイール２７は、
図９に示すように、ホイール基台２８の下部に粗研削用
の研削砥石２９が円環状に固着された構成となってい
る。
【００２０】粗研削手段２０の直下に位置付けられた半
導体ウェーハＷの裏面４は、粗研削手段２０がスピンド
ル２５の回転を伴って下方に研削送りされ、回転する研
削砥石２９が裏面に接触することにより粗研削される。
【００２１】次に、ターンテーブル１８が左回りに同じ
だけ回転することにより、粗研削された半導体ウェーハ
Ｗが仕上げ研削手段３０の直下に位置付けられる。
【００２２】仕上げ研削手段３０は、壁部２１に垂直方
向に配設された一対のガイドレール３１にガイドされて
駆動源３２の駆動により上下動する支持部３３に支持さ
れ、支持部３３の上下動に伴って上下動する構成となっ
ている。この仕上げ研削手段３０においては、回転可能
に支持されたスピンドル３４の先端にマウンタ３５を介
して研削ホイール３６が装着されている。この研削ホイ
ール３６は、図９に示すように、ホイール基台３７の下
部に仕上げ研削用の研削砥石３８が円環状に固着された
構成となっており、粗研削手段２０とは、研削砥石の種
類のみが異なる構成となっている。
【００２３】仕上げ研削手段３０の直下に位置付けられ
た半導体ウェーハＷの裏面４は、仕上げ研削手段３０が
スピンドル３４の回転を伴って下方に研削送りされ、回
転する研削砥石３８が裏面に接触することにより仕上げ
研削される。
【００２４】このようにして裏面が仕上げ研削された半
導体ウェーハＷは、第二の搬送手段４０によって洗浄手
段４１に搬送され、ここで洗浄により研削屑が除去され
た後、搬出入手段１２によってカセット４２に収容され
る。
【００２５】以上のようにして、研削装置１０において
は、カセット１１に収容されていたすべての半導体ウェ
ーハを取り出して粗研削及び仕上げ研削を行い、研削後
のすべての半導体ウェーハがカセット４２に収容され
る。
【００２６】以上のように、粗研削及び仕上げ研削は、
レジスト膜を除去しない状態、即ちバンプ３が細孔２の
中に埋まった状態で行われるため、応力がバンプに集中
することがなく、応力は一面に均一に発生する。従っ
て、バンプの影響を受けずに研削することができるた
め、半導体ウェーハＷに割れを生じさせることなく確実
に研削を行うことができる。
【００２７】また、従来のように、糊層が厚い保護テー
プや紫外線硬化型の保護テープ等の特殊な保護テープを
使用する必要がないため、生産性及び経済性が向上す
る。更に、レジスト膜自体が保護テープと同様の機能を
果たすため、保護テープを貼着せずに、チャックテーブ
ルにおいてレジスト膜の面を直接保持して研削を行うこ
とができ、この場合は更に生産性及び経済的が向上す
る。
【００２８】研削後の半導体ウェーハを収容したカセッ
ト４２は、レジスト膜を除去する工程に搬送され、最後
に、表面に形成されたレジスト膜１を除去することによ
り、図１０に示すように、表面からバンプ３が突出した
半導体ウェーハＷが形成される。
【００２９】
【発明の効果】以上説明したように、本発明に係る半導
体ウェーハの裏面研削方法によれば、バンプの形成前に
半導体ウェーハの表面に塗布したレジスト膜を除去する
ことなく裏面を研削するように構成したため、研削の際
にバンプに応力が集中することがない。従って、バンプ
の影響を受けずに研削を行うことができるため、半導体
ウェーハに割れが生じることがなく、特殊な保護テープ
も不要であるため、確実性、生産性及び経済性が向上す
る。
【００３０】また、レジスト膜自体が保護テープと同様
の機能を果たすため、保護テープを貼着せずに、チャッ
クテーブルにおいてレジスト膜の面を直接保持して研削
を行うことができ、更に生産性及び経済的が向上する。
【００３１】更に、レジスト膜に保護テープを貼着した
場合は、保護テープと共にレジスト膜を半導体ウェーハ
の表面から剥離することができる。
【図面の簡単な説明】
【図１】バンプを形成しようとする半導体ウェーハを示
す斜視図である。
【図２】同半導体ウェーハの表面にレジスト膜を塗布し
た状態を示す正面図である。
【図３】同レジスト膜を塗布した半導体ウェーハに細孔
を形成した状態を示す断面図である。
【図４】同細孔にバンプを形成した状態を示す断面図で
ある。
【図５】同バンプを形成した半導体ウェーハを示す斜視
図である。
【図６】同バンプを形成した半導体ウェーハのレジスト
膜の面に保護テープを貼着した状態を示す断面図であ
る。
【図７】同バンプを形成した半導体ウェーハの裏面の研
削に用いる研削装置の一例を示す斜視図である。
【図８】同バンプを形成した半導体ウェーハを研削装置
のチャックテーブルにおいて保持した状態を示す断面図
である。
【図９】同研削装置の粗研削手段、仕上げ研削手段を構
成する研削ホイールを示す斜視図である。
【図１０】研削後にレジスト膜を除去した半導体ウェー
ハを示す断面図である。
【図１１】表面にバンプが形成されていない半導体ウェ
ーハの裏面を研削する様子を示す略示的断面図である。
【図１２】表面にバンプが形成されている半導体ウェー
ハの裏面を研削する様子を示す略示的断面図である。
【符号の説明】
１…レジスト膜 ２…細孔 ３…バンプ ４…裏面 １０…研削装置 １１…カセット １２…搬出入手段 １３…位置合わせ手段 １４…第一の搬送手段 １５、１６、１７…チャックテーブル １８…ターンテーブル ２０…粗研削手段 ２１…壁部 ２２…ガイドレール ２３…駆動源 ２４…支持部 ２５…スピンドル ２６…マウンタ ２７…研削ホイール ２８…ホイール基台 ２９…研削砥石 ３０…仕上げ研削手段 ３１…ガイドレール ３２…駆動源 ３３…支持部 ３４…スピンドル ３５…マウンタ ３６…研削ホイール ３７…ホイール基台 ３８…研削砥石 ４０…第二の搬送手段 ４１…洗浄手段 ４２…カセット Ｗ…半導体ウェーハ Ｔ…保護テープ Ｓ…ストリート ５０…チャックテーブル ５１…研削砥石 ５２…バンプ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数の回路が格子状に形成された半導体
    ウェーハの表面にレジスト膜を塗布し、該回路に対応し
    て複数のバンプを形成すべき領域のレジスト膜を露光除
    去して複数の細孔を形成し、該細孔内にメッキを施して
    複数のバンプを形成した後、該表面に塗布されたレジス
    ト膜を除去することなく、該レジスト膜が塗布された面
    をチャックテーブルに対面させて保持した状態で、該半
    導体ウェーハの裏面を研削する半導体ウェーハの裏面研
    削方法。
  2. 【請求項２】 レジスト膜の表面に保護テープを貼着
    し、該保護テープが貼着された面をチャックテーブルに
    おいて保持した状態で、該半導体ウェーハの裏面を研削
    する請求項１に記載の半導体ウェーハの裏面研削方法。
  3. 【請求項３】 バンプは、レジスト膜の厚さより低く形
    成されている請求項１または２に記載の半導体ウェーハ
    の裏面研削方法。
  4. 【請求項４】 バンプは、金メッキまたは半田メッキに
    より形成され、該バンプの直径は５０μｍ〜２００μｍ
    であり、高さは５０μｍから２００μｍである請求項
    １、２または３に記載の半導体ウェーハの裏面研削方
    法。
JP2001236763A 2001-08-03 2001-08-03 半導体ウェーハの裏面研削方法 Pending JP2003051473A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001236763A JP2003051473A (ja) 2001-08-03 2001-08-03 半導体ウェーハの裏面研削方法
US10/197,754 US6702652B2 (en) 2001-08-03 2002-07-19 Method of grinding rear side of semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001236763A JP2003051473A (ja) 2001-08-03 2001-08-03 半導体ウェーハの裏面研削方法

Publications (1)

Publication Number Publication Date
JP2003051473A true JP2003051473A (ja) 2003-02-21

Family

ID=19067973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001236763A Pending JP2003051473A (ja) 2001-08-03 2001-08-03 半導体ウェーハの裏面研削方法

Country Status (2)

Country Link
US (1) US6702652B2 (ja)
JP (1) JP2003051473A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038894A1 (ja) * 2003-10-16 2005-04-28 Lintec Corporation 表面保護用シートおよび半導体ウエハの研削方法
JP2007149974A (ja) * 2005-11-28 2007-06-14 Oki Electric Ind Co Ltd 半導体素子の製造方法
US7682224B2 (en) 2007-06-19 2010-03-23 Disco Corporation Method of machining substrate

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857642B1 (ko) * 2001-04-09 2008-09-08 니혼 미크로 코팅 가부시끼 가이샤 접촉자 선단 및 측면 클리닝 용구
JP2003209082A (ja) * 2002-01-15 2003-07-25 Nitto Denko Corp 保護テープの貼付方法およびその装置並びに保護テープの剥離方法
JP2004153193A (ja) * 2002-11-01 2004-05-27 Disco Abrasive Syst Ltd 半導体ウエーハの処理方法
US7135124B2 (en) * 2003-11-13 2006-11-14 International Business Machines Corporation Method for thinning wafers that have contact bumps
KR20080037681A (ko) * 2005-08-23 2008-04-30 로무 가부시키가이샤 반도체 칩 및 그 제조 방법 및 반도체 장치
JP2007243112A (ja) * 2006-03-13 2007-09-20 Disco Abrasive Syst Ltd ウェーハの凹状加工方法及び凹凸吸収パッド
US7498236B2 (en) * 2006-11-28 2009-03-03 International Business Machines Corporation Silicon wafer thinning end point method
JP5197037B2 (ja) * 2008-01-30 2013-05-15 株式会社東京精密 バンプが形成されたウェーハを処理するウェーハ処理方法
US9950404B1 (en) * 2012-03-29 2018-04-24 Alta Devices, Inc. High throughput polishing system for workpieces
CN108927713A (zh) * 2018-07-10 2018-12-04 广东先导先进材料股份有限公司 光学零件的抛光方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225323A (ja) * 1988-03-04 1989-09-08 Nec Corp 半導体装置の製造方法
JPH0377327A (ja) * 1989-08-19 1991-04-02 Fujitsu Ltd バンプ電極形半導体装置およびその製造方法
JPH09243661A (ja) * 1996-03-06 1997-09-19 Nitto Denko Corp プローブの製造方法およびそれに用いられる回路基板
JP2000138260A (ja) * 1998-10-30 2000-05-16 Sony Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672344A (en) * 1987-12-30 1997-09-30 The Regents Of The University Of Michigan Viral-mediated gene transfer system
JPH0215652A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2839376B2 (ja) * 1991-02-05 1998-12-16 三菱電機株式会社 半導体装置の製造方法
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225323A (ja) * 1988-03-04 1989-09-08 Nec Corp 半導体装置の製造方法
JPH0377327A (ja) * 1989-08-19 1991-04-02 Fujitsu Ltd バンプ電極形半導体装置およびその製造方法
JPH09243661A (ja) * 1996-03-06 1997-09-19 Nitto Denko Corp プローブの製造方法およびそれに用いられる回路基板
JP2000138260A (ja) * 1998-10-30 2000-05-16 Sony Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038894A1 (ja) * 2003-10-16 2005-04-28 Lintec Corporation 表面保護用シートおよび半導体ウエハの研削方法
US7438631B2 (en) 2003-10-16 2008-10-21 Lintec Corporation Surface-protecting sheet and semiconductor wafer lapping method
JP2007149974A (ja) * 2005-11-28 2007-06-14 Oki Electric Ind Co Ltd 半導体素子の製造方法
US7682224B2 (en) 2007-06-19 2010-03-23 Disco Corporation Method of machining substrate

Also Published As

Publication number Publication date
US20030027501A1 (en) 2003-02-06
US6702652B2 (en) 2004-03-09

Similar Documents

Publication Publication Date Title
TWI241674B (en) Manufacturing method of semiconductor chip
JP3865184B2 (ja) 半導体装置の製造方法
JP4154067B2 (ja) 研削装置
JP2004296839A (ja) 半導体チップの製造方法
JP4673195B2 (ja) ウエーハの加工方法
JP2003051473A (ja) 半導体ウェーハの裏面研削方法
JP2004207606A (ja) ウェーハサポートプレート
JP2002343756A (ja) ウェーハ平面加工装置
JP5773660B2 (ja) 樹脂剥がし装置および研削加工装置
KR20170030035A (ko) 웨이퍼의 가공 방법
KR101757932B1 (ko) 웨이퍼 반송 기구
KR101840478B1 (ko) 웨이퍼 가공 방법
JP2003209080A (ja) 半導体ウェーハ保護部材及び半導体ウェーハの研削方法
JP3556399B2 (ja) 半導体ウエーハの研磨方法
JP7002874B2 (ja) 基板処理システム
JP2001284303A (ja) 研削装置
JP2011054808A (ja) ウエーハの加工方法及び該加工方法により加工されたウエーハ
JP2009158536A (ja) ウエーハの加工方法
TWI829950B (zh) 保護構件形成方法及保護構件形成裝置
JP2004082319A (ja) チップの研削方法及びリングフレーム固定機構
TWI737810B (zh) 晶圓之加工方法
JPH1092776A (ja) 被加工物用保護部材及びウエーハの研磨方法
JP4796240B2 (ja) 半導体ウエーハの研削方法
TWI762698B (zh) 基板處理方法
JP7025249B2 (ja) 被加工物の研削方法。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110201