JP4899095B2 - 半導体装置の製造方法及び該方法に用いられる接着剤 - Google Patents
半導体装置の製造方法及び該方法に用いられる接着剤 Download PDFInfo
- Publication number
- JP4899095B2 JP4899095B2 JP2006326672A JP2006326672A JP4899095B2 JP 4899095 B2 JP4899095 B2 JP 4899095B2 JP 2006326672 A JP2006326672 A JP 2006326672A JP 2006326672 A JP2006326672 A JP 2006326672A JP 4899095 B2 JP4899095 B2 JP 4899095B2
- Authority
- JP
- Japan
- Prior art keywords
- epoxy resin
- radical polymerization
- wiring board
- circuit wiring
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29394—Base material with a principal constituent of the material being a liquid not provided for in groups H01L2224/293 - H01L2224/29391
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
- H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83095—Temperature settings
- H01L2224/83099—Ambient temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
本発明は、半導体チップの電極と回路配線基板の電極とがバンプを介して電気的に接続され、前記半導体チップと前記回路配線基板との間に接着剤を有する半導体装置の製造方法及び該方法に用いられる接着剤に関する。
近年、コンピュータ等の電子機器の高速化、小型化に伴い、プリント配線板やセラミック基板への電子部品（半導体チップ）の高密度実装の要求が高まっており、斯かる要求を満たす方式としてベアチップ実装方式が注目されている。このベアチップ実装方式においては、半導体チップと回路配線基板との電気的接続をワイヤーボンディングにより達成するフェイスアップ実装に代わり、半導体チップと回路配線基板との電気的接続を半導体チップと回路配線基板における電極との間にバンプを介在させることにより達成するフェイスダウン実装、即ちフリップチップボンディングが採用される傾向にある。このようなフリップチップボンディングにおいては、高密度化のための微細化（小型化及び多ピン化）、半導体チップと回路配線基板との熱膨張率の相違、及び熱応力の発生等を考慮して、常温で接合されることが要求されている。
常温で接合する方法として、常温硬化が可能な硬化剤をカプセル膜で覆ってマイクロカプセル化し（図３）、このマイクロカプセル化された硬化剤に荷重を加えて圧力によりマイクロカプセルを破壊して、マイクロカプセルのコア材である硬化剤を接着剤中に分散させ、接着剤を硬化させる感光法がある。
しかしながら、フリップチップボンディングにおいて、半導体チップにおけるバンプと回路配線基板における電極との間に介在するマイクロカプセルは破壊されやすいものの、半導体チップにおけるバンプと回路配線基板における電極との間に介在していないマイクロカプセルには十分な圧力が加わらずに、マイクロカプセルの破壊が十分に起こっていなかった（図４Ａ及び図４Ｂ）。これにより、接着剤の硬化が十分でなく、半導体チップと回路配線基板との接合強度が十分に得られない、接着剤の硬化時間が長くなる、アフターキュアとして更なる加熱が必要となる等の問題がある（特許文献１参照）。
本発明は、従来における問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、半導体チップをフリップチップボンディングにより回路配線基板に実装する際、常温で（加熱されることなく）エポキシ系樹脂の硬化反応を促進させて半導体チップと回路配線基板との良好な接合を実現することができる半導体装置の製造方法及び該方法に用いられる接着剤を提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の半導体装置の製造方法は、半導体チップの電極と回路配線基板の電極とがバンプを介して電気的に接続され、前記半導体チップと前記回路配線基板との間に接着剤を有する半導体装置の製造方法において、前記回路配線基板（前記半導体チップ）の電極形成面に、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物を塗布する第１の塗布工程と、前記半導体チップ（前記回路配線基板）の電極形成面に、ラジカル重合開始剤を含む第２の組成物を塗布する第２の塗布工程と、前記半導体チップの電極形成面と前記回路配線基板の電極形成面とを対向させ、前記塗布された第１の組成物と前記塗布された第２の組成物とを接触させる接触工程と、前記エポキシ系樹脂を硬化させるエポキシ系樹脂硬化工程とを含むことを特徴とする。
該半導体装置の製造方法では、前記第１の塗布工程において、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物が回路配線基板（半導体チップ）の電極形成面に塗布され、前記第２の塗布工程において、ラジカル重合開始剤を含む第２の組成物が半導体チップ（回路配線基板）の電極形成面に塗布され、前記接触工程において、前記半導体チップの電極形成面と前記回路配線基板の電極形成面とが対向され、前記塗布された第１の組成物と前記塗布された第２の組成物とが接触される。その結果、ラジカル重合反応を開始させ、該ラジカル重合反応において発生する反応熱により残存するマイクロカプセルのカプセル膜を溶解させ、加熱することなくエポキシ系樹脂の硬化反応を促進することができる。また、該ラジカル重合反応の反応熱によりエポキシポリマー分子等を活性化させ、加熱することなくエポキシ系樹脂の硬化反応を促進することができる。
本発明の接着剤は、半導体チップと回路配線基板とを接着する接着剤において、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物と、ラジカル重合開始剤を含む第２の組成物との二液型の接着剤からなり、前記ラジカル重合が可能なモノマーのラジカル重合反応において発生する反応熱によって前記カプセル膜が溶解可能であることを特徴とする。
該接着剤においては、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物と、ラジカル重合開始剤を含む第２の組成物との二液型の接着剤からなるので、ラジカル重合が可能なモノマーとラジカル重合開始剤との接触によってラジカル重合反応を開始させ、該ラジカル重合反応において発生する反応熱により残存するマイクロカプセルのカプセル膜を溶解させ、加熱することなくエポキシ系樹脂の硬化反応を促進することができる。また、該ラジカル重合反応の反応熱によりエポキシポリマー分子等を活性化させ、加熱することなくエポキシ系樹脂の硬化反応を促進することができる。
なお、本発明の前記半導体装置の製造方法により製造された半導体装置は、前記半導体チップと前記回路配線基板との接着強度に優れ、高品質かつ高性能である。
本発明の半導体装置の製造方法は、半導体チップの電極と回路配線基板の電極とがバンプを介して電気的に接続され、前記半導体チップと前記回路配線基板との間に接着剤を有する半導体装置の製造方法において、前記回路配線基板（前記半導体チップ）の電極形成面に、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物を塗布する第１の塗布工程と、前記半導体チップ（前記回路配線基板）の電極形成面に、ラジカル重合開始剤を含む第２の組成物を塗布する第２の塗布工程と、前記半導体チップの電極形成面と前記回路配線基板の電極形成面とを対向させ、前記塗布された第１の組成物と前記塗布された第２の組成物とを接触させる接触工程と、前記エポキシ系樹脂を硬化させるエポキシ系樹脂硬化工程とを含むことを特徴とする。
該半導体装置の製造方法では、前記第１の塗布工程において、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物が回路配線基板（半導体チップ）の電極形成面に塗布され、前記第２の塗布工程において、ラジカル重合開始剤を含む第２の組成物が半導体チップ（回路配線基板）の電極形成面に塗布され、前記接触工程において、前記半導体チップの電極形成面と前記回路配線基板の電極形成面とが対向され、前記塗布された第１の組成物と前記塗布された第２の組成物とが接触される。その結果、ラジカル重合反応を開始させ、該ラジカル重合反応において発生する反応熱により残存するマイクロカプセルのカプセル膜を溶解させ、加熱することなくエポキシ系樹脂の硬化反応を促進することができる。また、該ラジカル重合反応の反応熱によりエポキシポリマー分子等を活性化させ、加熱することなくエポキシ系樹脂の硬化反応を促進することができる。
本発明の接着剤は、半導体チップと回路配線基板とを接着する接着剤において、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物と、ラジカル重合開始剤を含む第２の組成物との二液型の接着剤からなり、前記ラジカル重合が可能なモノマーのラジカル重合反応において発生する反応熱によって前記カプセル膜が溶解可能であることを特徴とする。
該接着剤においては、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物と、ラジカル重合開始剤を含む第２の組成物との二液型の接着剤からなるので、ラジカル重合が可能なモノマーとラジカル重合開始剤との接触によってラジカル重合反応を開始させ、該ラジカル重合反応において発生する反応熱により残存するマイクロカプセルのカプセル膜を溶解させ、加熱することなくエポキシ系樹脂の硬化反応を促進することができる。また、該ラジカル重合反応の反応熱によりエポキシポリマー分子等を活性化させ、加熱することなくエポキシ系樹脂の硬化反応を促進することができる。
なお、本発明の前記半導体装置の製造方法により製造された半導体装置は、前記半導体チップと前記回路配線基板との接着強度に優れ、高品質かつ高性能である。
本発明によると、従来における問題を解決することができ、半導体チップをフリップチップボンディングにより回路配線基板に実装する際、常温で（加熱されることなく）エポキシ系樹脂の硬化反応を促進させて半導体チップと回路配線基板との良好な接合を実現することができる半導体装置の製造方法及び該方法に用いられる接着剤を提供することができる。
（接着剤）
本発明の接着剤は、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤（マイクロカプセル化されたエポキシ系樹脂硬化剤）、及びラジカル重合が可能なモノマーを含む第１の組成物と、ラジカル重合開始剤を含む第２の組成物との二液型の接着剤からなり、更に必要に応じて適宜選択した、その他の成分とを含んでなる。
本発明の接着剤は、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤（マイクロカプセル化されたエポキシ系樹脂硬化剤）、及びラジカル重合が可能なモノマーを含む第１の組成物と、ラジカル重合開始剤を含む第２の組成物との二液型の接着剤からなり、更に必要に応じて適宜選択した、その他の成分とを含んでなる。
−第１の組成物−
前記第１の組成物は、図１に示すように、エポキシ系樹脂（エポキシ主剤）１と、カプセル膜で覆われたエポキシ系樹脂硬化剤２と、ラジカル重合が可能なモノマー３とを少なくとも含んでなる。
前記第１の組成物は、図１に示すように、エポキシ系樹脂（エポキシ主剤）１と、カプセル膜で覆われたエポキシ系樹脂硬化剤２と、ラジカル重合が可能なモノマー３とを少なくとも含んでなる。
−−エポキシ系樹脂−−
前記エポキシ系樹脂１としては、エポキシ系接着剤に使用されるものであれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ナフタレン型等のエポキシ系樹脂が好適に挙げられる。ここで、エポキシ系樹脂とは、比較的低分子量のエポキシ系樹脂を意味し、硬化させることにより架橋して高分子量になるものをいう。
前記エポキシ系樹脂１としては、エポキシ系接着剤に使用されるものであれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ナフタレン型等のエポキシ系樹脂が好適に挙げられる。ここで、エポキシ系樹脂とは、比較的低分子量のエポキシ系樹脂を意味し、硬化させることにより架橋して高分子量になるものをいう。
−−カプセル膜で覆われたエポキシ系樹脂硬化剤−−
前記カプセル膜で覆われたエポキシ系樹脂硬化剤２としては、コア材としてのエポキシ系樹脂硬化剤と、エポキシ系樹脂硬化剤を覆うカプセル膜とを含むものであれば、特に制限はなく、目的に応じて適宜選択することができる。エポキシ系樹脂硬化剤としては、エポキシ系接着剤に使用されるものをいずれも使用することができ、例えば、フタル酸、ヘキサヒドロフタル酸、テトラヒドロフタル酸、メチルテトラヒドロフタル酸、メチルナジック酸、マレイン酸、トリメリット酸、ピロメリット酸等の酸、イミダゾール、ジシアンジアミド等が挙げられる。なお、上記の酸としては、一又は二無水物を使用することが好ましい。これらのエポキシ系樹脂硬化剤は、単独で又は二以上のものを組み合わせて使用してもよい。カプセル膜は、コア材としてのエポキシ系樹脂硬化剤を分散媒中に乳化分散させることにより形成されるものであり、例えば、メタクリル樹脂等の熱可塑性樹脂からなる。
カプセル膜で覆われたエポキシ系樹脂硬化剤２のエポキシ系樹脂１に対する使用割合としては、エポキシ系樹脂１及びエポキシ系樹脂硬化剤の種類に応じて適宜決められる。エポキシ系樹脂１としてビスフェノールＦ型エポキシ樹脂を用い、エポキシ系樹脂硬化剤としてイミダゾールを用いた場合、エポキシ系樹脂１の１００重量部に対して、カプセル膜で覆われたエポキシ系樹脂硬化剤（マイクロカプセル化されたエポキシ系樹脂硬化剤）２が５０〜８０重量部程度含まれていることが好ましい。
前記カプセル膜で覆われたエポキシ系樹脂硬化剤２としては、コア材としてのエポキシ系樹脂硬化剤と、エポキシ系樹脂硬化剤を覆うカプセル膜とを含むものであれば、特に制限はなく、目的に応じて適宜選択することができる。エポキシ系樹脂硬化剤としては、エポキシ系接着剤に使用されるものをいずれも使用することができ、例えば、フタル酸、ヘキサヒドロフタル酸、テトラヒドロフタル酸、メチルテトラヒドロフタル酸、メチルナジック酸、マレイン酸、トリメリット酸、ピロメリット酸等の酸、イミダゾール、ジシアンジアミド等が挙げられる。なお、上記の酸としては、一又は二無水物を使用することが好ましい。これらのエポキシ系樹脂硬化剤は、単独で又は二以上のものを組み合わせて使用してもよい。カプセル膜は、コア材としてのエポキシ系樹脂硬化剤を分散媒中に乳化分散させることにより形成されるものであり、例えば、メタクリル樹脂等の熱可塑性樹脂からなる。
カプセル膜で覆われたエポキシ系樹脂硬化剤２のエポキシ系樹脂１に対する使用割合としては、エポキシ系樹脂１及びエポキシ系樹脂硬化剤の種類に応じて適宜決められる。エポキシ系樹脂１としてビスフェノールＦ型エポキシ樹脂を用い、エポキシ系樹脂硬化剤としてイミダゾールを用いた場合、エポキシ系樹脂１の１００重量部に対して、カプセル膜で覆われたエポキシ系樹脂硬化剤（マイクロカプセル化されたエポキシ系樹脂硬化剤）２が５０〜８０重量部程度含まれていることが好ましい。
−ラジカル重合が可能なモノマー−
前記ラジカル重合が可能なモノマー３としては、ラジカル重合が可能であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ω−カルボキシ−ポリカプロラクトンモノ（メタ）アクリレート、（メタ）アクリル酸、（メタ）アクリル酸アルキルエステル、（メタ）アクリル酸ヒドロキシアルキルエステル、（メタ）アクリル酸ヒドロキシアルキルエステル、（メタ）アクリル酸フェノキシアルキルエステル、（メタ）アクリル酸シクロアルキルエステル、（メタ）アクリル酸テトラヒドロフルフリルエステル、エチレングリコールのジ（メタ）アクリレート、エポキシ（メタ）アクリレート、ウレタン（メタ）アクリレート、ポリエステル（メタ）アクリレート、ビスフェノールＡのアルキレンオキシド付加物の（メタ）アクリレート、シアネート化合物等が挙げられる。上記の例示において、アルキルとしては、メチル、エチル、プロピル、ブチル、ペンチル、ヘキシル等が挙げられ、シクロアルキルとしては、シクロプロピル、シクロブチル、シクロペンチル、シクロヘキシル等が挙げられる。これらの（メタ）アクリルモノマーは、単独で又は二以上のものを組み合わせて使用してもよい。なお、本明細書では、（メタ）アクリルは、アクリル及びメタクリルの両方を示し、（メタ）アクリレートは、アクリレート及びメタクリレートの両方を示す用語として使用している。前記ラジカル重合が可能なモノマー３としては、特に、常温で（加熱されることなく）ラジカル重合が可能であり、該ラジカル重合反応の反応熱が大きいもの（例えば、ウレタンアクリレート、エポキシアクリレート）が好ましい。
ラジカル重合が可能なモノマー３のエポキシ系樹脂１に対する使用割合は、エポキシ系樹脂１及びラジカル重合が可能なモノマー３の種類に応じて適宜決められる。エポキシ系樹脂１としてビスフェノールＦ型エポキシ樹脂を用い、ラジカル重合が可能なモノマー３としてウレタンアクリレートを用いた場合、エポキシ系樹脂１の１００重量部に対して、ラジカル重合が可能なモノマー３が１００重量部程度含まれていることが好ましい。
前記ラジカル重合が可能なモノマー３としては、ラジカル重合が可能であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ω−カルボキシ−ポリカプロラクトンモノ（メタ）アクリレート、（メタ）アクリル酸、（メタ）アクリル酸アルキルエステル、（メタ）アクリル酸ヒドロキシアルキルエステル、（メタ）アクリル酸ヒドロキシアルキルエステル、（メタ）アクリル酸フェノキシアルキルエステル、（メタ）アクリル酸シクロアルキルエステル、（メタ）アクリル酸テトラヒドロフルフリルエステル、エチレングリコールのジ（メタ）アクリレート、エポキシ（メタ）アクリレート、ウレタン（メタ）アクリレート、ポリエステル（メタ）アクリレート、ビスフェノールＡのアルキレンオキシド付加物の（メタ）アクリレート、シアネート化合物等が挙げられる。上記の例示において、アルキルとしては、メチル、エチル、プロピル、ブチル、ペンチル、ヘキシル等が挙げられ、シクロアルキルとしては、シクロプロピル、シクロブチル、シクロペンチル、シクロヘキシル等が挙げられる。これらの（メタ）アクリルモノマーは、単独で又は二以上のものを組み合わせて使用してもよい。なお、本明細書では、（メタ）アクリルは、アクリル及びメタクリルの両方を示し、（メタ）アクリレートは、アクリレート及びメタクリレートの両方を示す用語として使用している。前記ラジカル重合が可能なモノマー３としては、特に、常温で（加熱されることなく）ラジカル重合が可能であり、該ラジカル重合反応の反応熱が大きいもの（例えば、ウレタンアクリレート、エポキシアクリレート）が好ましい。
ラジカル重合が可能なモノマー３のエポキシ系樹脂１に対する使用割合は、エポキシ系樹脂１及びラジカル重合が可能なモノマー３の種類に応じて適宜決められる。エポキシ系樹脂１としてビスフェノールＦ型エポキシ樹脂を用い、ラジカル重合が可能なモノマー３としてウレタンアクリレートを用いた場合、エポキシ系樹脂１の１００重量部に対して、ラジカル重合が可能なモノマー３が１００重量部程度含まれていることが好ましい。
−第２の組成物−
前記第２の組成物は、ラジカル重合開始剤を少なくとも含んでなる。
−−ラジカル重合開始剤−−
前記ラジカル重合開始剤としては、ラジカル重合を開始するものであれば、特に制限はなく、目的に応じて適宜選択することができる。例えば、低温分解型のｔ−ヘキシルペルオキシ−２−エチルヘキサノアート（ｔ−Ｈｅｘｙｌ ｐｅｒｏｘｙ−２−ｅｔｈｙｌｈｅｘａｎｏａｔｅ）及びｔ−ブチルペルオキシ−２−エチルヘキサノアート（ｔ−Ｂｕｔｙｌ ｐｅｒｏｘｙ−２−ｅｔｈｙｌｈｅｘａｎｏａｔｅ）や、中温分解型の２,３−ジメチル−２,３−ジフェニルブタン（２,３−Ｄｉｍｅｔｈｙｌ−２,３−ｄｉｐｈｅｎｙｌｂｕｔａｎｅ）等が挙げられる。
前記第２の組成物は、ラジカル重合開始剤を少なくとも含んでなる。
−−ラジカル重合開始剤−−
前記ラジカル重合開始剤としては、ラジカル重合を開始するものであれば、特に制限はなく、目的に応じて適宜選択することができる。例えば、低温分解型のｔ−ヘキシルペルオキシ−２−エチルヘキサノアート（ｔ−Ｈｅｘｙｌ ｐｅｒｏｘｙ−２−ｅｔｈｙｌｈｅｘａｎｏａｔｅ）及びｔ−ブチルペルオキシ−２−エチルヘキサノアート（ｔ−Ｂｕｔｙｌ ｐｅｒｏｘｙ−２−ｅｔｈｙｌｈｅｘａｎｏａｔｅ）や、中温分解型の２,３−ジメチル−２,３−ジフェニルブタン（２,３−Ｄｉｍｅｔｈｙｌ−２,３−ｄｉｐｈｅｎｙｌｂｕｔａｎｅ）等が挙げられる。
−その他の成分−
前記その他の成分としては、充填剤としての無機フィラ４（例えば、アルミナ、窒化アルミニウム）、剥離強度や耐衝撃性を高めるためのエラストマーや（メタ）アクリル樹脂、接着剤の表面硬化性を高めるためのパラフィンワックス、安定性を高めるための酸化防止剤、可塑剤、接着強度の向上のためのカップリング剤５（例えば、シランカップリング剤）、着色剤等の添加剤等が挙げられる。更に、必要に応じて、塩化メチレン、四塩化炭素、メチルエチルケトン、メチルイソブチルケトン、アセトン、ベンゼン、トルエン、キシレン、酢酸エチル、酢酸ブチル、ｎ−ヘキサン、シクロヘキサン等の有機溶剤を加えてもよい。また、前記その他の成分は第１の組成物及び第２の組成物のいずれに含まれていてもよく、第１の組成物及び第２の組成物の両方に含まれていてもよい。
前記その他の成分としては、充填剤としての無機フィラ４（例えば、アルミナ、窒化アルミニウム）、剥離強度や耐衝撃性を高めるためのエラストマーや（メタ）アクリル樹脂、接着剤の表面硬化性を高めるためのパラフィンワックス、安定性を高めるための酸化防止剤、可塑剤、接着強度の向上のためのカップリング剤５（例えば、シランカップリング剤）、着色剤等の添加剤等が挙げられる。更に、必要に応じて、塩化メチレン、四塩化炭素、メチルエチルケトン、メチルイソブチルケトン、アセトン、ベンゼン、トルエン、キシレン、酢酸エチル、酢酸ブチル、ｎ−ヘキサン、シクロヘキサン等の有機溶剤を加えてもよい。また、前記その他の成分は第１の組成物及び第２の組成物のいずれに含まれていてもよく、第１の組成物及び第２の組成物の両方に含まれていてもよい。
本発明の接着剤は、エポキシ系樹脂１、カプセル膜で覆われたエポキシ系樹脂硬化剤２、及びラジカル重合が可能なモノマー３を含む第１の組成物と、ラジカル重合開始剤を含む第２の組成物との二液型の接着剤からなり、半導体チップをフリップチップボンディングにより回路配線基板に実装する際、常温で（加熱されることなく）エポキシ系樹脂の硬化反応を促進させて半導体チップと回路配線基板との良好な接合を実現することができる。そのため、本発明の接着剤は、本発明の半導体装置の製造方法などに、特に好適に使用することができる。
（半導体装置の製造方法）
本発明の半導体装置の製造方法は、第１の塗布工程と、第２の塗布工程と、接触工程と、エポキシ系樹脂硬化工程とを少なくとも含み、更に必要に応じて適宜選択した、その他の工程を含む。
なお、接着剤の詳細については、本発明の接着剤において上述した通りである。
本発明の半導体装置の製造方法は、第１の塗布工程と、第２の塗布工程と、接触工程と、エポキシ系樹脂硬化工程とを少なくとも含み、更に必要に応じて適宜選択した、その他の工程を含む。
なお、接着剤の詳細については、本発明の接着剤において上述した通りである。
＜第１の塗布工程＞
前記第１の塗布工程は、図２Ａに示すように、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物１０を回路配線基板１１における電極１２周辺（回路配線基板１１の電極形成面）に塗布する工程である。
該塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができる。前記塗布の際の厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記第１の塗布工程は、図２Ａに示すように、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物１０を回路配線基板１１における電極１２周辺（回路配線基板１１の電極形成面）に塗布する工程である。
該塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができる。前記塗布の際の厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
＜第２の塗布工程＞
前記第２の塗布工程は、図２Ａに示すように、ラジカル重合開始剤を含む第２の組成物１３を半導体チップ１４におけるバンプ１５周辺（半導体チップ１４の電極形成面）に塗布する工程である。
該塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができる。前記塗布の際の厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記第２の塗布工程は、図２Ａに示すように、ラジカル重合開始剤を含む第２の組成物１３を半導体チップ１４におけるバンプ１５周辺（半導体チップ１４の電極形成面）に塗布する工程である。
該塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができる。前記塗布の際の厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
＜接触工程＞
前記接触工程は、半導体チップ１４の電極形成面と回路配線基板１１の電極形成面とを対向させ、前記第１の組成物１０と前記第２の組成物１３とを接触させる工程である。具体的には、図２Ａに示すようにボンディング装置（不図示）により半導体チップ１４を吸着して回路配線基板１１方向（図２Ａの矢印方向）に移動させて半導体チップ１４におけるバンプ１５と回路配線基板１１における電極１２とが接するように（半導体チップ１４の電極と回路配線基板１１の電極１２とがバンプ１５を介して電気的に接続されるように）フェイスダウンの状態で位置合わせを行い、回路配線基板１１と半導体チップ１４とを接合する工程であり、この工程により図２Ｂのような半導体装置が作製される。
該接触の方法としては、特に制限はなく、目的に応じて適宜選択することができる。
＜エポキシ系樹脂硬化工程＞
前記エポキシ系樹脂硬化工程は、前記エポキシ系樹脂を硬化させる工程である。
前記接触工程は、半導体チップ１４の電極形成面と回路配線基板１１の電極形成面とを対向させ、前記第１の組成物１０と前記第２の組成物１３とを接触させる工程である。具体的には、図２Ａに示すようにボンディング装置（不図示）により半導体チップ１４を吸着して回路配線基板１１方向（図２Ａの矢印方向）に移動させて半導体チップ１４におけるバンプ１５と回路配線基板１１における電極１２とが接するように（半導体チップ１４の電極と回路配線基板１１の電極１２とがバンプ１５を介して電気的に接続されるように）フェイスダウンの状態で位置合わせを行い、回路配線基板１１と半導体チップ１４とを接合する工程であり、この工程により図２Ｂのような半導体装置が作製される。
該接触の方法としては、特に制限はなく、目的に応じて適宜選択することができる。
＜エポキシ系樹脂硬化工程＞
前記エポキシ系樹脂硬化工程は、前記エポキシ系樹脂を硬化させる工程である。
＜その他の工程＞
第１の塗布工程、第２の塗布工程、接触工程、及びエポキシ系樹脂硬化工程以外のその他の工程が、必要に応じて実施されてもよい。
なお、本実施の形態では、第１の組成物１０を回路配線基板１１における電極１２周辺（回路配線基板１１の電極形成面）に塗布し、第２の組成物１３を半導体チップ１４におけるバンプ１５周辺（半導体チップ１４の電極形成面）に塗布することとしたが、これに限定されるものではなく、第１の組成物１０を半導体チップ１４におけるバンプ１５周辺（半導体チップ１４の電極形成面）に塗布し、第２の組成物１３を回路配線基板１１における電極１２周辺（回路配線基板１１の電極形成面）に塗布してもよい。
第１の塗布工程、第２の塗布工程、接触工程、及びエポキシ系樹脂硬化工程以外のその他の工程が、必要に応じて実施されてもよい。
なお、本実施の形態では、第１の組成物１０を回路配線基板１１における電極１２周辺（回路配線基板１１の電極形成面）に塗布し、第２の組成物１３を半導体チップ１４におけるバンプ１５周辺（半導体チップ１４の電極形成面）に塗布することとしたが、これに限定されるものではなく、第１の組成物１０を半導体チップ１４におけるバンプ１５周辺（半導体チップ１４の電極形成面）に塗布し、第２の組成物１３を回路配線基板１１における電極１２周辺（回路配線基板１１の電極形成面）に塗布してもよい。
本発明の半導体装置の製造方法では、第１の塗布工程において、第１の組成物１０が回路配線基板１１における電極１２周辺（回路配線基板１１の電極形成面）に塗布され、第２の塗布工程において、第２の組成物１３が半導体チップ１４におけるバンプ１５周辺（半導体チップ１４の電極形成面）に塗布され、接触工程において、半導体チップ１４の電極形成面と回路配線基板１１の電極形成面とが対向され、第１の組成物１０と第２の組成物１３とが接触されることにより、ラジカル重合反応を開始させ、該ラジカル重合反応において発生する反応熱により残存するマイクロカプセルのカプセル膜を溶解させ、加熱することなくエポキシ系樹脂の硬化反応を促進することができる。また、該ラジカル重合反応の反応熱によりエポキシポリマー分子等を活性化させ、加熱することなくエポキシ系樹脂の硬化反応を促進することができる。
本発明の半導体装置の製造方法によると、例えば、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、等を初めとする各種半導体装置を効率的に製造することができる。
本発明の半導体装置の製造方法によると、例えば、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、等を初めとする各種半導体装置を効率的に製造することができる。
以下、本発明の実施例について説明するが、本発明はこれらの実施例に何ら限定されるものではない。
（実施例１）
−第１の組成物の調製−
下記組成を有する第１の組成物を調製した。
エポキシ系樹脂（エポキシ主剤）：室温で液状タイプのビスフェノールＦ型エポキシ樹脂（商品名：ＥＸＡ８３０ＬＶＰ、大日本インキ化学工業株式会社製）・・・１００重量部
マイクロカプセル型のエポキシ系樹脂硬化剤：コア材としての液状のイミダゾールをカプセル膜としてのメタクリル樹脂（熱可塑性樹脂）で被覆してなるマイクロカプセル型の硬化剤・・・５０重量部
ラジカル重合が可能なモノマー：ウレタンアクリレート（商品名：ロックタイト３２６、ヘンケルジャパン株式会社製）・・・１００重量部
カップリング剤：シランカップリング剤（商品名：ＫＢＭ４０３、信越化学工業株式会社製）・・・２重量部
無機フィラー：アルミナ粉末（商品名：ＡＯ８０２、株式会社アドマテックス製）
なお、カプセル膜としてのメタクリル樹脂は、分散媒中にエポキシ系樹脂硬化剤を乳化分散させることにより形成させた。
−第１の組成物の調製−
下記組成を有する第１の組成物を調製した。
エポキシ系樹脂（エポキシ主剤）：室温で液状タイプのビスフェノールＦ型エポキシ樹脂（商品名：ＥＸＡ８３０ＬＶＰ、大日本インキ化学工業株式会社製）・・・１００重量部
マイクロカプセル型のエポキシ系樹脂硬化剤：コア材としての液状のイミダゾールをカプセル膜としてのメタクリル樹脂（熱可塑性樹脂）で被覆してなるマイクロカプセル型の硬化剤・・・５０重量部
ラジカル重合が可能なモノマー：ウレタンアクリレート（商品名：ロックタイト３２６、ヘンケルジャパン株式会社製）・・・１００重量部
カップリング剤：シランカップリング剤（商品名：ＫＢＭ４０３、信越化学工業株式会社製）・・・２重量部
無機フィラー：アルミナ粉末（商品名：ＡＯ８０２、株式会社アドマテックス製）
なお、カプセル膜としてのメタクリル樹脂は、分散媒中にエポキシ系樹脂硬化剤を乳化分散させることにより形成させた。
−第２の組成物の調製−
下記組成を有する第２の組成物を調製した。
ラジカル重合開始剤：低温分解型のｔ−ヘキシルペルオキシ−２−エチルヘキサノアート
下記組成を有する第２の組成物を調製した。
ラジカル重合開始剤：低温分解型のｔ−ヘキシルペルオキシ−２−エチルヘキサノアート
−半導体チップの準備−
半導体チップとして、電極径７０μｍ、電極ピッチ１２０μｍの電極（金バンプ）を１２０個備える、縦８．５ｍｍ、横８．５ｍｍ、厚さ０．０６ｍｍのＬＳＩチップを準備した。
半導体チップとして、電極径７０μｍ、電極ピッチ１２０μｍの電極（金バンプ）を１２０個備える、縦８．５ｍｍ、横８．５ｍｍ、厚さ０．０６ｍｍのＬＳＩチップを準備した。
−回路配線基板の準備−
回路配線基板として、電極径７０μｍ、電極ピッチ１２０μｍの電極を２，７００個備える、縦４０ｍｍ、横４０ｍｍ、厚さ０．３５ｍｍのトリアジン系樹脂（商品名：ＢＴレジン、三菱瓦斯化学株式会社製）からなる回路配線基板を準備した。
回路配線基板として、電極径７０μｍ、電極ピッチ１２０μｍの電極を２，７００個備える、縦４０ｍｍ、横４０ｍｍ、厚さ０．３５ｍｍのトリアジン系樹脂（商品名：ＢＴレジン、三菱瓦斯化学株式会社製）からなる回路配線基板を準備した。
−半導体装置の作製−
上述したように調製した第１の組成物を、準備した回路配線基板における電極周辺（回路配線基板の電極形成面）に塗布し、第２の組成物（ラジカル重合開始剤）を、準備した半導体チップにおける電極（金バンプ）周辺（半導体チップの電極形成面）に塗布し、ボンディング装置（不図示）により半導体チップを吸着して回路配線基板方向に移動させて半導体チップにおける電極（金バンプ）と回路配線基板における電極とが接するようにフェイスダウンの状態で位置合わせを行い、荷重６ｋｇ、接合時間６秒間、ボンディング装置におけるボンディングヘッドの温度３０℃の条件で半導体チップと回路配線基板とを接合して、図２Ｂのような半導体装置を作製した。
上述したように調製した第１の組成物を、準備した回路配線基板における電極周辺（回路配線基板の電極形成面）に塗布し、第２の組成物（ラジカル重合開始剤）を、準備した半導体チップにおける電極（金バンプ）周辺（半導体チップの電極形成面）に塗布し、ボンディング装置（不図示）により半導体チップを吸着して回路配線基板方向に移動させて半導体チップにおける電極（金バンプ）と回路配線基板における電極とが接するようにフェイスダウンの状態で位置合わせを行い、荷重６ｋｇ、接合時間６秒間、ボンディング装置におけるボンディングヘッドの温度３０℃の条件で半導体チップと回路配線基板とを接合して、図２Ｂのような半導体装置を作製した。
−初期導通試験−
得られた半導体装置について、接合直後に電気的接合を確認するために、半導体チップにおける電極(金バンプ)と回路配線基板における電極との間にＤＣ５ボルトの電圧を、８５℃、湿度８５％の環境下で、５００時間印加した後、導通部の抵抗を測定することにより行った。測定の結果、導通部の抵抗の上昇が１０％以下であれば良品とし、１０％を超えていれば不良であるとした。その結果を表１に示す。なお、初期導通試験結果を表す分数は、分子が不良サンプル数を示し、分母が全サンプル数（試験数）を示す。
得られた半導体装置について、接合直後に電気的接合を確認するために、半導体チップにおける電極(金バンプ)と回路配線基板における電極との間にＤＣ５ボルトの電圧を、８５℃、湿度８５％の環境下で、５００時間印加した後、導通部の抵抗を測定することにより行った。測定の結果、導通部の抵抗の上昇が１０％以下であれば良品とし、１０％を超えていれば不良であるとした。その結果を表１に示す。なお、初期導通試験結果を表す分数は、分子が不良サンプル数を示し、分母が全サンプル数（試験数）を示す。
−熱サイクル試験−
得られた半導体装置について、−５５℃〜１２５℃の範囲で温度サイクル試験を行った後に、上記初期導通試験と同じ条件で電圧を印加した後、導通部の抵抗を測定することにより行った。測定の結果、導通部の抵抗の上昇が１０％以下であれば良品とし、１０％を超えていれば不良であるとした。その結果を表１に示す。なお、温度サイクル試験は、−５５℃の３０分間冷却、室温での１０分間放置、及び１２５℃での３０分間加熱を１サイクルとし、このサイクルを１００回、３００回、５００回繰り返して行った。なお、熱サイクル試験結果を表す分数は、分子が不良サンプル数を示し、分母が全サンプル数（試験数）を示す。
得られた半導体装置について、−５５℃〜１２５℃の範囲で温度サイクル試験を行った後に、上記初期導通試験と同じ条件で電圧を印加した後、導通部の抵抗を測定することにより行った。測定の結果、導通部の抵抗の上昇が１０％以下であれば良品とし、１０％を超えていれば不良であるとした。その結果を表１に示す。なお、温度サイクル試験は、−５５℃の３０分間冷却、室温での１０分間放置、及び１２５℃での３０分間加熱を１サイクルとし、このサイクルを１００回、３００回、５００回繰り返して行った。なお、熱サイクル試験結果を表す分数は、分子が不良サンプル数を示し、分母が全サンプル数（試験数）を示す。
（実施例２）
ラジカル重合開始剤として、低温分解型のｔ−ヘキシルペルオキシ−２−エチルヘキサノアートの代わりに低温分解型のｔ−ブチルペルオキシ−２−エチルヘキサノアートを用いたこと以外は、実施例１と同様にして半導体装置を作製した。
ラジカル重合開始剤として、低温分解型のｔ−ヘキシルペルオキシ−２−エチルヘキサノアートの代わりに低温分解型のｔ−ブチルペルオキシ−２−エチルヘキサノアートを用いたこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた実施例２の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
（実施例３）
ラジカル重合開始剤として、低温分解型のｔ−ヘキシルペルオキシ−２−エチルヘキサノアートの代わりに中温分解型の２,３−ジメチル−２,３−ジフェニルブタンを用いたこと以外は、実施例１と同様にして半導体装置を作製した。
ラジカル重合開始剤として、低温分解型のｔ−ヘキシルペルオキシ−２−エチルヘキサノアートの代わりに中温分解型の２,３−ジメチル−２,３−ジフェニルブタンを用いたこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた実施例３の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
（実施例４）
マイクロカプセル型のエポキシ系樹脂硬化剤の添加量を、エポキシ主剤１００重量部に対して５０重量部とする代わりにエポキシ主剤１００重量部に対して４０重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
マイクロカプセル型のエポキシ系樹脂硬化剤の添加量を、エポキシ主剤１００重量部に対して５０重量部とする代わりにエポキシ主剤１００重量部に対して４０重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた実施例４の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
（実施例５）
マイクロカプセル型のエポキシ系樹脂硬化剤の添加量を、エポキシ主剤１００重量部に対して５０重量部とする代わりにエポキシ主剤１００重量部に対して８０重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
マイクロカプセル型のエポキシ系樹脂硬化剤の添加量を、エポキシ主剤１００重量部に対して５０重量部とする代わりにエポキシ主剤１００重量部に対して８０重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた実施例５の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
（実施例６）
マイクロカプセル型のエポキシ系樹脂硬化剤の添加量を、エポキシ主剤１００重量部に対して５０重量部とする代わりにエポキシ主剤１００重量部に対して１００重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
マイクロカプセル型のエポキシ系樹脂硬化剤の添加量を、エポキシ主剤１００重量部に対して５０重量部とする代わりにエポキシ主剤１００重量部に対して１００重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた実施例６の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
（実施例７）
ラジカル重合が可能なモノマーとして、ウレタンアクリレートの代わりにエポキシアクリレートを用いたこと以外は、実施例１と同様にして半導体装置を作製した。
ラジカル重合が可能なモノマーとして、ウレタンアクリレートの代わりにエポキシアクリレートを用いたこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた実施例７の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
（実施例８）
ラジカル重合が可能なモノマーとして、ウレタンアクリレートの代わりに脂肪族アクリレートを用いたこと以外は、実施例１と同様にして半導体装置を作製した。
ラジカル重合が可能なモノマーとして、ウレタンアクリレートの代わりに脂肪族アクリレートを用いたこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた実施例８の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
（実施例９）
ラジカル重合が可能なモノマーとしてのウレタンアクリレートの添加量を、エポキシ主剤１００重量部に対して１００重量部とする代わりにエポキシ主剤１００重量部に対して５０重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
ラジカル重合が可能なモノマーとしてのウレタンアクリレートの添加量を、エポキシ主剤１００重量部に対して１００重量部とする代わりにエポキシ主剤１００重量部に対して５０重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた実施例９の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
（実施例１０）
ラジカル重合が可能なモノマーとしてのウレタンアクリレートの添加量を、エポキシ主剤１００重量部に対して１００重量部とする代わりにエポキシ主剤１００重量部に対して７０重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
ラジカル重合が可能なモノマーとしてのウレタンアクリレートの添加量を、エポキシ主剤１００重量部に対して１００重量部とする代わりにエポキシ主剤１００重量部に対して７０重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた実施例１０の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
（実施例１１）
ラジカル重合が可能なモノマーとしてのウレタンアクリレートの添加量を、エポキシ主剤１００重量部に対して１００重量部とする代わりにエポキシ主剤１００重量部に対して１５０重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
ラジカル重合が可能なモノマーとしてのウレタンアクリレートの添加量を、エポキシ主剤１００重量部に対して１００重量部とする代わりにエポキシ主剤１００重量部に対して１５０重量部としたこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた実施例１１の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
（比較例１）
第１の組成物がラジカル重合が可能なモノマーを含んでいないと共に、第２の組成物がラジカル重合開始剤を含んでいないこと以外は、実施例１と同様にして半導体装置を作製した。
第１の組成物がラジカル重合が可能なモノマーを含んでいないと共に、第２の組成物がラジカル重合開始剤を含んでいないこと以外は、実施例１と同様にして半導体装置を作製した。
前記で得られた比較例１の半導体装置について、実施例１と同様にして初期導通試験及び熱サイクル試験を行った。その結果を表１に示す。
表１において、実施例１〜１１と比較例１とを比較することにより、接着剤が、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物と、ラジカル重合開始剤を含む第２の組成物との二液型の接着剤からなると、初期導通試験及び熱サイクル試験の結果が良好であることが分かった。
表１において、実施例１〜３を比較することにより、ラジカル重合開始剤として、低温分解型のｔ−ヘキシルペルオキシ−２−エチルヘキサノアート又はｔ−ブチルペルオキシ−２−エチルヘキサノアートを用いると、初期導通試験及び熱サイクル試験の結果が特に良好であることが分かった。
表１において、実施例１及び４〜６を比較することにより、エポキシ系樹脂硬化剤の添加量をエポキシ主剤１００重量部に対して５０〜８０重量部とすると、初期導通試験及び熱サイクル試験の結果が特に良好であることが分かった。
表１において、実施例１、７、及び８を比較することにより、ラジカル重合が可能なモノマーとしてウレタンアクリレート又はエポキシアクリレートを用いると、初期導通試験及び熱サイクル試験の結果が特に良好であることが分かった。
表１において、実施例１及び９〜１１を比較することにより、ラジカル重合が可能なモノマーの添加量をエポキシ主剤１００重量部に対して１００重量部とすると、初期導通試験及び熱サイクル試験の結果が特に良好であることが分かった。
ここで、本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 半導体チップの電極と回路配線基板の電極とがバンプを介して電気的に接続され、前記半導体チップと前記回路配線基板との間に接着剤を有する半導体装置の製造方法において、
前記回路配線基板の電極形成面に、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物を塗布する第１の塗布工程と、
前記半導体チップの電極形成面に、ラジカル重合開始剤を含む第２の組成物を塗布する第２の塗布工程と、
前記半導体チップの電極形成面と前記回路配線基板の電極形成面とを対向させ、前記塗布された第１の組成物と前記塗布された第２の組成物とを接触させる接触工程と、
前記エポキシ系樹脂を硬化させるエポキシ系樹脂硬化工程とを含むことを特徴とする半導体装置の製造方法。
（付記２） 半導体チップの電極と回路配線基板の電極とがバンプを介して電気的に接続され、前記半導体チップと前記回路配線基板との間に接着剤を有する半導体装置の製造方法において、
前記半導体チップの電極形成面に、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物を塗布する第１の塗布工程と、
前記回路配線基板の電極形成面に、ラジカル重合開始剤を含む第２の組成物を塗布する第２の塗布工程と、
前記半導体チップの電極形成面と前記回路配線基板の電極形成面とを対向させ、前記塗布された第１の組成物と前記塗布された第２の組成物とを接触させる接触工程と、
前記エポキシ系樹脂を硬化させるエポキシ系樹脂硬化工程とを含むことを特徴とする半導体装置の製造方法。
（付記３） エポキシ系樹脂硬化工程において、ラジカル重合が可能なモノマーのラジカル重合反応において発生する反応熱によりカプセル膜が溶解してエポキシ系樹脂が硬化される付記１から２のいずれかに記載の半導体装置の製造方法。
（付記４） ラジカル重合が可能なモノマーが、ウレタンアクリレート及びエポキシアクリレートのいずれかを少なくとも含む付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５） ラジカル重合が可能なモノマーの添加量が、エポキシ系樹脂に対して略等量の重量部である付記１から４のいずれかに記載の半導体装置の製造方法。
（付記６） ラジカル重合開始剤が、ｔ−ヘキシルペルオキシ−２−エチルヘキサノアート及びｔ−ブチルペルオキシ−２−エチルヘキサノアートのいずれかを少なくとも含む付記１から５のいずれかに記載の半導体装置の製造方法。
（付記７） エポキシ系樹脂硬化剤が、イミダゾールである付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８） カプセル膜で覆われたエポキシ系樹脂硬化剤の添加量が、エポキシ系樹脂１００重量部に対して、５０〜８０重量部である付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９） 半導体チップと回路配線基板とを接着する接着剤において、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物と、ラジカル重合開始剤を含む第２の組成物との二液型の接着剤からなり、前記ラジカル重合が可能なモノマーのラジカル重合反応において発生する反応熱によって前記カプセル膜が溶解可能であることを特徴とする接着剤。
（付記１） 半導体チップの電極と回路配線基板の電極とがバンプを介して電気的に接続され、前記半導体チップと前記回路配線基板との間に接着剤を有する半導体装置の製造方法において、
前記回路配線基板の電極形成面に、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物を塗布する第１の塗布工程と、
前記半導体チップの電極形成面に、ラジカル重合開始剤を含む第２の組成物を塗布する第２の塗布工程と、
前記半導体チップの電極形成面と前記回路配線基板の電極形成面とを対向させ、前記塗布された第１の組成物と前記塗布された第２の組成物とを接触させる接触工程と、
前記エポキシ系樹脂を硬化させるエポキシ系樹脂硬化工程とを含むことを特徴とする半導体装置の製造方法。
（付記２） 半導体チップの電極と回路配線基板の電極とがバンプを介して電気的に接続され、前記半導体チップと前記回路配線基板との間に接着剤を有する半導体装置の製造方法において、
前記半導体チップの電極形成面に、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物を塗布する第１の塗布工程と、
前記回路配線基板の電極形成面に、ラジカル重合開始剤を含む第２の組成物を塗布する第２の塗布工程と、
前記半導体チップの電極形成面と前記回路配線基板の電極形成面とを対向させ、前記塗布された第１の組成物と前記塗布された第２の組成物とを接触させる接触工程と、
前記エポキシ系樹脂を硬化させるエポキシ系樹脂硬化工程とを含むことを特徴とする半導体装置の製造方法。
（付記３） エポキシ系樹脂硬化工程において、ラジカル重合が可能なモノマーのラジカル重合反応において発生する反応熱によりカプセル膜が溶解してエポキシ系樹脂が硬化される付記１から２のいずれかに記載の半導体装置の製造方法。
（付記４） ラジカル重合が可能なモノマーが、ウレタンアクリレート及びエポキシアクリレートのいずれかを少なくとも含む付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５） ラジカル重合が可能なモノマーの添加量が、エポキシ系樹脂に対して略等量の重量部である付記１から４のいずれかに記載の半導体装置の製造方法。
（付記６） ラジカル重合開始剤が、ｔ−ヘキシルペルオキシ−２−エチルヘキサノアート及びｔ−ブチルペルオキシ−２−エチルヘキサノアートのいずれかを少なくとも含む付記１から５のいずれかに記載の半導体装置の製造方法。
（付記７） エポキシ系樹脂硬化剤が、イミダゾールである付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８） カプセル膜で覆われたエポキシ系樹脂硬化剤の添加量が、エポキシ系樹脂１００重量部に対して、５０〜８０重量部である付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９） 半導体チップと回路配線基板とを接着する接着剤において、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物と、ラジカル重合開始剤を含む第２の組成物との二液型の接着剤からなり、前記ラジカル重合が可能なモノマーのラジカル重合反応において発生する反応熱によって前記カプセル膜が溶解可能であることを特徴とする接着剤。
本発明の半導体装置の製造方法は、半導体チップをフリップチップボンディングにより回路配線基板に実装する際、常温で（加熱されることなく）エポキシ系樹脂の硬化反応を促進させて半導体チップと回路配線基板との良好な接合を実現することができる。このため、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、等を初めとする各種半導体装置の製造に好適に使用することができる。
本発明の接着剤は、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、等を初めとする各種半導体装置の製造に好適に用いることができる。
本発明の接着剤は、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、等を初めとする各種半導体装置の製造に好適に用いることができる。
１ エポキシ系樹脂（エポキシ主剤）
２ カプセル膜で覆われたエポキシ系樹脂硬化剤（マイクロカプセル化されたエポキシ系樹脂硬化剤）
３ ラジカル重合が可能なモノマー
４ 無機フィラ
５ カップリング剤
１０ 第１の組成物
１１ 回路配線基板
１２ 電極
１３ 第２の組成物
１４ 半導体チップ
１５ バンプ
２ カプセル膜で覆われたエポキシ系樹脂硬化剤（マイクロカプセル化されたエポキシ系樹脂硬化剤）
３ ラジカル重合が可能なモノマー
４ 無機フィラ
５ カップリング剤
１０ 第１の組成物
１１ 回路配線基板
１２ 電極
１３ 第２の組成物
１４ 半導体チップ
１５ バンプ
Claims (5)
- 半導体チップの電極と回路配線基板の電極とがバンプを介して電気的に接続され、前記半導体チップと前記回路配線基板との間に接着剤を有する半導体装置の製造方法において、
前記回路配線基板の電極形成面に、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物を塗布する第１の塗布工程と、
前記半導体チップの電極形成面に、ラジカル重合開始剤としての、ｔ−ヘキシルペルオキシ−２−エチルヘキサノアート及びｔ−ブチルペルオキシ−２−エチルヘキサノアートの少なくともいずれかを含む第２の組成物を塗布する第２の塗布工程と、
前記半導体チップの電極形成面と前記回路配線基板の電極形成面とを対向させ、前記塗布された第１の組成物と前記塗布された第２の組成物とを接触させる接触工程と、
前記ラジカル重合が可能なモノマーのラジカル重合反応において発生する反応熱によりカプセル膜を溶解させて前記エポキシ系樹脂を硬化させるエポキシ系樹脂硬化工程とを含むことを特徴とする半導体装置の製造方法。 - 半導体チップの電極と回路配線基板の電極とがバンプを介して電気的に接続され、前記半導体チップと前記回路配線基板との間に接着剤を有する半導体装置の製造方法において、
前記半導体チップの電極形成面に、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物を塗布する第１の塗布工程と、
前記回路配線基板の電極形成面に、ラジカル重合開始剤としての、ｔ−ヘキシルペルオキシ−２−エチルヘキサノアート及びｔ−ブチルペルオキシ−２−エチルヘキサノアートの少なくともいずれかを含む第２の組成物を塗布する第２の塗布工程と、
前記半導体チップの電極形成面と前記回路配線基板の電極形成面とを対向させ、前記塗布された第１の組成物と前記塗布された第２の組成物とを接触させる接触工程と、
前記ラジカル重合が可能なモノマーのラジカル重合反応において発生する反応熱によりカプセル膜を溶解させて前記エポキシ系樹脂を硬化させるエポキシ系樹脂硬化工程とを含むことを特徴とする半導体装置の製造方法。 - ラジカル重合が可能なモノマーが、ウレタンアクリレート及びエポキシアクリレートのいずれかを少なくとも含む請求項１から２のいずれかに記載の半導体装置の製造方法。
- エポキシ系樹脂硬化剤が、イミダゾールである請求項１から３のいずれかに記載の半導体装置の製造方法。
- 半導体チップと回路配線基板とを接着する接着剤において、エポキシ系樹脂、カプセル膜で覆われたエポキシ系樹脂硬化剤、及びラジカル重合が可能なモノマーを含む第１の組成物と、ラジカル重合開始剤としての、ｔ−ヘキシルペルオキシ−２−エチルヘキサノアート及びｔ−ブチルペルオキシ−２−エチルヘキサノアートの少なくともいずれかを含む第２の組成物との二液型の接着剤からなり、前記ラジカル重合が可能なモノマーのラジカル重合反応において発生する反応熱によって前記カプセル膜が溶解可能であることを特徴とする接着剤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006326672A JP4899095B2 (ja) | 2006-12-04 | 2006-12-04 | 半導体装置の製造方法及び該方法に用いられる接着剤 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006326672A JP4899095B2 (ja) | 2006-12-04 | 2006-12-04 | 半導体装置の製造方法及び該方法に用いられる接着剤 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008141035A JP2008141035A (ja) | 2008-06-19 |
| JP4899095B2 true JP4899095B2 (ja) | 2012-03-21 |
Family
ID=39602185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006326672A Expired - Fee Related JP4899095B2 (ja) | 2006-12-04 | 2006-12-04 | 半導体装置の製造方法及び該方法に用いられる接着剤 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4899095B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3018628A1 (fr) * | 2014-03-11 | 2015-09-18 | Commissariat Energie Atomique | Procede d'hybridation par collage de deux elements microelectroniques |
| WO2019066946A1 (en) * | 2017-09-29 | 2019-04-04 | Intel Corporation | ADHESIVES FOR MICROELECTRONIC HOUSING |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1129748A (ja) * | 1997-05-12 | 1999-02-02 | Fujitsu Ltd | 接着剤、接着方法及び実装基板の組み立て体 |
| JP4098403B2 (ja) * | 1998-06-01 | 2008-06-11 | 富士通株式会社 | 接着剤、接着方法及び実装基板の組み立て体 |
| JP3802373B2 (ja) * | 2001-06-06 | 2006-07-26 | ソニーケミカル株式会社 | 潜在性硬化剤、潜在性硬化剤の製造方法及び接着剤 |
| JP2003253238A (ja) * | 2002-02-28 | 2003-09-10 | Fujitsu Ltd | 接着剤およびこれを用いた電子部品接合方法 |
| JP2005197032A (ja) * | 2004-01-05 | 2005-07-21 | Asahi Kasei Electronics Co Ltd | 異方導電性フィルム |
-
2006
- 2006-12-04 JP JP2006326672A patent/JP4899095B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008141035A (ja) | 2008-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1129748A (ja) | 接着剤、接着方法及び実装基板の組み立て体 | |
| JP6398619B2 (ja) | 先供給型アンダーフィル材、電子部品装置及び電子部品装置の製造方法 | |
| JP2020109173A (ja) | 接着剤組成物及び接続体 | |
| JPWO2019163861A1 (ja) | 封止用樹脂組成物、積層シート、硬化物、半導体装置及び半導体装置の製造方法 | |
| JPH11343465A (ja) | 接着剤、接着方法及び実装基板の組み立て体 | |
| JP5577635B2 (ja) | 接着剤組成物、回路接続用接着剤及び回路接続体 | |
| WO2013042632A1 (ja) | 回路接続材料及びそれを用いた接続方法並びに接続構造体 | |
| JP6593628B2 (ja) | 先供給型アンダーフィル材、その硬化物、それを用いた電子部品装置及びその製造方法 | |
| TWI282353B (en) | Connection material and connection structure body | |
| JP4899095B2 (ja) | 半導体装置の製造方法及び該方法に用いられる接着剤 | |
| JP2006128567A (ja) | 半導体パッケージのプリント配線板への接続方法 | |
| JP2006096873A (ja) | 樹脂組成物とそれを用いた半導体装置の組立方法並びに半導体装置 | |
| JP2005054140A (ja) | 接着剤組成物、回路接続用接着剤組成物、接続体及び半導体装置 | |
| TW201840796A (zh) | 接著劑組成物及結構體 | |
| JP7276105B2 (ja) | アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置 | |
| JP2017117864A (ja) | 先供給型アンダーフィル材及びその硬化物、並びに電子部品装置及びその製造方法 | |
| JP2017014453A (ja) | 先供給型アンダーフィル材、その硬化物、それを用いた電子部品装置及びその製造方法 | |
| JP2017114962A (ja) | 先供給型アンダーフィル材及びその硬化物、並びに電子部品装置及びその製造方法 | |
| JP6631238B2 (ja) | 先供給型アンダーフィル材、先供給型アンダーフィル材の硬化物、電子部品装置及び電子部品装置の製造方法 | |
| CN108350341B (zh) | 粘接剂组合物和结构体 | |
| JP6844685B2 (ja) | 先供給型アンダーフィル材及びその硬化物、並びに電子部品装置及びその製造方法 | |
| JP6844680B2 (ja) | 先供給型アンダーフィル材、先供給型アンダーフィル材の硬化物、電子部品装置及び電子部品装置の製造方法 | |
| JP6597845B2 (ja) | 先供給型アンダーフィル材、電子部品装置及び電子部品装置の製造方法 | |
| JP2013067726A (ja) | 電子材料用接着剤組成物 | |
| TW201816904A (zh) | 連接結構體、電路連接構件及接著劑組成物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |