JP5192984B2 - チップ部品の実装方法及びチップ部品を搭載した基板モジュール - Google Patents

Description

本発明は、回路基板に面実装されるチップ部品の実装方法及びチップ部品を搭載した基板モジュールに関する。

従来、回路基板上に互いに近接して配置されたチップ部品をリフロー処理により実装する方法として、予め一直線上に間隔を置いて設けられた一対のランド部を有するプリント基板を用意し、これら一対のランド部とその間の中間位置にそれぞれクリーム半田を塗布した後、中間位置で互いに一端部（電極）同士を近接させた２個のチップ部品を一直線上に載置し、加熱炉を通してリフロー処理を行う先行技術が知られている（例えば、特許文献１参照。）。

上記の先行技術では、リフロー処理において２個のチップ部品の他端部がそれぞれ一対のランド部に半田付けされるとともに、その一端部同士が中間位置に引き寄せられた状態で相互に半田付けされる。また先行技術では、中間位置に別のランド部が設けられていてもよく、この場合は１つのランド部上に２つのチップ部品の電極が近接した状態で半田付けされることになる。

いずれにしても、先行技術の実装方法によれば、リフロー処理での引き寄せ作用でチップ部品を適切な位置に実装することができるので、予め基板上にチップ部品を接着剤で固定しておく必要がなく、それだけ生産性を向上することができる。
特開２０００−２６９６２８号公報

上述したように先行技術は、基板上でチップ部品同士を一直線上に近接させて実装する場合の作業性に優れている。また、一直線上に並んだランド部間の中間位置では、チップ部品の一端部同士を引き寄せた状態で半田付けしているので、それだけチップ部品同士の間隔を小さくすることができ、高密度実装できる点でも優れている。

その上で本発明の発明者は、先行技術の実装方法では、基板上で互いに近接するチップ部品の配置が一直線上に限られる点に着目し、さらなる改良を検討するに至った。

本発明は上記の事情に鑑みてなされたもので、基板上でより自由度の高いチップ部品の配置を実現することにより、さらに高密度実装化を進展させる技術の提供を課題としている。

本発明は、上記の課題を解決するため以下の解決手段を採用する。
第１に本発明は、回路基板の実装面上に実装されるチップ部品の実装方法であって、以下の工程を有するものである。

〔工程１〕
この工程１では、実装面上で互いに近接した第１及び第２の実装位置にそれぞれ実装される予定の第１及び第２のチップ部品とともに、第１及び第２の実装位置の両方に近接した第３の実装位置に実装される予定の第３のチップ部品をそれぞれ用意する。

〔工程２〕
工程２では、回路基板を用意する。ここで用意する回路基板には、第１及び第２のチップ部品それぞれの両端部に形成された電極の配置に合わせて、予め第１及び第２の実装位置で個々の電極を半田付けするための複数のランド部が形成されるとともに、第３の実装位置を含むランド部の周囲が絶縁層で被覆されている。

〔工程３〕
工程３では、第１及び第２の実装位置で複数のランド部内にそれぞれクリーム半田を塗布するとともに、その中で第３の実装位置に近接した２箇所のランド部からそれぞれ絶縁層を跨いで第３の実装位置までクリーム半田を延長して塗布する。なお、絶縁層がランド部から間隔をおいて周囲（外側）に設けられている場合は、ランド部から外側の回路基板の上面をこえて絶縁層を跨ぐようにクリーム半田を塗布すればよい。

〔工程４〕
工程４では、第１から第３のチップ部品をそれぞれ対応する第１から第３の実装位置に配置し、第１及び第２のチップ部品についてはランド部内に塗布されたクリーム半田上にそれぞれの電極を位置付け、第３のチップ部品についてはその両端部に形成された２つの電極を２箇所のランド部から第３の実装位置まで延長して塗布されたクリーム半田上にそれぞれ位置付ける。

〔工程５〕
工程５では、回路基板をリフロー処理することで、第１及び第２のチップ部品についてはそれぞれの電極をランド部に半田付けし、第３のチップ部品についてはその両端部に形成された２つの電極の一方を第１のチップ部品の１つの電極に半田付けするとともに、他方の電極を第２のチップ部品の１つの電極に半田付けする。

以上の工程１〜５を実行することにより、当初は回路基板上でランド部が形成されていなかった位置であっても、予めランド部が形成された２つの実装位置（第１及び第２の実装位置）の両方に隣接していれば、そこを第３の実装位置とすることにより、その位置にチップ部品を容易に追加して実装することができる。このため、ランド部の有無にとらわれることなく、比較的自由にチップ部品を加えることができるので、当初の計画から回路構成を変更したり、その性能改善を行ったりする作業を柔軟に行うことができる。

また、回路基板の配置上、ランド部を形成することが困難な位置があったとしても、そこを第３の実装位置として規定することにより、容易にチップ部品を実装することが可能になる。したがって、回路基板上のスペースを有効活用し、さらなる高密度実装化に寄与することができる。

本発明の実装方法において、第１及び第２のチップ部品は、実装面上で矩形状の実装範囲を占める形状を有しており、第１及び第２の実装位置は、第１及び第２のチップ部品の長手方向の軸線をそれぞれ実装面上で延長したとき、これら２本の軸線が互いに交差する位置関係にある。そして第３の実装位置は、実装面上で２本の軸線の交点を含む位置に設定されていることが好ましい。

この場合、第３のチップ部品もまた、第１及び第２のチップ部品に対して角度をもって隣接する位置関係となる。また、実装面上で第３のチップ部品を第１又は第２のチップ部品のいずれか一方に近寄せると、それと同時に第３のチップ部品は他方にも近寄せられることになる。したがって、延長されたクリーム半田がリフロー処理によって溶融すると、そのときの絶縁層上からの流動に伴い、第３のチップ部品が第１及び第２のチップ部品の両方に引き寄せられる（いわゆるセルフアラインメント作用）ため、上記の工程５における半田付けを容易かつ確実に実現することができる。

この点、第１から第３のチップ部品が同一直線上に配置されている形態では、第３のチップ部品がいずれか一方のチップ部品に引き寄せられると、他方のチップ部品からは遠ざかる位置関係にあるため、セルフアラインメント作用が働きにくいが、本発明では容易にセルフアラインメント作用が働くというメリットがある。

また本発明では、実装された状態で第１及び第２のチップ部品に比較して、第３のチップ部品の外形が小さく設定されていることが好ましい。

このような大小関係にあれば、互いに近接した第１及び第２のチップ部品の両方に第３のチップ部品を容易に近接させて実装することができるので、本発明の実装方法をさらに利用（実現）しやすくなる。

第２に本発明は、チップ部品を搭載した基板モジュールを提供する。すなわち本発明の基板モジュールは、実装面上に半田付け用のランド部が形成され、かつ、このランド部の周囲が絶縁層で被覆された回路基板と、両端部にそれぞれ電極が形成され、これら電極がいずれもランド部上に半田付けされた状態で、実装面上の互いに近接した位置に実装された第１及び第２のチップ部品と、第１及び第２のチップ部品の両方に近接した位置に実装され、両端部に形成された２つの電極のうち一方の一部が絶縁層上にある状態で第１のチップ部品の１つの電極に半田付けされた状態にあり、かつ、他方の一部が絶縁層上にある状態で第２のチップ部品の１つの電極に半田付けされた状態にある第３のチップ部品とを備えている。

上記のように本発明の基板モジュールは、もともとランド部が設けられていない位置であっても、隣接する第１及び第２のチップ部品の電極を利用して半田付けを行うことにより、容易に第３のチップ部品を実装することができる。このため、第１及び第２のチップ部品の間に空いたスペースを利用して第３のチップ部品を適宜に追加することにより、当初の回路構成を変更したり、その性能改善を行ったりすることができる。また、回路基板上のスペースを有効活用し、その高密度実装化を促進することができる。

本発明の基板モジュールにおいて、第１及び第２のチップ部品は、実装面上で矩形状の実装範囲を占める形状を有し、かつ、第１及び第２のチップ部品の長手方向の軸線をそれぞれ実装面上で延長したとき、これら２本の軸線が互いに交差する位置関係にあることが望ましい。そして第３のチップ部品は、実装面上で２本の軸線の交点を含む位置に実装されていることが好ましい。

上記の位置関係であれば、半田付け時のセルフアラインメント作用により、第３のチップ部品と第１及び第２のチップ部品との半田付けがより確実なものとなる。

また、第１及び第２のチップ部品が実装面上で占める面積に比較して、第３のチップ部品が実装面上で占める面積が小さく設定されていることが好ましい。

この場合、限られたスペース内に第３のチップ部品を容易にレイアウトすることができるので、それだけ高密度実装化を図ることができる。

以上のように本発明の実装方法及び基板モジュールは、より自由度の高い配置でチップ部品を実装することにより、回路基板上のさらなる高密度実装化を実現することができる。

以下、本発明のチップ部品の実装方法及びチップ部品を搭載した基板モジュールについて、それぞれ好ましい形態を挙げて説明する。

〔第１実施形態〕
図１は、完成状態で第１実施形態の基板モジュール１０を構成する回路基板１２を部分的に拡大して示した平面図である。この段階では、回路基板１２の実装面（図示の表面）上には未だチップ部品が実装されていない。そこで先ず、実装方法の手順について説明する。

〔工程１〕
例えば実装方法の工程１において、回路基板１２に実装する予定のチップ部品（図１には示されていない）を別途用意する。チップ部品を何個必要とするかは、最終的に完成させる基板モジュール１０の回路構成によって異なるが、ここでは少なくとも３個のチップ部品を用意するものとする。なお、チップ部品がいかなる種類の電子部品（コンデンサ、抵抗、コイル、半導体等）であるかは特に限定されない。

〔実装位置〕
用意した３個のチップ部品は、図１中の二点鎖線で示されるように回路基板１２の実装面上で互いに近接した実装位置Ｐ１，Ｐ２，Ｐ３に実装される。全体的にみると実装位置Ｐ１，Ｐ２は互いに近接しており、さらに実装位置Ｐ３はその他の実装位置Ｐ１，Ｐ２の両方に近接している。なお、実装位置Ｐ１，Ｐ２，Ｐ３が実際にどの程度近接しているかは、回路基板１２上の他の実装部品との関係から相対的に判断されるものであり、何らかの基準（例えば何ｍｍ以下である等）があるわけではない。

〔実装位置の相互関係〕
図１に示される実装位置Ｐ１，Ｐ２，Ｐ３は、それぞれチップ部品の外形を実装面上に投影したときの実装範囲に相当する。すなわち、回路基板１２に実装される予定のチップ部品は、いずれも実装面上で矩形状の実装範囲を占める形状を有している。また各チップ部品には、その長手方向でみた両端部（例えば両端面及び両端近傍の上下面と両側面）に電極が形成されている。

３つある実装位置Ｐ１，Ｐ２，Ｐ３のうち、２つの実装位置Ｐ１，Ｐ２については、それぞれに実装されるチップ部品の長手方向の軸線Ｌ１，Ｌ２（仮想的な線）を実装面上で延長したとき、これら軸線Ｌ１，Ｌ２が互いに交差（ここでは略直交）する位置関係にある。また、残りの実装位置Ｐ３については、軸線Ｌ１，Ｌ２の交点Ｃを含む位置に設けられている。

〔チップ部品の大小関係〕
さらに、２つの実装位置Ｐ１，Ｐ２と残る１つの実装位置Ｐ３とでは、そこに実装されるチップ部品の外形の大きさが異なる。すなわち、実装位置Ｐ１，Ｐ２に実装されるチップ部品に比較して、実装位置Ｐ３に実装されるチップ部品の外形（サイズ）は小さい。また実装位置Ｐ３では、回路基板１２の縁辺に対して斜め方向（例えば４０度〜５０度）にチップ部品が実装されるものとなっている。

〔工程２〕
次に実装方法の工程２では、上記の回路基板１２を用意する。回路基板１２には、実装位置Ｐ１，Ｐ２に実装されるチップ部品の電極の配置に合わせて、予め適切な位置にランド部１４，１５，１７，１９が形成されている。

また回路基板１２の実装面上には、各ランド部１４〜１９の周囲にレジスト膜１８が形成されている。この例では、各ランド部１４〜１９の一部（１つの縁辺部）がレジスト膜１８で覆われた形態（いわゆるオーバレジスト）である。また、レジスト膜１８の開口１８ａは、各ランド部１４〜１９からチップ部品の中央寄りの位置に拡がっている。

その他に回路基板１２には、上記のランド部１４〜１９につながる配線パターン１６や、図示しないスルーホール等が設けられている。また、実際には実装位置Ｐ１，Ｐ２，Ｐ３の他にも多数のチップ部品の実装位置が規定されているが、ここでは便宜上、その図示を省略している。

〔工程３〕
図２は、実装方法の工程３における作業例を示す平面図である。工程３では、回路基板１２の実装面上にクリーム半田Ｓ１，Ｓ２を塗布する。クリーム半田Ｓ１，Ｓ２は、例えば図示しないメタルマスクを回路基板１２上に設置した状態で、スキージングの手法により印刷することができる。図示しないメタルマスクには、予めクリーム半田Ｓ１，Ｓ２の塗布範囲に合わせて開口が形成されている。

ここで、各実装位置Ｐ１，Ｐ２において、実装位置Ｐ３に隣接しない側に位置するランド部１４，１９については、開口１８ａの範囲内だけで適宜、クリーム半田Ｓ１が塗布される。これに対し、実装位置Ｐ３に隣接する側に位置するランド部１５，１７については、開口１８ａの範囲内を超えてレジスト膜１８上にまでクリーム半田Ｓ２が延長して塗布されている。つまりクリーム半田Ｓ２は、各ランド部１５，１７からレジスト膜１８を跨いで、実装位置Ｐ３まで延長されていることになる。なお、実装位置Ｐ３にはランド部が設けられていないので、実装位置Ｐ３内でクリーム半田Ｓ２はレジスト膜１８の表面に塗布された状態にある。

〔工程４〕
図３は、実装方法の工程４における作業例を示す平面図である。この工程４では、用意した３つのチップ部品２０，２２，２４をそれぞれ対応する実装位置Ｐ１，Ｐ２，Ｐ３に配置する。

このとき実装位置Ｐ１，Ｐ２に実装されるチップ部品２０，２２については、ランド部１４〜１９内（開口１８ａの範囲内）に塗布されているクリーム半田Ｓ１，Ｓ２上にそれぞれの電極２０ａ，２０ｂ，２２ａ，２２ｂを位置付けるものとする。これに対し、実装位置Ｐ３に実装されるチップ部品２４については、上記のようにランド部１５，１７からそれぞれ実装位置Ｐ３まで延長された部分のクリーム半田Ｓ２上にその２つの電極２４ａ，２４ｂを位置付ける。

〔工程５〕
図４は、実装方法の工程５を経て半田付けが完了した状態を示す平面図である。実装方法の工程５では、上記のようにチップ部品２０，２２，２４を配置した状態で、回路基板１２のリフロー処理を行う。

〔実装位置Ｐ１，Ｐ２〕
これにより、実装位置Ｐ１，Ｐ２に実装されるチップ部品２０，２２については、それぞれの電極２０ａ，２０ｂ，２２ａ，２２ｂがそれぞれ対応するランド部１５，１４，１９，１７（符号順で対応）に半田付けされる。

〔実装位置Ｐ３〕
これに対し、実装位置Ｐ３に実装されるチップ部品２４については、電極２４ａ，２４ｂがランド部１５，１７の上に位置しておらず、その大部分はもともとレジスト膜１８上に位置していたものである。このため、リフロー時にクリーム半田Ｓ２が溶融すると、そのほとんどはレジスト膜１８上から流れ去り、ランド部１５，１７や電極２０ａ，２４ａ，２２ｂ，２４ｂの金属表面に付着（いわゆる塗れ上がり）する。これにより、チップ部品２４については、その電極２４ａ，２４ｂが隣接するチップ部品２０，２２の一方の電極２０ａ，２２ｂに半田付けされることになる。

また、このとき溶融したクリーム半田Ｓ２の流動に伴ってチップ部品２４がそれぞれ隣接するチップ部品２０，２２に引き寄せられる（いわゆるセルフアラインメント作用）。この結果、チップ部品２４は工程３で配置された場所から僅かに移動し、最終的な実装位置（図４中符号なし）に落ち着くことになる。なお、図４には、クリーム半田の状態ではなく、リフロー処理を経て凝固した状態の半田（同じ符号Ｓ１，Ｓ２を付す）が示されている。

〔後工程〕
この後、例えば回路基板１２の洗浄処理及び乾燥処理を行い、残留フラックスを除去すると、基板モジュール１０の完成品が得られる。なお、基板モジュール１０はさらにダイシング加工されるものであってもよいし、さらに他の基板に接続されるものであってもよい。

〔断面構造例〕
図５は、基板モジュール１０の構造例を示す縦断面図（図４中のＶ−Ｖ断面）である。上記のように、凝固した半田（図中符号Ｓ２）はレジスト膜１８上からは退避し、ランド部１５の表面や電極２０ａ，２４ａの表面に付着している。この状態で、チップ部品２４の電極２４ａは、主に隣接するチップ部品２０の電極２０ａに半田付けされていることが分かる。したがって、チップ部品２４の電極２４ａは、隣接するチップ部品２０の電極２０ａを介してランド部１５に半田付けされていると言うこともできる。なお、ここでは上記の実装位置Ｐ３に実装されたチップ部品２４と、実装位置Ｐ１，Ｐ２の一方に実装されたチップ部品２０との半田付け状態を示しているが、他方のチップ部品２２との半田付け状態についても同様に考えることができる。

〔利用例〕
図６は、上記の実装方法を利用して構成された基板モジュール１０の構造例を部分的に示す平面図である。この例では、先に挙げた３つのチップ部品２０，２２，２４の他に、回路基板１２の実装面上にはさらに多数のチップ部品２６が実装されている。

例えば、もともと回路基板１２にチップ部品２４を実装することなく、それ以外のチップ部品２０，２２，２６のみで基板モジュール１０の回路構成が計画されていた場合を想定する。この場合、回路基板１２にはチップ部品２４に対応したランド部が設けられていないので、そこに後からチップ部品２４を追加して実装するとこは基本的に困難である。しかしながら上述した実装方法を利用すれば、容易にチップ部品２４を追加して基板モジュール１０の回路構成に変更を加えたり、その性能改善を図ったりすることができる。

あるいは、回路基板１２のレイアウト上、チップ部品２０，２２の間に同サイズのチップ部品２６を実装することが難しい場合であっても、上述した実装方法を利用すれば、特に専用のランド部を設けることなく、容易に小サイズのチップ部品２４を実装することができる。したがって、回路基板１２上で空いているスペース（図中符号Ａ）を有効活用することができ、さらなる高密度実装化に大きく寄与することができる。

〔第２実施形態〕
図７は、完成状態で第２実施形態の基板モジュール１０を構成する回路基板１２を部分的に拡大して示した平面図である。上述した第１実施形態では、各ランド部１４，１５，１７，１９の一部だけ（チップ部品２０，２２の両端側に位置する１つの縁辺部）がレジスト膜１８で覆われていたが、第２実施形態では、各ランド部１４，１５，１７，１９の４つの縁辺部がレジスト膜１８で覆われた構成（全周オーバーレジスト）である。

以下、第１実施形態と対比しつつ、第２実施形態について説明する。また、第１実施形態と共通する事項については、図示とともに共通の符号を用いて重複した説明を省略するが、第２実施形態に特有の構成については適宜その説明を行うものとする。

〔工程１〕
第２実施形態においても、例えば実装方法の工程１において、回路基板１２に実装する予定のチップ部品を別途用意する点は第１実施形態と共通である。また、回路基板１２の実装面上でみた実装位置Ｐ１，Ｐ２，Ｐ３やそれらの相互の位置関係、また、各実装位置Ｐ１，Ｐ２，Ｐ３に実装されるチップ部品の外形の大きさについても第１実施形態と共通である。

〔工程２〕
実装方法の工程２では、図７に示される構成の回路基板１２を用意する。このとき回路基板１２には、実装位置Ｐ１，Ｐ２に実装されるチップ部品の電極の配置に合わせて、予め適切な位置にランド部１４，１５，１７，１９が形成されており、各ランド部１４〜１９の周囲には、全周（４つの縁辺部）を覆うレジスト膜１８が形成されている。したがって第２実施形態では、レジスト膜１８の開口１８ａがランド部１４〜１９の外側にまで拡がっておらず、第１実施形態よりも開口１８ａの面積が小さくなっている。なお、回路基板１２に配線パターン１６や図示しないスルーホール等が設けられている点は第１実施形態と同じである。

〔工程３〕
図８は、第２実施形態に適用される実装方法の工程３での作業例を示す平面図である。第２実施形態においても、工程３で回路基板１２の実装面上にクリーム半田Ｓ１，Ｓ２を塗布する。また、各実装位置Ｐ１，Ｐ２において、実装位置Ｐ３に隣接しない側に位置するランド部１４，１９については、開口１８ａの範囲内だけで適宜、クリーム半田Ｓ１が塗布される。そして、実装位置Ｐ３に隣接する側に位置するランド部１５，１７については、開口１８ａの範囲内を超えてレジスト膜１８上にまでクリーム半田Ｓ２が延長して塗布されている点も第１実施形態と同じである。

〔工程４〕
特に図示していないが、第２実施形態においても、工程４では用意した３つのチップ部品２０，２２，２４をそれぞれ対応する実装位置Ｐ１，Ｐ２，Ｐ３に配置する。また、このとき実装位置Ｐ１，Ｐ２に実装されるチップ部品２０，２２については、ランド部１４〜１９内（開口１８ａの範囲内）に塗布されているクリーム半田Ｓ１，Ｓ２上にそれぞれの電極２０ａ，２０ｂ，２２ａ，２２ｂを位置付け、実装位置Ｐ３に実装されるチップ部品２４については、ランド部１５，１７からそれぞれ実装位置Ｐ３まで延長された部分のクリーム半田Ｓ２上にその２つの電極２４ａ，２４ｂを位置付ける点は第１実施形態と同じである。

〔工程５〕
同じく図示していないが、実装方法の工程５では、上記のようにチップ部品２０，２２，２４を配置した状態で、回路基板１２のリフロー処理を行う。これにより第２実施形態においても、実装位置Ｐ１，Ｐ２に実装されるチップ部品２０，２２については、それぞれの電極２０ａ，２０ｂ，２２ａ，２２ｂがそれぞれ対応するランド部１５，１４，１９，１７（符号順で対応）に半田付けされ、実装位置Ｐ３に実装されるチップ部品２４については、その電極２４ａ，２４ｂが隣接するチップ部品２０，２２の一方の電極２０ａ，２２ｂに半田付けされる。

また、このとき溶融したクリーム半田Ｓ２の流動に伴ってチップ部品２４がそれぞれ隣接するチップ部品２０，２２に引き寄せられる点も第１実施形態と同じである。この後に回路基板１２の洗浄処理及び乾燥処理を行い、残留フラックスを除去すると、第２実施形態の基板モジュール１０の完成品が得られる。

〔断面構造例〕
図９は、第２実施形態において完成された基板モジュール１０の構造例を示す縦断面図である（第１実施形態で挙げた図６に相当）。第２実施形態でも同様に、凝固した半田（図中符号Ｓ２）はレジスト膜１８上からは退避し、ランド部１５の表面や電極２０ａ，２４ａの表面に付着している。なお第２実施形態では、ランド部１５の全周がレジスト膜１８で覆われているため、チップ部品２０の中心寄りの位置でも半田Ｓ２は開口１８ａの内側に収まっている。

第１実施形態と同様に、第２実施形態でもチップ部品２４の電極２４ａは、主に隣接するチップ部品２０の電極２０ａに半田付けされている。また同様に、チップ部品２４の電極２４ａは、隣接するチップ部品２０の電極２０ａを介してランド部１５に半田付けされている。

〔第３実施形態〕
次に、第３実施形態について説明する。図１０は、完成状態で第３実施形態の基板モジュール１０を構成する回路基板１２を部分的に拡大して示した平面図である。第３実施形態では、各ランド部１４，１５，１７，１９がレジスト膜１８で覆われていない構成（いわゆるノーマルレジスト）である。

以下、第１実施形態と対比しつつ、第３実施形態について説明する。第３実施形態についても、第１実施形態と共通する事項については図示とともに共通の符号を用いて重複した説明を省略し、第３実施形態に特有の構成について適宜その説明を行うものとする。

〔工程１〕
第３実施形態においても、例えば実装方法の工程１において、回路基板１２に実装する予定のチップ部品を別途用意する点は上述した第１，第２実施形態と共通である。また、回路基板１２の実装面上でみた実装位置Ｐ１，Ｐ２，Ｐ３やそれらの相互の位置関係、また、各実装位置Ｐ１，Ｐ２，Ｐ３に実装されるチップ部品の外形の大きさについても第１，第２実施形態と共通である。

〔工程２〕
次に実装方法の工程２では、図１０に示される構成の回路基板１２を用意する。ここでも同様に、回路基板１２には実装位置Ｐ１，Ｐ２に実装されるチップ部品の電極の配置に合わせて予め適切な位置にランド部１４，１５，１７，１９が形成されている。ただし第３実施形態では、各ランド部１４〜１９の周囲に間隔をおいてレジスト膜１８が形成されている。したがって第３実施形態では、レジスト膜１８の開口１８ａが各ランド部１４〜１９の全周でそれぞれの外側にまで拡がっており、第１，第２実施形態よりも開口１８ａの面積が大きくなっている。また、回路基板１２に配線パターン１６や図示しないスルーホール等が設けられている点は第１，第２実施形態と同じである。

なお図１０では、ランド部１４〜１９や開口１８ａの面積を比較的大きく示しているが、第３実施形態ではランド部１４〜１９がレジスト膜１８で覆われていない分、第１，第２実施形態に比較してランド部１４〜１９の面積を小さくし、それに合わせて開口１８ａの面積を小さく設定してもよい。

〔工程３〕
図１１は、第３実施形態に適用される実装方法の工程３での作業例を示す平面図である。第３実施形態においても、工程３で回路基板１２の実装面上にクリーム半田Ｓ１，Ｓ２を塗布する。また、各実装位置Ｐ１，Ｐ２において、実装位置Ｐ３に隣接しない側に位置するランド部１４，１９については、その上面の範囲内だけで適宜、クリーム半田Ｓ１が塗布される。なお図１１では、クリーム半田Ｓ１の塗布面積を比較的小さく示しているが、これより塗布面積を大きくしてもよい。

第３実施形態の場合、実装位置Ｐ３に隣接する側に位置するランド部１５，１７については、その上面から外側（回路基板１２の上面）に拡がり、さらに周囲のレジスト膜１８上にまでクリーム半田Ｓ２が延長して塗布されている。このように第３実施形態では、ランド部１４，１９の上面とレジスト膜１８上に加えて、ランド部１４，１９の外側（開口１８ａの内側）で回路基板１２のむき出しになった上面（地肌）にクリーム半田Ｓ２を塗布する点が第１，第２実施形態と異なっている。

〔工程４〕
特に図示していないが、第３実施形態においても、工程４では用意した３つのチップ部品２０，２２，２４をそれぞれ対応する実装位置Ｐ１，Ｐ２，Ｐ３に配置する。また、このとき実装位置Ｐ１，Ｐ２に実装されるチップ部品２０，２２については、ランド部１４〜１９に塗布されているクリーム半田Ｓ１，Ｓ２上にそれぞれの電極２０ａ，２０ｂ，２２ａ，２２ｂを位置付け、実装位置Ｐ３に実装されるチップ部品２４については、ランド部１５，１７からそれぞれ実装位置Ｐ３まで延長された部分のクリーム半田Ｓ２上にその２つの電極２４ａ，２４ｂを位置付ける点は第１，第２実施形態と同じである。

〔工程５〕
同じく図示していないが、実装方法の工程５では、上記のようにチップ部品２０，２２，２４を配置した状態で、回路基板１２のリフロー処理を行う。これにより第３実施形態においても、実装位置Ｐ１，Ｐ２に実装されるチップ部品２０，２２については、それぞれの電極２０ａ，２０ｂ，２２ａ，２２ｂがそれぞれ対応するランド部１５，１４，１９，１７（符号順で対応）に半田付けされ、実装位置Ｐ３に実装されるチップ部品２４については、その電極２４ａ，２４ｂが隣接するチップ部品２０，２２の一方の電極２０ａ，２２ｂに半田付けされる。

また、このとき溶融したクリーム半田Ｓ２の流動に伴ってチップ部品２４がそれぞれ隣接するチップ部品２０，２２に引き寄せられる点も第１，第２実施形態と同じである。そして、この後に回路基板１２の洗浄処理及び乾燥処理を行い、残留フラックスを除去すると、第３実施形態の基板モジュール１０の完成品が得られる。

〔断面構造例〕
図１２は、第３実施形態において完成された基板モジュール１０の構造例を示す縦断面図である（第１実施形態で挙げた図６に相当）。第３実施形態でも同様に、凝固した半田（図中符号Ｓ２）はレジスト膜１８上及び回路基板１２の上面（地肌）からは退避し、ランド部１５の表面や電極２０ａ，２４ａの表面に付着している。なお第３実施形態では、ランド部１５がレジスト膜１８には覆われていないため、チップ部品２０の両端より外側の位置と、その中心寄りの位置でいずれも半田Ｓ２はランド１５上の範囲内に収まっている。

第３実施形態においても、チップ部品２４の電極２４ａは、主に隣接するチップ部品２０の電極２０ａに半田付けされている。また同様に、チップ部品２４の電極２４ａは、隣接するチップ部品２０の電極２０ａを介してランド部１５に半田付けされている。

以上に説明した第２，第３実施形態においても、それぞれで挙げた実装方法を適用することで容易にチップ部品２４を追加し、基板モジュール１０の回路構成に変更を加えたり、その性能改善を図ったりすることができる。また、回路基板１２上で空いているスペースを有効活用することにより、さらなる高密度実装化に大きく寄与することができる。

〔その他の形態〕
第１〜第３実施形態で挙げた実装方法では、２つのチップ部品２０，２２を９０度の開きをおいて配置しているが、両者の角度は特に限定されるものではない。また、チップ部品２４は２つのチップ部品２０，２２と同サイズであってもよいし、これらより大きいサイズのものであってもよい。

また上述した実装方法では、９０度に開いた２つのチップ部品２０，２２の角（コーナー）の外側にチップ部品２４を実装しているが、内側にチップ部品２４を実装してもよい。

さらに、図示とともに説明した各種の形態はあくまで好ましい例示であり、チップ部品２０〜２４やランド部１４〜１９の形状、またクリーム半田Ｓ１，Ｓ２の塗布範囲等は適宜変更することができる。

完成状態で第１実施形態の基板モジュールを構成する回路基板を部分的に拡大して示した平面図である。 実装方法の工程３における作業例を示す平面図である。 実装方法の工程４における作業例を示す平面図である。 実装方法の工程５を経て半田付けが完了した状態を示す平面図である。 基板モジュールの構造例を示す縦断面図（図４中のＶ−Ｖ断面）である。 実装方法を利用して構成された基板モジュールの構造例を部分的に示す平面図である。 完成状態で第２実施形態の基板モジュールを構成する回路基板を部分的に拡大して示した平面図である。 第２実施形態に適用される実装方法の工程３での作業例を示す平面図である。 第２実施形態において完成された基板モジュールの構造例を示す縦断面図である。 完成状態で第３実施形態の基板モジュールを構成する回路基板を部分的に拡大して示した平面図である。 第３実施形態に適用される実装方法の工程３での作業例を示す平面図である。 第３実施形態において完成された基板モジュール１０の構造例を示す縦断面図である。

符号の説明

１０ 基板モジュール
１２ 回路基板
１４，１５ ランド部
１６ 配線パターン
１７ ランド部
１８ レジスト膜（絶縁層）
１８ａ 開口（レジスト抜き）
１９ ランド部
２０ チップ部品（第１のチップ部品）
２０ａ，２０ｂ 電極
２２ チップ部品（第２のチップ部品）
２２ａ，２２ｂ 電極
２４ チップ部品（第３のチップ部品）
２４ａ，２４ｂ 電極
２６ 電極
Ｐ１，Ｐ２，Ｐ３ 実装位置（第１〜第３の実装位置）

Claims (5)

1. 回路基板の実装面上に実装されるチップ部品の実装方法であって、
   前記実装面上で互いに近接した第１及び第２の実装位置にそれぞれ実装される予定の第１及び第２のチップ部品とともに、前記第１及び第２の実装位置の両方に近接した第３の実装位置に実装される予定の第３のチップ部品をそれぞれ用意する工程と、
   前記第１及び第２のチップ部品それぞれの両端部に形成された電極の配置に合わせて、予め前記第１及び第２の実装位置で個々の電極を半田付けするための複数のランド部が形成されるとともに、前記第３の実装位置を含む前記ランド部の周囲が絶縁層で被覆された状態の回路基板を用意する工程と、
   前記第１及び第２の実装位置で複数の前記ランド部内にそれぞれクリーム半田を塗布するとともに、その中で前記第３の実装位置に近接した２箇所の前記ランド部からそれぞれ前記絶縁層を跨いで前記第３の実装位置までクリーム半田を延長して塗布する工程と、
   前記第１から第３のチップ部品をそれぞれ対応する前記第１から第３の実装位置に配置し、前記第１及び第２のチップ部品については前記ランド部内に塗布されたクリーム半田上にそれぞれの電極を位置付け、前記第３のチップ部品についてはその両端部に形成された２つの電極を２箇所の前記ランド部から前記第３の実装位置まで延長して塗布されたクリーム半田上にそれぞれ位置付ける工程と、
   前記回路基板をリフロー処理することで、前記第１及び第２のチップ部品についてはそれぞれの電極を前記ランド部に半田付けし、前記第３のチップ部品についてはその両端部に形成された２つの電極の一方を前記第１のチップ部品の１つの電極に半田付けするとともに、他方の電極を前記第２のチップ部品の１つの電極に半田付けする工程と
   を有するチップ部品の実装方法。
2. 請求項１に記載のチップ部品の実装方法において、
   前記第１及び第２のチップ部品は、
   前記実装面上で矩形状の実装範囲を占める形状を有しており、
   前記第１及び第２の実装位置は、
   前記第１及び第２のチップ部品の長手方向の軸線をそれぞれ前記実装面上で延長したとき、これら２本の軸線が互いに交差する位置関係にあって、
   前記第３の実装位置は、
   前記実装面上で前記２本の軸線の交点を含む位置に設定されていることを特徴とするチップ部品の実装方法。
3. 請求項１又は２に記載のチップ部品の実装方法において、
   前記第１及び第２のチップ部品に比較して、前記第３のチップ部品の外形が小さく設定されていることを特徴とするチップ部品の実装方法。
4. 実装面上に半田付け用のランド部が形成され、かつ、このランド部の周囲が絶縁層で被覆された回路基板と、
   両端部にそれぞれ電極が形成され、これら電極がいずれも前記ランド部上に半田付けされた状態で、前記実装面上の互いに近接した位置に実装された第１及び第２のチップ部品と、
   前記第１及び第２のチップ部品の両方に近接した位置に実装され、両端部に形成された２つの電極のうち一方の一部が前記絶縁層上にある状態で前記第１のチップ部品の１つの電極に半田付けされた状態にあり、かつ、他方の一部が前記絶縁層上にある状態で前記第２のチップ部品の１つの電極に半田付けされた状態にある第３のチップ部品とを備え、
   前記第１及び第２のチップ部品は、
   前記実装面上で矩形状の実装範囲を占める形状を有し、かつ、前記第１及び第２のチップ部品の長手方向の軸線をそれぞれ前記実装面上で延長したとき、これら２本の軸線が互いに交差する位置関係にあって、
   前記第３のチップ部品は、
   前記実装面上で前記２本の軸線の交点を含む位置に実装されていることを特徴とするチップ部品を搭載した基板モジュール。
5. 請求項４に記載のチップ部品を搭載した基板モジュールにおいて、
   前記第１及び第２のチップ部品に比較して、前記第３のチップ部品の外形が小さく設定されていることを特徴とするチップ部品を搭載した基板モジュール。