JP2003142808A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2003142808A JP2003142808A JP2001334960A JP2001334960A JP2003142808A JP 2003142808 A JP2003142808 A JP 2003142808A JP 2001334960 A JP2001334960 A JP 2001334960A JP 2001334960 A JP2001334960 A JP 2001334960A JP 2003142808 A JP2003142808 A JP 2003142808A
- Authority
- JP
- Japan
- Prior art keywords
- wiring patterns
- jumper
- circuit board
- electrode lands
- virtual circle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 回路基板上で占める３方向相互結線選択回路
のスペースを大幅に縮小する。 【解決手段】 ジャンパーチップ１０の接続端子部１０
ａ，１０ａ間の距離Ｌを１辺とする正三角形Ｔを想定
し、その正三角形Ｔの各辺にジャンパーチップ１０の中
心線Ｃを合わせて配置したとして、正三角形Ｔの中心を
原点Ｏとして各ジャンパーチップ１０が内接される仮想
円Ｒを描き、その仮想円Ｒ内に各配線パターン２１，２
２，２３の電極ランド２１ａ，２２ａ，２３ａを配置す
る。
のスペースを大幅に縮小する。 【解決手段】 ジャンパーチップ１０の接続端子部１０
ａ，１０ａ間の距離Ｌを１辺とする正三角形Ｔを想定
し、その正三角形Ｔの各辺にジャンパーチップ１０の中
心線Ｃを合わせて配置したとして、正三角形Ｔの中心を
原点Ｏとして各ジャンパーチップ１０が内接される仮想
円Ｒを描き、その仮想円Ｒ内に各配線パターン２１，２
２，２３の電極ランド２１ａ，２２ａ，２３ａを配置す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、配線パターンが形
成された回路基板に関し、さらに詳しく言えば、ジャン
パーチップによって所定の３つの配線パターンの内の任
意の２つの配線パターンを導通可能とした３方向相互結
線選択回路を有する回路基板に関するものである。
成された回路基板に関し、さらに詳しく言えば、ジャン
パーチップによって所定の３つの配線パターンの内の任
意の２つの配線パターンを導通可能とした３方向相互結
線選択回路を有する回路基板に関するものである。
【０００２】
【従来の技術】例えば、液晶表示素子を駆動するＬＳＩ
チップを駆動回路基板に実装してコモン電極を線順次走
査する場合、その走査順や走査本数などに応じて、図４
に示すように、ＬＳＩチップ１の所定のリード端子１ａ
を例えば５Ｖもしくは０Ｖ電源のいずれかに選択して接
続する場合がある。
チップを駆動回路基板に実装してコモン電極を線順次走
査する場合、その走査順や走査本数などに応じて、図４
に示すように、ＬＳＩチップ１の所定のリード端子１ａ
を例えば５Ｖもしくは０Ｖ電源のいずれかに選択して接
続する場合がある。
【０００３】このような場合に、ジャンパーチップによ
る３方向相互結線選択回路が用いられ、その従来の一例
を図５に示す。この例は上記ＬＳＩチップ用のものでは
ないが、回路基板上に形成される第１，第２および第３
の３つの配線パターン１１，１２，１３の内の任意の２
つの配線パターンを導通可能とするため、第１配線パタ
ーン１１と第２配線パターン１２の各端部を左右方向か
ら対向させるとともに、第３配線パターン１３の端部を
それらの間に配置する。
る３方向相互結線選択回路が用いられ、その従来の一例
を図５に示す。この例は上記ＬＳＩチップ用のものでは
ないが、回路基板上に形成される第１，第２および第３
の３つの配線パターン１１，１２，１３の内の任意の２
つの配線パターンを導通可能とするため、第１配線パタ
ーン１１と第２配線パターン１２の各端部を左右方向か
ら対向させるとともに、第３配線パターン１３の端部を
それらの間に配置する。
【０００４】第１配線パターン１１と第２配線パターン
１２は、その端部にそれぞれ２つの電極ランド１１ａ，
１１ｂ；１２ａ，１２ｂを有し、その内の一方の電極ラ
ンド１１ａと１２ａは第１配線パターン１１と第２配線
パターン１２の相互接続用であり、他方の電極ランド１
１ｂと１２ｂは第３配線パターン１３との接続用で、そ
れらの間に第３配線パターン１３の電極ランド１３ａが
配置される。
１２は、その端部にそれぞれ２つの電極ランド１１ａ，
１１ｂ；１２ａ，１２ｂを有し、その内の一方の電極ラ
ンド１１ａと１２ａは第１配線パターン１１と第２配線
パターン１２の相互接続用であり、他方の電極ランド１
１ｂと１２ｂは第３配線パターン１３との接続用で、そ
れらの間に第３配線パターン１３の電極ランド１３ａが
配置される。
【０００５】第１配線パターン１１と第２配線パターン
１２とを結線するには、電極ランド１１ａと１２ａとの
間にジャンパーチップ１０を実装する。第１配線パター
ン１１と第３配線パターン１３とを結線するには、電極
ランド１１ｂと１３ａとの間にジャンパーチップ１０を
実装する。また、第２配線パターン１２と第３配線パタ
ーン１３とを結線するには、電極ランド１２ｂと１３ａ
との間にジャンパーチップ１０を実装する。なお、ジャ
ンパーチップ１０には例えばチップ抵抗が用いられる。
１２とを結線するには、電極ランド１１ａと１２ａとの
間にジャンパーチップ１０を実装する。第１配線パター
ン１１と第３配線パターン１３とを結線するには、電極
ランド１１ｂと１３ａとの間にジャンパーチップ１０を
実装する。また、第２配線パターン１２と第３配線パタ
ーン１３とを結線するには、電極ランド１２ｂと１３ａ
との間にジャンパーチップ１０を実装する。なお、ジャ
ンパーチップ１０には例えばチップ抵抗が用いられる。
【０００６】
【発明が解決しようとする課題】このようにして、１つ
のジャンパーチップ１０にて３つの配線パターン１１，
１２，１３の内の任意の２つの配線パターンを接続可能
としているが、これには次のような問題がある。
のジャンパーチップ１０にて３つの配線パターン１１，
１２，１３の内の任意の２つの配線パターンを接続可能
としているが、これには次のような問題がある。
【０００７】すなわち、上記のような電極ランドの配置
であると、図面の上下方向では少なくともジャンパーチ
ップ１０の幅の２倍以上の幅を必要とし、また、図面の
左右方向では少なくともジャンパーチップ１０の長さの
２倍以上の長さを必要とするため、回路基板上で占める
スペースが広く、高密度実装を図る上で支障をきたすこ
とになる。
であると、図面の上下方向では少なくともジャンパーチ
ップ１０の幅の２倍以上の幅を必要とし、また、図面の
左右方向では少なくともジャンパーチップ１０の長さの
２倍以上の長さを必要とするため、回路基板上で占める
スペースが広く、高密度実装を図る上で支障をきたすこ
とになる。
【０００８】したがって、本発明の課題は、ジャンパー
チップによる３方向相互結線選択回路が占めるスペース
を縮小することである。
チップによる３方向相互結線選択回路が占めるスペース
を縮小することである。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、互いに電気的に絶縁された第１，第２お
よび第３の３つの配線パターンを有し、その各々のパタ
ーン端部に電極ランドが形成されていて、上記各電極ラ
ンド間にジャンパーチップを実装することにより、上記
３つの配線パターンの内の任意の２つの配線パターン間
を導通可能とした回路基板において、上記ジャンパーチ
ップの接続端子部間の距離を１辺とする正三角形を想定
し、その正三角形の各辺に上記ジャンパーチップの中心
線を合わせて配置したとして、上記正三角形の中心を原
点として上記各ジャンパーチップが内接される仮想円を
描き、その仮想円内に上記各配線パターンの上記電極ラ
ンドを配置したことを特徴としている。
め、本発明は、互いに電気的に絶縁された第１，第２お
よび第３の３つの配線パターンを有し、その各々のパタ
ーン端部に電極ランドが形成されていて、上記各電極ラ
ンド間にジャンパーチップを実装することにより、上記
３つの配線パターンの内の任意の２つの配線パターン間
を導通可能とした回路基板において、上記ジャンパーチ
ップの接続端子部間の距離を１辺とする正三角形を想定
し、その正三角形の各辺に上記ジャンパーチップの中心
線を合わせて配置したとして、上記正三角形の中心を原
点として上記各ジャンパーチップが内接される仮想円を
描き、その仮想円内に上記各配線パターンの上記電極ラ
ンドを配置したことを特徴としている。
【００１０】このように、所定の円内に各電極ランドを
配置したことにより、上記従来配置のものより約３０％
程度の面積を縮小することができる。なお、面積効率を
より高めるには、各電極ランドを１２０゜間隔で配置す
ることが好ましい。
配置したことにより、上記従来配置のものより約３０％
程度の面積を縮小することができる。なお、面積効率を
より高めるには、各電極ランドを１２０゜間隔で配置す
ることが好ましい。
【００１１】
【発明の実施の形態】次に、図１ないし図３を参照し
て、本発明の実施形態について説明する。まず、図１に
示すように、使用するジャンパーチップ１０の長辺Ｌを
１辺とした正三角形Ｔを想定する。なお、本発明におい
て、ジャンパーチップ１０の長辺Ｌとは、その両端に設
けられている接続端子部１０ａ，１０ａ間の距離のこと
を言う。
て、本発明の実施形態について説明する。まず、図１に
示すように、使用するジャンパーチップ１０の長辺Ｌを
１辺とした正三角形Ｔを想定する。なお、本発明におい
て、ジャンパーチップ１０の長辺Ｌとは、その両端に設
けられている接続端子部１０ａ，１０ａ間の距離のこと
を言う。
【００１２】次に、図２に示すように、３個のジャンパ
ーチップ１０を正三角形Ｔの各辺にその中心線Ｃを合わ
せて配置したと仮定し、正三角形Ｔの中心に原点Ｏを置
いて上記３個のジャンパーチップ１０が内接される仮想
円Ｒを描く。なお、ジャンパーチップ１０の中心線Ｃと
は、その接続端子部１０ａ，１０ａの中点間を結ぶ線と
して定義される。
ーチップ１０を正三角形Ｔの各辺にその中心線Ｃを合わ
せて配置したと仮定し、正三角形Ｔの中心に原点Ｏを置
いて上記３個のジャンパーチップ１０が内接される仮想
円Ｒを描く。なお、ジャンパーチップ１０の中心線Ｃと
は、その接続端子部１０ａ，１０ａの中点間を結ぶ線と
して定義される。
【００１３】そして、この仮想円Ｒ内に、３方向相互結
線対象としての第１，第２および第３の３つの配線パタ
ーン２１，２２，２３を導いて、それらの端部に電極ラ
ンド２１ａ，２２ａ，２３ａを形成する。
線対象としての第１，第２および第３の３つの配線パタ
ーン２１，２２，２３を導いて、それらの端部に電極ラ
ンド２１ａ，２２ａ，２３ａを形成する。
【００１４】この実施形態では、各電極ランド２１ａ，
２２ａ，２３ａは原点Ｏから見て上記仮想円Ｒに接する
扇状パターンに形成され、それらの間隔は１２０゜とさ
れている。
２２ａ，２３ａは原点Ｏから見て上記仮想円Ｒに接する
扇状パターンに形成され、それらの間隔は１２０゜とさ
れている。
【００１５】配線パターン２１，２２間を結線するには
ジャンパーチップ１０を電極ランド２１ａ，２２ａ間に
実装する。配線パターン２１，２３間を結線するにはジ
ャンパーチップ１０を電極ランド２１ａ，２３ａ間に実
装する。配線パターン２２，２３間を結線するにはジャ
ンパーチップ１０を電極ランド２２ａ，２３ａ間に実装
する。
ジャンパーチップ１０を電極ランド２１ａ，２２ａ間に
実装する。配線パターン２１，２３間を結線するにはジ
ャンパーチップ１０を電極ランド２１ａ，２３ａ間に実
装する。配線パターン２２，２３間を結線するにはジャ
ンパーチップ１０を電極ランド２２ａ，２３ａ間に実装
する。
【００１６】このように、各電極ランド２１ａ，２２
ａ，２３ａを上記仮想円Ｒ内に収めることにより、図示
しない回路基板上で占める３方向相互結線選択回路のス
ペースを大幅に縮小することができる。また、ジャンパ
ーチップ１０が上記仮想円Ｒからはみ出すこともない。
ａ，２３ａを上記仮想円Ｒ内に収めることにより、図示
しない回路基板上で占める３方向相互結線選択回路のス
ペースを大幅に縮小することができる。また、ジャンパ
ーチップ１０が上記仮想円Ｒからはみ出すこともない。
【００１７】なお、各電極ランド２１ａ，２２ａ，２３
ａのジャンパーチップ実装部分が上記仮想円Ｒの外側に
出ないことを条件として、図３に示すように、各電極ラ
ンド２１ａ，２２ａ，２３ａを円形パターンとしてもよ
く、これによれば、ジャンパーチップ１０の面実装時に
おけるハンダ量の調整を容易にすることができる。
ａのジャンパーチップ実装部分が上記仮想円Ｒの外側に
出ないことを条件として、図３に示すように、各電極ラ
ンド２１ａ，２２ａ，２３ａを円形パターンとしてもよ
く、これによれば、ジャンパーチップ１０の面実装時に
おけるハンダ量の調整を容易にすることができる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
ジャンパーチップによる３方向相互結線選択回路を回路
基板上に形成するにあたって、ジャンパーチップの接続
端子部間の距離を１辺とする正三角形を想定し、その正
三角形の各辺にジャンパーチップの中心線を合わせて配
置したとして、正三角形の中心を原点として上記各ジャ
ンパーチップが内接される仮想円を描き、その仮想円内
に各配線パターンの電極ランドを配置したことにより、
回路基板上で占める３方向相互結線選択回路のスペース
を大幅に縮小することができる。
ジャンパーチップによる３方向相互結線選択回路を回路
基板上に形成するにあたって、ジャンパーチップの接続
端子部間の距離を１辺とする正三角形を想定し、その正
三角形の各辺にジャンパーチップの中心線を合わせて配
置したとして、正三角形の中心を原点として上記各ジャ
ンパーチップが内接される仮想円を描き、その仮想円内
に各配線パターンの電極ランドを配置したことにより、
回路基板上で占める３方向相互結線選択回路のスペース
を大幅に縮小することができる。
【図１】本発明の基本的な設計思想を説明するための説
明図。
明図。
【図２】本発明の好ましい実施形態を示す回路パターン
図。
図。
【図３】上記実施形態の変形例を示す回路パターン図。
【図４】３方向相互結線選択回路を必要とする場合を説
明するための説明図。
明するための説明図。
【図５】従来の３方向相互結線選択回路をを示す回路パ
ターン図。
ターン図。
１０ ジャンパーチップ
２１，２２，２３ 配線パターン
２１ａ，２２ａ，２３ａ 電極ランド
Ｔ 正三角形
Ｒ 仮想円
Ｃ 中心線
Ｏ 正三角形の原点
Claims (2)
- 【請求項１】 互いに電気的に絶縁された第１，第２お
よび第３の３つの配線パターンを有し、その各々のパタ
ーン端部に電極ランドが形成されていて、上記各電極ラ
ンド間にジャンパーチップを実装することにより、上記
３つの配線パターンの内の任意の２つの配線パターン間
を導通可能とした回路基板において、 上記ジャンパーチップの接続端子部間の距離を１辺とす
る正三角形を想定し、その正三角形の各辺に上記ジャン
パーチップの中心線を合わせて配置したとして、上記正
三角形の中心を原点として上記各ジャンパーチップが内
接される仮想円を描き、その仮想円内に上記各配線パタ
ーンの上記電極ランドを配置したことを特徴とする回路
基板。 - 【請求項２】 上記仮想円内において、上記各配線パタ
ーンの上記電極ランドを１２０゜間隔で配置してなる請
求項１に記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001334960A JP2003142808A (ja) | 2001-10-31 | 2001-10-31 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001334960A JP2003142808A (ja) | 2001-10-31 | 2001-10-31 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003142808A true JP2003142808A (ja) | 2003-05-16 |
Family
ID=19150010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001334960A Withdrawn JP2003142808A (ja) | 2001-10-31 | 2001-10-31 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003142808A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251808A (ja) * | 2007-03-30 | 2008-10-16 | Yokogawa Electric Corp | プリント基板 |
| JP2010114223A (ja) * | 2008-11-05 | 2010-05-20 | Alps Electric Co Ltd | チップ部品の実装方法及びチップ部品を搭載した基板モジュール |
-
2001
- 2001-10-31 JP JP2001334960A patent/JP2003142808A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251808A (ja) * | 2007-03-30 | 2008-10-16 | Yokogawa Electric Corp | プリント基板 |
| JP2010114223A (ja) * | 2008-11-05 | 2010-05-20 | Alps Electric Co Ltd | チップ部品の実装方法及びチップ部品を搭載した基板モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030137817A1 (en) | Electrical connection system for two printed circuit boards mounted on opposite sides of a mid-plane printed circuit board at angles to each other | |
| JP4780638B2 (ja) | フレキシブル回路基板およびこれを用いた液晶表示装置 | |
| JP2003142808A (ja) | 回路基板 | |
| JP2002091341A5 (ja) | ||
| JP4209524B2 (ja) | 多層セル表示装置 | |
| JPS5954247A (ja) | 電子部品 | |
| JP3264103B2 (ja) | 液晶表示装置 | |
| JPH11218778A (ja) | 液晶表示装置の実装方法 | |
| JPH0227785A (ja) | 集積回路素子およびその製造方法 | |
| JPH0581960U (ja) | ジャンパチップ | |
| JP2000195586A (ja) | カ―ドコネクタ用回路基板 | |
| JPH0413849Y2 (ja) | ||
| JP2001215893A (ja) | 表示装置 | |
| JP2006313821A (ja) | 半導体装置 | |
| JPH0353313Y2 (ja) | ||
| JPH04119482U (ja) | 基板の配線構造 | |
| JP2004031663A (ja) | ジャンパ線の配線構造 | |
| JP3113669B2 (ja) | 液晶表示装置 | |
| JP2683169B2 (ja) | 半導体装置 | |
| JPH0644122Y2 (ja) | ユニバーサル基板 | |
| JPH0577870U (ja) | クロスチップ | |
| JPS6118930A (ja) | 液晶パネルのパタ−ン配線方法 | |
| JPS62254330A (ja) | マトリクススイツチ | |
| JPS59161892A (ja) | パタ−ン配線基板 | |
| JP2002023187A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |