JPH04119482U - 基板の配線構造 - Google Patents

基板の配線構造

Info

Publication number
JPH04119482U
JPH04119482U JP3166591U JP3166591U JPH04119482U JP H04119482 U JPH04119482 U JP H04119482U JP 3166591 U JP3166591 U JP 3166591U JP 3166591 U JP3166591 U JP 3166591U JP H04119482 U JPH04119482 U JP H04119482U
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip mounting
mounting area
connection terminals
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3166591U
Other languages
English (en)
Other versions
JP2572134Y2 (ja
Inventor
稔 佐藤
Original Assignee
カシオ計算機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カシオ計算機株式会社 filed Critical カシオ計算機株式会社
Priority to JP1991031665U priority Critical patent/JP2572134Y2/ja
Publication of JPH04119482U publication Critical patent/JPH04119482U/ja
Application granted granted Critical
Publication of JP2572134Y2 publication Critical patent/JP2572134Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 共通配線が同一平面において交差しないよう
にする。 【構成】 左側の半導体チップ搭載エリア21の3つの
入力側接続端子25には3本の内部接続用配線31の各
一端部が左側の半導体チップ搭載エリア21の外部から
それぞれ接続されている。3本の内部接続用配線31は
互いに平行とされ、その各他端部は右側の半導体チップ
搭載エリア22の他方の長辺の左半分の空白箇所28を
通って中央部の空白箇所30に引き回され、右側の半導
体チップ搭載エリア22の3つの入力側接続端子26と
それぞれ接続されている。右側の半導体チップ搭載エリ
ア22の3つの入力側接続端子26には3本の外部接続
用配線32の各一端部が右側の半導体チップ搭載エリア
22の外部からそれぞれ接続されている。3本の外部接
続用配線32は互いに平行とされ、その各他端部は3つ
の外部接続端子33とそれぞれ接続されている。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案は液晶表示装置等の電子機器における基板の配線構造に関する。
【0002】
【従来の技術】
例えば液晶表示装置では、液晶表示パネル、この液晶表示パネルを駆動するた めの駆動回路用半導体チップ、この半導体チップを制御するための制御回路用回 路基板等が備えられ、半導体チップを液晶表示パネルに搭載している場合には、 半導体チップと回路基板とをフレキシブル配線基板で電気的に接続するようにし ている。
【0003】 図5は従来のこのような液晶表示装置の一例を示したものである。 この液晶表示装置では、液晶表示パネル1、3つの半導体チップ2〜4、回路 基板5、3つのフレキシブル配線基板6〜8等が備えられている。このうち液晶 表示パネル1は、ガラス等からなる上下の透明基板11、12の間に液晶が封入 され、下側の透明基板12の一端部が上側の透明基板11の外側に突出され、こ の突出された下側の透明基板12の一端部の上面に複数本の透明電極13(図7 参照)および3本の接続用配線14が設けられ、かつ上側の透明基板11の一端 部が下側の透明基板12の外側に突出され、この突出された上側の透明基板11 の一端部の下面に複数本の透明電極15および3本の接続用配線16が設けられ た構造となっている。所定の2つの半導体チップ2、3は下側の透明基板12の 一端部の上面に搭載され、図示しない複数の出力側バンプ電極および3つの入力 側バンプ電極が透明電極13および接続用配線14とそれぞれ電気的に接続され ている。3本の接続用配線14は、所定の2つのフレキシブル配線基板6、7を 介して、回路基板5の上面に設けられた配線17と電気的に接続されている。残 りの1つの半導体チップ4は上側の透明基板11の一端部の下面に搭載され、図 示しない複数の出力側バンプ電極および3つの入力側バンプ電極が透明電極15 および接続用配線16とそれぞれ電気的に接続されている。3本の接続用配線1 6は、残りの1つのフレキシブル配線基板8を介して、回路基板5の下面に設け られた配線(図示せず)と電気的に接続されている。なお、例えば回路基板5の 上面側の配線17は、所定の2つの半導体チップ2、3に対する共通配線を備え ている関係から、一部の配線が点線で示すように回路基板5の下面に設けられ、 スルホール接続18により回路基板5の上面側の配線と接続された構造となって いる。
【0004】 しかしながら、従来のこのような液晶表示装置では、特に所定の2つの半導体 チップ2、3を各フレキシブル配線基板6、7を介して回路基板5の上面側の配 線17とそれぞれ電気的に接続しているので、フレキシブル配線基板6、7の接 続個所が全部で4箇所と多いばかりでなく、フレキシブル配線基板6、7および 回路基板5の占有面積が大きくなり、また回路基板5の上面側の配線17からな る共通配線がスルホール接続18構造であるので、回路基板5の構造が複雑にな るという問題があった。このようなことは、半導体チップの数が多くなればなる ほど、顕著である。
【0005】 図6および図7は、以上のような問題点を解決した従来の液晶表示装置の一例 を示したものである。これらの図において、図5と同一名称部分には同一の符号 を付し、その説明を適宜省略する。 この液晶表示装置では、下側の透明基板12の一端部の上面に設けた接続用配 線14を所定の2つの半導体チップ2、3に対して共有化するとともに、交差す る部分における接続用配線14を、例えば図8に示すように、下部接続用配線1 4a上に絶縁層14bを設け、この絶縁層14b上に上部接続用配線14cを設 けた構造とし、これにより所定の2つの半導体チップ2、3を1つのフレキシブ ル配線基板6を介して回路基板5の上面側の配線(図示せず)と電気的に接続し ている。 このように、この液晶表示装置では、所定の2つの半導体チップ2、3を1つ のフレキシブル配線基板6を介して回路基板5の上面側の配線と電気的に接続し ているので、フレキシブル配線基板6の接続個所を2箇所と少なくすることがで きるばかりでなく、フレキシブル配線基板6および回路基板5の占有面積を小さ くすることができ、また回路基板5の上面側の配線を共有化する必要がなく、回 路基板5の構造を単純化することができる。このようなことは、半導体チップの 数が多くなっても同様である。
【0006】
【考案が解決しようとする課題】
しかしながら、従来のこのような液晶表示装置では、下側の透明基板12の一 端部の上面に設けた接続用配線14の交差する部分の構造が複雑となり、このた め液晶表示パネル1の製造工程数が増大するという問題があった。 この考案の目的は、共通配線が同一平面において交差しないようにすることの できる基板の配線構造を提供することにある。
【0007】
【課題を解決するための手段】
この考案は、基板面に複数の半導体チップ搭載エリアが設けられ、これらの半 導体チップ搭載エリアにそれぞれ搭載される各半導体チップの複数の入力側電極 とそれぞれ接続される複数の入力側接続端子および各半導体チップの複数の出力 側電極とそれぞれ接続される複数の出力側接続端子が半導体チップ搭載エリア内 もしくは近傍に設けられた基板の配線構造であって、複数の入力側接続端子およ び複数の出力側接続端子を半導体チップ搭載エリアの周囲の一部を除く部分に設 け、各一端部を一の半導体チップ搭載エリアの外部から該一の半導体チップ搭載 エリアの複数の入力側接続端子にそれぞれ接続され、各他端部を他の半導体チッ プ搭載エリアの周囲の一部から該他の半導体チップ搭載エリアの内部に引き回さ れて該他の半導体チップ搭載エリアの複数の入力側接続端子にそれぞれ接続され た複数本の接続用配線を基板面に互いに交差しないように設けたものである。
【0008】
【作用】
この考案によれば、複数本の接続用配線の各他端部を他の半導体チップ搭載エ リアの周囲の一部から該他の半導体チップ搭載エリアの内部に引き回して該他の 半導体チップ搭載エリアの複数の入力側接続端子にそれぞれ接続しているので、 複数本の接続用配線を基板面のみに設けても互いに交差しないようにすることが できる。
【0009】
【実施例】
図1はこの考案の一実施例を適用した液晶表示装置の要部を示したものである 。この図において、図7と同一名称部分には同一の符号を付し、その説明を適宜 省略する。 この液晶表示装置では、下側の透明基板12の一端部の上面に長方形状の2つ の半導体チップ搭載エリア21、22が設けられている。半導体チップ搭載エリ ア21、22は、基本的には、一方の長辺のすぐ内側および両短辺のすぐ内側に 複数の出力側接続端子23、24が設けられ、他方の長辺の右半分のすぐ内側に 3つの入力側接続端子25、26が設けられ、他方の長辺の左半分に空白箇所2 7、28が設けられ、また全体の中央部にも空白箇所29、30が設けられた構 造となっている。このうち出力側接続端子23、24には各透明電極13、15 がそれぞれ接続されている。左側の半導体チップ搭載エリア21の3つの入力側 接続端子25には、下側の透明基板12の一端部の上面に設けられた3本の内部 接続用配線31の各一端部が左側の半導体チップ搭載エリア21の外部からそれ ぞれ接続されている。3本の内部接続用配線31は互いに平行とされ、その各他 端部は右側の半導体チップ搭載エリア22の他方の長辺の左半分の空白箇所28 を通って中央部の空白箇所30に引き回され、右側の半導体チップ搭載エリア2 2の3つの入力側接続端子26とそれぞれ接続されている。右側の半導体チップ 搭載エリア22の3つの入力側接続端子26には、下側の透明基板12の一端部 の上面に設けられた3本の外部接続用配線32の各一端部が右側の半導体チップ 搭載エリア22の外部からそれぞれ接続されている。3本の外部接続用配線32 は互いに平行とされ、その各他端部は、下側の透明基板12の一端部の上面端部 に設けられた3つの外部接続端子33とそれぞれ接続されている。そして、半導 体チップ搭載エリア21、22の構造に対応して、図2および図3に示すように 、下面の周囲の一部を除く部分に複数の出力側バンプ電極34および3つの入力 側バンプ電極35を備えた半導体チップ36が各半導体チップ搭載エリア21、 22にそれぞれ搭載される。この場合、半導体チップ36の出力側バンプ電極3 4および3つの入力側バンプ電極35は、異方性導電接着剤等を介して、半導体 チップ搭載エリア21、22の出力側接続端子23、24および入力側接続端子 25、26にそれぞれ接合される。
【0010】 このように、この液晶表示装置では、3本の内部接続用配線31および3本の 外部接続用配線32がともに互いに平行であるので、3本の内部接続用配線31 および3本の外部接続用配線32からなる共通配線を同一平面において交差しな いようにすることができ、このため内部接続用配線31および外部接続用配線3 2を透明電極13、15等と同時に形成することが可能となり、液晶表示パネル 1の製造工程数が増大しないようにすることができる。
【0011】 なお、上記実施例では、下側の透明基板12の一端部の上面に2つの半導体チ ップ36を搭載し、この2つの半導体チップ36の入力側接続用配線を共有化し 、1つのフレキシブル配線基板を介して回路基板と電気的に接続する場合につい て説明したが、これに限定されるものではない。例えば、図4に示すように、下 側の透明基板12の一端部の上面に3つの半導体チップ36を搭載し、この3つ の半導体チップ36の入力側接続用配線を共有化し、1つのフレキシブル配線基 板6を介して回路基板5と電気的に接続するとともに、上側の透明基板11の一 端部の下面に2つの半導体チップ36を搭載し、この2つの半導体チップ36の 入力側接続用配線を共有化し、1つのフレキシブル配線基板8を介して回路基板 5と電気的に接続するようにしてもよい。また、液晶表示装置に限定されず、同 様な配線構造の基板を備えた他の電子機器にも適用しうることはもちろんである 。
【0012】
【考案の効果】
以上説明したように、この考案によれば、複数本の接続用配線の各他端部を他 の半導体チップ搭載エリアの周囲の一部から該他の半導体チップ搭載エリアの内 部に引き回して該他の半導体チップ搭載エリアの複数の入力側接続端子にそれぞ れ接続しているので、複数本の接続用配線を基板面のみに設けても互いに交差し ないようにすることができ、このため複数本の接続用配線を基板面に設けられる 他の電極等と同時に形成することが可能となり、基板の製造工程数が増大しない ようにすることができる。
【図面の簡単な説明】
【図1】この考案の一実施例を適用した液晶表示装置の
要部の平面図。
【図2】この液晶表示装置で使用される半導体チップの
底面図。
【図3】同半導体チップの側面図。
【図4】この考案の他の実施例を適用した液晶表示装置
の平面図。
【図5】従来の液晶表示装置の一例の平面図。
【図6】従来の液晶表示装置の他の例の平面図。
【図7】この他の例の液晶表示装置の一部の拡大平面
図。
【図8】図7のA−A線に沿う断面図。
【符号の説明】
1 液晶表示パネル 11、12 透明基板 13、15 透明電極 21、22 半導体チップ搭載エリア 23、24 出力側接続端子 25、26 入力側接続端子 27、28、29、30 空白箇所 31 内部接続用配線 32 外部接続用配線 33 外部接続端子

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 基板面に複数の半導体チップ搭載エリア
    が設けられ、これらの半導体チップ搭載エリアにそれぞ
    れ搭載される各半導体チップの複数の入力側電極とそれ
    ぞれ接続される複数の入力側接続端子および前記各半導
    体チップの複数の出力側電極とそれぞれ接続される複数
    の出力側接続端子が前記半導体チップ搭載エリア内もし
    くは近傍に設けられた基板の配線構造であって、前記複
    数の入力側接続端子および前記複数の出力側接続端子を
    前記半導体チップ搭載エリアの周囲の一部を除く部分に
    設け、各一端部を前記複数の半導体チップ搭載エリアの
    うち一の半導体チップ搭載エリアの外部から該一の半導
    体チップ搭載エリアの前記複数の入力側接続端子にそれ
    ぞれ接続され、各他端部を他の半導体チップ搭載エリア
    の周囲の一部から該他の半導体チップ搭載エリアの内部
    に引き回されて該他の半導体チップ搭載エリアの前記複
    数の入力側接続端子にそれぞれ接続された複数本の接続
    用配線を前記基板面に互いに交差しないように設けたこ
    とを特徴とする基板の配線構造。
JP1991031665U 1991-04-09 1991-04-09 基板の配線構造 Expired - Lifetime JP2572134Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991031665U JP2572134Y2 (ja) 1991-04-09 1991-04-09 基板の配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991031665U JP2572134Y2 (ja) 1991-04-09 1991-04-09 基板の配線構造

Publications (2)

Publication Number Publication Date
JPH04119482U true JPH04119482U (ja) 1992-10-26
JP2572134Y2 JP2572134Y2 (ja) 1998-05-20

Family

ID=31914868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991031665U Expired - Lifetime JP2572134Y2 (ja) 1991-04-09 1991-04-09 基板の配線構造

Country Status (1)

Country Link
JP (1) JP2572134Y2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005283815A (ja) * 2004-03-29 2005-10-13 Seiko Epson Corp 電気光学装置及び電子機器
JP2013065031A (ja) * 2012-11-13 2013-04-11 Mitsubishi Electric Corp 表示装置およびic

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005283815A (ja) * 2004-03-29 2005-10-13 Seiko Epson Corp 電気光学装置及び電子機器
JP2013065031A (ja) * 2012-11-13 2013-04-11 Mitsubishi Electric Corp 表示装置およびic

Also Published As

Publication number Publication date
JP2572134Y2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
CN111384066B (zh) 阵列基板、显示装置
JPH11305681A (ja) 表示装置
US5889572A (en) Liquid crystal display device
JP3123616B2 (ja) 液晶表示装置の実装方法
JP2002124537A (ja) 半導体チップの接合構造およびその構造を備えた表示装置
JP3254230B2 (ja) 液晶ディスプレイパネルの配線構造
JPH04119482U (ja) 基板の配線構造
JPH11305250A (ja) 画像表示装置
JP3858135B2 (ja) 半導体装置の接合構造
JP3747484B2 (ja) フィルム配線基板およびその接続構造
JP3264103B2 (ja) 液晶表示装置
JPH07254760A (ja) 基板とicユニットとの接続構造
JP3769979B2 (ja) 表示パネル及びそれを備えた表示装置
JP3649050B2 (ja) 半導体装置の接合構造
JPH07263485A (ja) Icチップおよびそれと基板との接続構造
JP3994637B2 (ja) 液晶表示装置
JP3113669B2 (ja) 液晶表示装置
JPH04281431A (ja) 液晶表示装置
JPH0618385Y2 (ja) 表示装置
JP2535878Y2 (ja) Ic素子
JP2000195586A (ja) カ―ドコネクタ用回路基板
JPS5986031A (ja) ドライバ−付き液晶表示装置
JP3261002B2 (ja) 液晶表示装置
JPH0580348A (ja) 液晶表示モジユール
JP2683169B2 (ja) 半導体装置